专利名称：使电子元件免于静电放电的保护组件的制造方法和相应构造的电子元件的制作方法
技术领域：
本申请涉及一种使电子元件免于静电放电(ESD)的保护组件的制造方法，尤其是使非转移(non-diverted)静电放电在电路的各部分之间传播，同时阻止高频干扰的传播。
本发明的设备尤其用于集成高频电路。
背景技术：
需要保护集成电路免受由于，例如与人接触而引起的静电放电。因此，例如，提供一种在电路输入或输出端的结合点处具有保护元件的电路，该元件将静电放电转移到电路的电源电位，例如正电源电压，负电源电压或接地线。例如，US6,433,985B1记载了这种保护元件。
此外，静电放电的剩余部分，即，不通过保护元件和电源电位转移到外部的部分，允许通过集成电路的电源电压系统传播。必须考虑的两点是首先，在静电放电的情况下，集成电路中或者集成电路上的任何电压降都必须尽可能保持低，以确保受影响的电路部件得到有效保护。其次，通过电源电压系统传播的路径应该这样构造，使得在电路正常工作期间，集成电路的部件中产生的干扰信号不能够以任意方式通过这个传播路径传播。例如，应该阻止电路的数字部分和电路的受干扰模拟部分之间的传播。
为此，例如，可以在第一电路部件的电源电压线和第二电路部件的电源电压线之间连接两个反向平行二极管。这些二极管以这样的方式构成，即使在正向下，也必须对它们施加特定电压才变为导通。
例如，如果随后静电放电部分被施加到第一电路部件的电源电压线上，那么因此所产生的电压就足以使反向平行二极管的相应极化二极管变为导通，从而使得静电放电能够传播到第二电路部件的电源电压线。另一方面，通常具有基本比静电放电低的电压的高频干扰不能够通过反向平行二极管传播。因此，相对于高频干扰来说第一电路部件可以与第二电路部分隔离。
这种结构的缺陷在于，在静电放电的情况下，反向平行二极管的两端存在较高的电压降，导致电路中受保护部件两端的电压相应增加。由于可能会超出电路部件的最大容许电压，所以这种结构也因此不能用于公知的低压技术。
在这点上，已经提出了在集成电路中在第一电路部件的电源电压线和第二电路部件的电源电压线之间设置具有特定最小感应系数的接线，其结果是在高频干扰信号的情况下实现了隔离，而静电放电却能够几乎不受阻隔地传播。然而，这种解决方案的缺陷是占据了芯片表面区域，并且这增加了制造成本。此外，这种解决方案不能够用于其中两个芯片集成在单个元件上的电子元件中。
因此，本发明的目的在于提供一种使电子元件免于静电放电的保护组件的制造方法，其中静电放电能够通过包含在电子元件中的电路部件的电源电压系统传播，同时阻止高频干扰的传播，其中应该能够以有效成本实施该方法，尤其是，能够将这种方法用于公知的多层封装，例如，像球栅阵列(BGA)这样，其外部端子由通常连接到电子元件封装下面的“焊球”构成。本发明的其它目的是提供一种配备有相应保护组件的电子元件。
根据本发明的第一个方面，为了制造使电子元件免于静电放电的保护组件，电子元件包括具有第一电源电压端的第一电路部件，具有第二电源电压端的第二电路部件，为第一电路部件提供电压的第一外部电源电压线，以及为第二电路部件提供电压的第二外部电源电压线，第二电源电压端连接到第二外部电源电压线，根据本发明提出一种设置在第二外部电源电压线和第一电源电压端之间的电气接线，其不借助于第一外部电源电压线运行。术语“外部电源电压线”通常指位于第一电路部件或第二电路部件外面的电源电压线，即，例如在包含第一电路部件和第二电路部件的组件中。
该电气接线使得静电放电从第二电路部件的第二电源电压端转移到第一电路部件的第一电源电压端，反之亦然。从而在第一和第二外部电源电压线之间也存在一个接线。
第一电源电压端也可以连接到第一外部电源电压线，或者第一电路部件的第三电源电压端可以连接到第一外部电源电压线。
该电气接线可以具有这样的电感系数，其在高频干扰下阻抗增加，而在典型的静电放电时具有低阻抗，因此有利于静电放电的传播。该电感系数可以在5和15nH之间。
第一电路部件和第二电路部件可以集成在设置于封装，即，电子元件中的单个芯片上或者形成在两个独立的芯片上。第一外部电源电压线和第二外部电源电压线可以由金属条形成并且每个都具有外部端子，例如球栅阵列的焊球。电气接线也可以由金属条或者焊线形成，也可以包括这两种选择的组合。这样，构成支路的金属条可以从第二外部电源电压线延伸到焊点，焊线可以从这个焊点延伸到也构成焊点的第一电源电压端。
第二外部电源电压线也可以连接到第二电源电压端，并且第一外部电源电压线可以通过焊线连接到第一电源电压端和/或第三电源电压端。
下面将在实施例的基础上并结合附图对本发明进行更详细的描述，其仅仅提供解释并不构成对本发明范围的限制，其中图1是本发明第一实施例的示意性描述，图2是本发明第二实施例的示意性描述。
具体实施例方式
图1示出了本发明的第一实施例，其中具有集成半导体电路的芯片1集成在电子元件中，其包括第一电路部件2和第二电路部件3。第一电路部件2是受高频干扰影响的电路部件，例如模拟电路部件，而第二电路部件3是可能产生高频干扰的电路部件，例如数字电路部件。然而，应该注意的是，本发明可以采用任意类型的电路部件。此外，由于本发明涉及保护系统而不涉及电路部件本身，所以不对电路部件进行详细描述。它们可以是所有本领域公知的任意类型的电路，像逻辑电路，存储电路，通信电路等等。
第一电路部件2和第二电路部件3包括独立的内部电压源系统。将参考接地线在下面对这个电压源和本发明进行描述，尽管本发明容易被施加像，例如正电压源这样的其它电压源。
第一电路部件2包括连接到第一电路部件2的外部接地线作为接地线的焊点17，18和19。以球栅阵列的焊球4作为端点的外部接地线5与第一电路部件2相连。因此焊球4是电子元件的外部接地线。第一外部接地线5包括焊点20和21，焊点21通过焊线10连接到焊点17，焊点20通过焊线11连接到焊点18。电路部件2的内部接地线因此通过焊点17和18连接到第一外部接地线5。
同样，第二电路部件3包括也构成焊点的接地线16。接地线16通过焊线9连接到第二外部接地线7的焊点15，其也具有作为外部端子的焊球6。
因此通过接地线5设置第一电路部件2的接地电位，同样通过接地线7设置第二电路部件3的接地电位。
所示的电子元件包括支路8，其从焊球6开始并且以焊点14作为端点。焊点14再一次通过焊线13连接到第一电路部件2的焊点19。包括支路8和焊线13的电气接线可以这样构成，使得其电感系数在5和15nH之间，同样可以通过支路8或焊线13的适当构造实现。
第一外部接地线5，第二外部接地线7和支路8是在公知的电子元件的封装内部延伸的电气接线，并且也可以由，例如金属层形成。尤其是，这些接线不需要占用芯片1上的任何表面区域，从而可以以比芯片本身所具有的尺寸更经济有效的方式制造。
如虚线所示，接线12可以选择性地设置在接地线19和焊点20之间。
如果出现性能问题的话，那么所选择的焊线12尤其可以在例如，电子元件的研制阶段设置。然而，根据静电放电的特性，没有焊线12的电路会更耐用。需要的话，焊线12是很容易设置的。
现在对包括图1所示的电子元件的支路8和焊线13的本发明电气接线的功能进行描述。如果在第二电路部件3中出现了高频干扰，那么通过焊线9首先将其转移到第二外部接地线7，理论上，有两条可能的传播路径干扰可以通过焊球6转移到外部，即在电子元件的内置状态中，转移到相应印刷电路的接地线。另一方面，通过支路8和焊线13转移到第一电路部件2的接地线19的传播路径在理论上也是可行的。然而，由于支路8和焊线13构成的电气接线的电感系数是以合适的方式选择的，尤其在5和15nH之间，所以这种电气接线在高频干扰下的阻抗稍高于通过焊球8的外部传播路径的阻抗。从而高频干扰通过焊球8基本被全部转移到外部，并且保护了受干扰影响的第一电路部件2不受第二电路部件3的高频干扰。
另一方面，由支路8和焊线23形成的电气接线的静电放电的阻抗低，该阻抗典型地比所谓高频干扰的跨导或边沿陡度低很多，所以通过支路8，焊线13，焊线10和11和/或焊线12，静电放电在第一外部接地线5和第二外部接地线7之间具有低阻抗传播路径。因此根据所示实施例的技术方案为静电放电提供了有效保护并且还隔离了电路部件2和3之间的高频干扰。
图2是图1的实施例的修改。与图1相比，第一电路部件2和第二电路部件3没有集成在集成电路中的单个芯片上，而是位于集成在单个电子元件中的两个独立芯片上。例如，通过焊线24连接到第二外部接地线7的焊点22的其它接地线23也设置在第二电路部件3上。一般应该注意，电路部件2和3上接地线的数量和外部接地线5和7上焊点的数量是根据各个电路部件2和3的构造来选择的。
除这些变化之外，图2所示的电子元件与图1所示的一致。根据本发明，支路8和13构成的电气接线的操作模式也与图1的实例一致。
当然，图1的电子元件与图2的电子元件的组合也是可能的；即，图2中电路部件2像图1中芯片1一样，可以包括受干扰电路部件和可能产生高频干扰的电路部件。这种情况下，本发明的电气接线首先使图2的焊线13连接到可能引起干扰的电路部件2部分的接地线，从而使得“干扰区”相互连接。图2中电路部件2的受干扰影响部件也可以，例如利用如图1所示的这种电路结构，连接到可能引起干扰的部件。从而对于高频干扰来说，电路部件2的受干扰影响部件可以更有效地与电路部件3隔离。
应该注意，支路8和焊线13构成的电气接线也可以根据电子元件相应的空间条件，只由具有相应电感系数的焊线构成，或者以不同的方式，只要对于干扰隔离来说有足够的电感系数，另一方面，很容易通过电源电压系统来传播静电放电。
如开头所述，焊球4，6也可以被其它外部端子替换，例如针栅阵列的引脚。
权利要求
1.一种使电子元件免于静电放电的保护组件的制造方法，包括提供电子元件，其包括具有第一电源电压端的第一电路部件，具有第二电源电压端的第二电路部件，为第一电路部件提供电源的第一外部电源电压线，以及为第二电路部件提供电源的第二电源电压线，第二电源电压端连接到第二外部电源电压线，并且提供第二外部电源电压线和第一电源电压端之间的电气接线，其不通过第一外部电源电压线。
2.权利要求1的方法，其中第一电源电压端连接到第一外部电源电压线。
3.权利要求1的方法，其中第一电路部件包括第三电源电压端，其连接到第一外部电源电压线。
4.权利要求1的方法，其中提供电气接线包括提供至少一个焊线和金属层。
5.权利要求1的方法，其中提供电气接线包括以这样的方式提供电气接线，使得对于出现在电子元件中的高频干扰来说，其比第二外部电源电压线到电子元件外部的连接具有较高的阻抗。
6.权利要求1的方法，其中提供电气接线包括设计所述电气接线使得电气接线的电感系数在5和15nH之间。
7.权利要求1的方法，其中提供电气接线包括提供作为电子元件封装中的电气接线的电气接线。
8.一种电子元件，包括具有第一电源电压端的第一电路部件，具有第二电源电压端的第二电路部件，为第一电路部件提供电源的第一外部电源电压线，为第二电路部件提供电源的第二外部电源电压线，第二电源电压端连接到第二外部电源电压线，以及第二外部电源电压线和第一电源电压端之间的电气接线，其不通过第一外部电源电压线。
9.权利要求8的电子元件，其中第一电源电压端连接到第一外部电源电压线。
10.权利要求8的电子元件，其中第一电路部件包括第三电源电压端，其连接到第一外部电源电压线。
11.权利要求8的电子元件，其中电气接线包括至少一个焊线和金属层。
12.权利要求8的电子元件，其中电气接线这样设计，使得对于出现在电子元件中的高频干扰来说，其比第二外部电源电压线到电子元件外部的连接具有较高的阻抗。
13.权利要求8的电子元件，其中电气接线的电感系数在5和15nH之间。
14.权利要求8的电子元件，其中第一电源电源线，第二外部电源电压线和电气接线都设置在电子元件的封装中。
15.权利要求8的电子元件，其中第一电路部件和第二电路部件都是集成在一个芯片上的半导体电路。
16.权利要求8的电子元件，其中第一电路部件和第二电路部件都是形成在两个独立芯片上的半导体电路。
17.权利要求8的电子元件，其中第一电路部件是受干扰影响的电路部件，第二电路部件是可能引起干扰的电路部件。
18.权利要求8的电子元件，其中第一外部电源电压线和第二外部电源电压线都是接地线。
19.权利要求8的电子元件，其中第一外部电源电压线和第二外部电源电压线每个都连接到电子元件的外部端子。
20.权利要求8的电子元件，其中第一电路部件包括受干扰影响的部件和不受干扰影响的部件，并且第一电源电压端是第一电路部件的不受干扰影响的部件的电源电压端。
全文摘要
提供一种电子元件，包括具有第一电源电压端的第一电路部件，具有第二电源电压端的第二电路部件，为第一电路部件提供电源的第一外部电源电压线，为第二电路部件提供电源的第二外部电源电压线，第二电源电压端连接到第二外部电源电压线，第二外部电源电压端连接到第二外部电源电压线，以及第二外部电源电压线和第一电源电压端之间的电气接线，其不通过第一外部电源电压线。在这种电子元件中，第一电路部件与第二电路部件在高频干扰方面隔离，而静电放电可以通过电子元件的电源电压系统传播。
文档编号H01L21/48GK1855406SQ20061007398
公开日2006年11月1日 申请日期2006年3月29日 优先权日2005年3月29日
发明者P·佩斯尔 申请人:英飞凌科技股份公司