专利名称：薄膜晶体管的制作方法
技术领域：
本发明涉及用于电子装置尤其是用于电流驱动型的显示装置中的薄膜晶体管的结构。
背景技术：
近年来，作为显示屏的一种，一般采用有机电致发光型显示装置，它使用了作为电光学元件如电致发光(以下称为EL)元件那样的自发光元件。作为有机电致发光型显示装置来说，其如下结构是公知的，即在每个形成装置的显示区域的像素中都形成有EL元素，包括EL层、阴极电极和阳极电机，所述EL层包括具有发光功能的有机发光层，所述阴极电机和阳极电极是以夹持该EL层的方式形成的，以使电流流过该EL层；EL驱动用薄膜晶体管(TFT)，用于向着该阳极电极供给电流。由于在该EL元件中具有有机发光层，该有机发光层是通过流过从EL驱动用薄膜晶体管经阳极电极供给的电流而发光的，所以可通过调整其电流，而将成为显示光的发光的亮度设置成最适合的亮度。
由于具有上述结构的有机电致发光型显示装置的显示光的亮度，依存于供给到有机发光层的电流量，所以若在每个薄膜晶体管中薄膜晶体管的阈值电压等电特性存在偏差，则不仅会影响电流量，而且还会影响依存于电流量的发光亮度，从而导致显示特性的降低。即在向有机发光层供给的电流量非常小，而进行灰度显示时，由于需要进一步控制微小的电流，因而每个薄膜晶体管的电特性的偏差会带来致命的影响。为此，在各像素中形成了EL元件和EL驱动用薄膜晶体管的有机电致效果显示装置中，下述结构是公知的，即即使EL驱动用薄膜晶体管的特性存在偏差，通过在各像素内形成对其进行补偿用的多个薄膜晶体管，也可抑制因偏差引起的不良影响。(例如，参考专利文献1。)(专利文献1)特开2002-23697号公报在有机电致发光型显示装置中，为了补偿薄膜晶体管的电特性的偏差而配置多个薄膜晶体管，由此，虽说多少可改善显示特性，然而仅此还并不够，需要找寻办法来降低薄膜晶体管自身的偏差的影响。尤其是供给到有机发光层的电流量为2μA以下的微小电流时，用于控制其电流量而配置的EL驱动用TFT和在用于将从外部的灰度数据电压变换成电流的电压-电流变换电路部中使用的薄膜晶体管的特性偏差对发光亮度直接影响，目视到显示不均，所以进一步要求控制电流的偏差。在此处，通常在饱和区域内进行这些薄膜晶体管的驱动，因此为了精密控制上述那样的微小电流，可以说最好的特性是，饱和区域中的漏电流对漏电压的依存性较小。但是，在已有的薄膜晶体管的结构中，由于在饱和区域中的漏电流依存于漏电压，所以，例如薄膜晶体管的电流电压特性漂移(shift)后，随着该漂移而产生电流的变化，从而引起发光亮度的偏差。
发明内容
本发明正是鉴于上述问题点而做成的关于在有机电致发光型显示装置中于饱和区域内进行驱动的薄膜晶体管，目的是提供具有在饱和区域内漏电流对于漏电压的依存性较小的薄膜晶体管，进而，目的是达到抑制由薄膜晶体管等的电特性的偏差所引起的电流偏差，而使有机电致效果型显示装置的各像素中的发光亮度均匀化。
为了解决上述课题，本发明的薄膜晶体管的特征在于，既共用栅电极且将沟道区域分成多个来形成，作为该沟道区域的宽度的沟道宽为5μm以上30μm以下。
通过采用上述结构，在本发明所述的薄膜晶体管中，可以得到在饱和区域内的漏电流相对于漏电压的变化较小的电特性，从而可准确进行从该薄膜晶体管向着有机发光层的电流的交接。因而，在采用了本发明所述的薄膜晶体管的有机电致效果型显示装置中，可以均匀亮度使各像素发光，得到良好的显示特性。
图1是表示本发明第1实施方式的薄膜晶体管的俯视图。
图2是表示本发明第1实施方式的薄膜晶体管的剖视图。
图3是表示本发明第1实施方式的薄膜晶体管的剖视图。
图4是表示薄膜晶体管和EL元件的连接状态的电路图。
图5是用来说明从薄膜晶体管向着EL元件交接电流的图。
图6是表示本发明的n型薄膜晶体管的Va和沟道宽的依存性的图表。
图7是表示本发明的p型薄膜晶体管的Va和沟道宽的依存性的图表。
图8是表示本发明薄膜晶体管的制造方法的各工序的剖视图。
图9是表示本发明的多晶硅膜相对于沟道宽的坡度角度的关系的图表。
图10是表示本发明第2实施方式的薄膜晶体管的俯视图。
附图标记说明1绝缘板、2SiN膜、3SiO2膜、4非晶体硅膜、5栅绝缘膜、6栅电极、7多晶硅膜、7a沟道区域、7b源区域、7c漏区域、8层间绝缘膜、9、10接触孔、11源电极、12漏电极、13开孔部、14抗蚀剂膜、15沟道区域连结区域、21薄膜晶体管、21a栅极、21b漏极、21c源极、22EL元件、23漏电流、26饱和区域、27薄膜晶体管的特性曲线、28EL元件的特性曲线、29动作点具体实施方式
实施方式1使用附图就实施方式1进行说明。图1是表示本发明的实施方式1中的薄膜晶体管的俯视图。此外，图2表示图1中以A-A所表示的部位的截面结构，图3表示图1中以B-B所表示的部位的截面结构。在这些图中示出的薄膜晶体管的结构包括作为半导体膜的多晶硅膜7，具有作为导电性区域的源区域7b和漏区域7c以及沟道区域7a，该源区域7b和漏区域7c位于作为形成在绝缘性基板1上的作为透过性绝缘膜的SiN膜2和SiO2膜3上层，包含不纯物，该沟道区域7a以夹持在上述导电性区域内的方式形成，多晶硅膜的端部被加工成锥形；作为绝缘层的栅绝缘膜5，以与多晶硅膜7相接且覆盖它们的方式扩展形成；栅电极6，与上述沟道区域7a相面对，且形成在栅绝缘膜5之上；层间绝缘膜8，以覆盖它们的方式形成；源电极11和漏电极12，位于层间绝缘膜8上，通过设置在层间绝缘膜8和栅绝缘膜5上的接触孔9、10，分别与源区域7b和漏区域7c连接设置。在此处，由于具有如下结构，多晶硅膜7的端部形成为锥形，栅绝缘膜5可良好包覆，所以可充分防止绝缘破坏等不良现象，从而有助于薄膜晶体管的可靠性的提高。此外，虽未图示，还可形成如下的有机电致效果型显示装置，该有机电致效果型显示装置在此处所示的薄膜晶体管的上部装置有平坦化膜，开口在漏电极12上；阳极电极，以与漏电极12连接的方式形成在平坦化膜上；EL层和阴极电极，形成在阳极电极上。
而且，如图1所示，在栅电极6的下方，多晶硅膜7具有3个槽状开口部13。由于存在3个开孔部13，所以本发明的实施方式所述的薄膜晶体管，如图3所示，它的结构是在共用的栅电极6的下方并列有带有沟道宽W的4个沟道区域7a。即可知，所谓本发明的实施方式1所示的薄膜晶体管，是一种在功能上使栅电极6、作为导电性区域的源区域7b和漏区域7c共用且并列连接的薄膜晶体管。在此处，如图3所示，所谓沟道宽W是指，计算出的各个沟道区域7a的平坦部与栅绝缘膜5接触的顶侧长度的值，不包括形成锥形的部位。此外，如后述那样，沟道宽度W优选为5μm以上～30μm以下。
下面，对于本发明的方式1所示的薄膜晶体管的结构如何作为解决本发明的课题的手段进行说明。
图4是示意性表示驱动用的薄膜晶体管和与驱动用的薄膜晶体管串联连接的EL元件的图。在图4中，栅极21a、漏极21b、源极21c从薄膜晶体管21上引出，EL元件22连接在漏极21b上，漏电流23从漏极21b流入EL元件22中。在源极21c和漏极21b之间的电压Vd s和外加在EL元件22上的电压VEL之和、即电压VT通常维持在规定的恒定值，所以为了求出在图4所示的电路中流动的漏电流23，而通常使用图5那样的漏电流Id-漏电压Vd特性图。
在图5所示的饱和区域26中，作为驱动用薄膜晶体管的特性曲线27和EL元件的特性曲线28的交点的动作点29的位置，表示图4的模式图中流动的漏电流23。因而，可知在图5的饱和区域26中的薄膜晶体管特性曲线27的倾斜较大的情况下，只要将薄膜晶体管特性曲线27少许向着左右漂移漂移，则漏电流23变化很大。最理想的特性是在图5的饱和区域26中的薄膜晶体管特性曲线27的倾斜为较平的特性，此时即使薄膜晶体管特性曲线27向着左右漂移，也不会对漏电流23的大小产生影响，因而也就没有由薄膜晶体管特性的偏差引起的电流值和发光亮度的偏差这样的不良影响。
在此处，向外延伸图5的饱和区域26内的薄膜晶体管特性曲线27，将漏电流成为)OA时的漏电压设为Va，也可将该电压值Va作为表示在薄膜晶体管的饱和区域内漏电流相对于漏电压的变化量的指标。此时所代表的含义是电压值Va的绝对值越大，在饱和区域26内的薄膜晶体管特性曲线27的倾斜越小，因而意味漏电流相对于漏电压的变化较小。
为了确认本发明所述的薄膜晶体管的效果，对改变作为沟道区域的宽度的沟道宽时的Va进行了测定。使用如下的方法来改变沟道宽。首先，形成沟道宽为100μm的薄膜晶体管。接下来，通过在多晶硅膜7的沟道区域7a上设置槽状的开孔部13来分割沟道区域，从而做成具有多个沟道区域7a的薄膜晶体管。另外，此时为了使全部沟道区域的宽度的相加值正好是100μm，则调整每个沟道区域的宽度和沟道区域的个数。生产n型和p型2种类的薄膜晶体管，沟道长度设为20μm。此外，根据连接源极21c和栅极21a之间时的二极管特性，将外加的栅电压调整为使源极21c和漏极21a之间流动的电流量大体为1μA的电压。通过以上条件进行测定，图6和图7表示Va和每个沟道区域的宽度之间的关系。图6是n型TFT的测定结果，图7是p型TFT的测定结果。
例如，与沟道不分割的100μm的情况进行比较，可知将沟道区域分割成20份(每个沟道宽度为5μm)的薄膜晶体管的Va的绝对值，在p型晶体管中大约为1.4倍的值，在n型晶体管中为2倍以上的值，在薄膜晶体管的饱和区域26内漏电流相对于漏电压的变化量变小，可抑制由薄膜晶体管特性的偏差所带来的影响。此外，为了取得上述效果，从图6和图7中也可知，可以将沟道区域内的各个沟道宽度W取为30μm以下。因而，可通过将图3中所示的沟道区域各宽度的沟道宽W取为30μm以下，而抑制在薄膜晶体管的饱和区域26内向着EL元件22交接电流时的偏差，所以可使各像素以均匀的亮度发光，从而提高显示特性。
这样，形成多个沟道区域，降低在1个沟道区域中流动的电流量，由此可得到在薄膜晶体管的饱和区域内漏电流相对于漏电压的变化较小的特性。在本实施方式1中，对通过在多晶硅膜7上形成3个开孔部13，而形成4个沟道区域7a的例子进行了说明，但是也可根据图形面积的限制等状况仅形成必要的个数。
此外，多个沟道区域7a共用源区域7b和漏区域7c，所以不必将晶体管的大小增大为所需以上的大小，可有效进行布设。进而，由于使源区域7b和漏区域7c设为一体，所以还存在如下效果，即，形成接触孔时的面积和配置的余量也增大。
通过将本薄膜晶体管用于控制向有机发光层供给微小电流量的驱动用薄膜晶体管，可得到在薄膜晶体管的饱和区域内漏电流相对于漏电压的变化较小的薄膜晶体管，所以可得到使各像素以均匀的亮度发光的有机EL显示装置。
此外，不仅适用于驱动有机EL元件的薄膜晶体管，而且还适用于采用连接栅电极以及漏电极的二极管连接结构、且具有进行阈值电压的修正的结构的薄膜晶体管，可降低由薄膜晶体管的特性偏差所引起的显示不均，从而可得到显示特性优异的显示装置。
下面，参考图8对薄膜晶体管的制造方法进行详细说明。图8是用于对本发明所述的薄膜晶体管的制造方法进行说明的剖视图，是表示在各制造工序中沿图1的A-A处的截面结构的图。另外，作为薄膜晶体管来说，可以是n型结构、p型结构或它们两者组合的结构，但在本实施方式中，为了减化说明而以p型晶体管为例进行说明。
参考图8(A)，使用等离子CVD(chemical vapor deposition)法，在绝缘性基板1的主表面上，依次形成作为底绝缘膜的SiN膜2、SiO2膜3以及非晶体硅膜4。
另外，在形成非晶体硅膜4后，可以实施热处理以降低含在非晶体硅膜4中的H(氢)浓度。在后序的激光退火工序中，有时由于非晶体硅膜4中的氢突沸，在硅膜中会产生裂纹，但是通过在激光退火工序之前进行该热处理，则可防止上述不良情况。
接下来，向着非晶体硅膜4照射准分子激光器(波长308nm)的激光。此时，在激光通过规定的光学系统而变换成线状的束轮廓后，向着非晶体硅膜4照射。通过该激光退火工序，使得非晶体硅膜4多晶化，形成多晶硅膜7。
另外在本实施方式中，在非晶体硅膜4的多晶化中使用了准分子激光器，然而并不限定于此。例如，也可使用YAG激光器或CW激光器(continuous-wave laser)，可以实施热退火。在实施热火的情况下，若使用Ni(镍)等催化剂，则可得到粒子直径更大的多晶硅膜7。
参考图8(B)，在多晶硅膜7上涂敷光致抗蚀剂后，通过照相制版工序形成具有规定的图形的抗蚀剂膜14。参考图8(C)以抗蚀剂膜14作为掩膜，对多晶硅膜7进行蚀刻，将多晶硅膜7形成为图1中所示规定的形状，然后去除抗蚀剂膜14。另外，沟道区域7a中的槽状开孔部13也通过该工序形成。此外从图2中也可看出，为了使栅绝缘膜5良好地覆盖多晶硅膜7，可以将多晶硅膜7的图形端部形成为锥形，为此，可以实施利用采用了RIE(反应性离子蚀刻)模式的光致抗蚀剂后退法的干蚀刻。
在此处，图9表示沟道区域7a的沟道宽W和多晶硅膜7的图形端部的锥形形状的坡度角度之间的关系。在沟道区域7a中，当各沟道宽W不足5μm时，可以观察到多晶硅膜7的坡度角度有从25°显著增大的趋势，此时对栅绝缘膜5的覆盖性产生不良影响，有可能使薄膜晶体管的可靠性劣化。可以认为这是由于所要形成的沟道宽较窄时，抗蚀剂膜14的端部自身成为垂直而不是锥形状，从而难以进行采用了上述光致抗蚀剂后退法的蚀刻。另一方面，当沟道宽在5μm以上时，可将多晶硅膜的坡度角度控制在25°以下，所以可提高栅绝缘膜的覆盖性以及薄膜晶体管的可靠性。而且，通过将在沟道区域内的各沟道宽取为5μm以上～30μm以下，可形成如下的薄膜晶体管不仅具有可靠性，还可利用漏电流对漏电压的依存性降低的效果来抑制特性的偏差影响。
下面使用CVD法等形成用来覆盖多晶硅膜7的厚度为100nm左右的栅绝缘膜5。为了形成栅绝缘膜5，例如也可在真空室内把处理到图8(C)结束后的基板加热至大约350°的状态下，导入0.1SLM的TEOS气体、5SLM的O2气体，并控制使得真空室内的压力达到150Pa，外加2000W的RF功率以产生等离子放电，由此叠置氧化硅膜。
参考图8(D)，通过溅射法等方法，在栅绝缘膜5上制成用于形成栅电极6的金属膜。在该金属膜上，形成具有规定的开口图形的抗蚀剂膜(未图示)。以该抗蚀剂膜作为掩膜蚀刻金属膜，形成栅电极6。此后去除抗蚀剂膜。在此处，如图1所示，形成的栅电极6构成为，横穿过形成在多晶硅膜7上的开孔部13。
使用离子掺杂法，以规定的剂量向着多晶硅膜7注入硼。此时，栅电极6成为掩膜，硼被注入到多晶硅膜7的两端，由此在多晶硅膜7上形成作为导电性区域的源区域7b和漏区域7c。此外，通过使栅电极6成为掩膜，而使没有注入硼的区域成为沟道区域7a。另外，在此处，区域沟道7a和导电性区域之间也可以形成公知的LDD区域。
参考图8(E)，在栅绝缘膜5上，形成覆盖栅电极6的层间绝缘膜8。接下来，实施450°左右的热处理以便使掺杂的离子活性化。在层间绝缘膜8上形成具有规定开口图形的抗蚀剂膜(未图示)。以抗蚀剂膜作为掩膜，对层间绝缘膜8以及栅绝缘膜5上进行蚀刻，从而形成分别到达源区域7b和漏区域7c的接触孔9、10。然后去除抗蚀剂膜。
参考图8(F)，分别填充接触孔9、10，并且在层间绝缘膜8上形成具有如图1所示的规定形状的源电极11、漏电极12。
这样，就完成了本实施方式1中的薄膜晶体管。对于该薄膜晶体管使用于有机电致效果型显示装置的情况下的效果已经进行了描述。进而，也可在图8(F)中所示的薄膜晶体管的上部形成平坦化膜，该平坦化膜在漏电极12上开口，在平坦化膜上以与漏电极12连接的方式形成阳极电极，在阳电极上形成EL层和阴极电极后进行封装，由此形成有机电致效果型显示装置。
实施方式2在本实施方式1中，形成在沟道区域7a上的槽状开孔部13，是以横穿栅电极6的方式形成的，但是如图10所示，槽状开孔部13也可仅形成在与栅电极6重合的区域。在图10中，由于在相当于栅电极6的下部的区域内未导入杂质，所以可与多个沟道区域7a一并连接、且也与作为导电性区域的源区域7b或漏区域7c连接的沟道区域连结区域15的存在点，与图1不相同。即，多个沟道区域7a，通过未导入杂质的沟道连结区域15而与作为导电性区域的源区域7b或漏区域7c相连接。关于本实施方式2所示的薄膜晶体管，也可取得与本实施方式1相同的效果。
此外，通过充分加长本薄膜晶体管的沟道长度，可减小在薄膜晶体管特性的饱和区域内漏电流相对于漏电压的变化量，进而，提高漏极的耐压性，提高薄膜晶体管的可靠性。
权利要求
1.一种薄膜晶体管，在绝缘性基板上，包括半导体膜，具有包含了杂质的导电性区域和夹在上述导电性区域内的沟道区域；绝缘膜，与上述半导体膜接触而扩开地形成；栅电极，隔着上述绝缘层与上述沟道区域相对置；源电极和漏电极，与上述导电性区域连接；其特征在于，上述沟道区域形成有多个，各沟道宽为5μm以上、30μm以下。
2.如权利要求1所述的薄膜晶体管，其特征在于，上述源电极和上述漏电极经由开口于上述绝缘层上的接触孔而连接在上述导电性区域上，多个上述沟道区域连接在上述导电性区域上。
3.如权利要求1或2所述的薄膜晶体管，其特征在于，上述多个沟道区域和上述导电性区域经由与上述多个沟道区域连接的沟道连结区域而连接在一起。
4.如权利要求1或2所述的薄膜晶体管，其特征在于，上述漏电极和源电极在多个部位与导电性区域连接。
5.如权利要求1或2所述的薄膜晶体管，其特征在于，上述沟道区域中的半导体膜的坡度角度为5°以上、25°以下。
全文摘要
在有机电致发光型显示装置中，作为使各像素的亮度均匀的手段而列举出如下技术，配置用来补偿薄膜晶体管的特性偏差的多个薄膜晶体管以控制电流。但是，在有机电致发光型显示装置中需要控制微弱的电流，仅通过上述补偿并不足以使电流均匀化。本发明所述有机电致发光型显示装置中的薄膜晶体管的特征在于，具有共用了源区域(7b)和漏区域(7c)的多个沟道区域(7a)，且具有它的图形端加工成锥形状的多晶硅膜(7)，进而还具有如下特征，各沟道区域(7a)的沟道宽(W)为5μm以上30μm以下。
文档编号H01L29/786GK1913176SQ20061009457
公开日2007年2月14日 申请日期2006年6月21日 优先权日2005年6月21日
发明者竹口彻, 宫川修 申请人:三菱电机株式会社