专利名称：电压控制的半导体结构、电阻器及其制造方法
技术领域：
发明是关于一种电压控制的半导体结构、电阻器及其制造方法，更详细地说，是关于一种电压控制的半导体结构及具有高电阻率的电阻器及其制造方法。
背景技术：
具有高电阻率的电阻器广泛地被使用于许多电子产品中。当今，有二种主要的途径来制造具有高电阻率的电阻器。其一是使用非掺杂的多晶硅作为电阻器。此型电阻器的电阻率约为1仟欧姆/单位面积。此途径的优点在于其所生产的电阻器的尺寸较小。然而，其制造过程中使用了额外的光掩模及工艺，颇费成本。
另一途径是以一微掺杂阱区制造电阻器。以此途径制造的电阻器的最高电阻率约为10仟欧姆/单位面积。既然具有较高掺杂浓度的阱区的电阻器呈现较低的电阻率，则可借助不同的阱区离子浓度来控制电阻器的电阻率。然而，所制作的电阻器尺寸仍大。
该二途径皆有另一共同缺点，亦即两种电阻器一旦制成，其电阻率都不能调整。
综上所述，现今的二种途径皆存在关键性的问题，因而限制电阻器在电路系统中的应用。因此，如何来同时克服该二问题是本发明的重点。
发明内容
本发明的一目的是提供一种半导体结构。该半导体结构包含一基板、一第一掺杂阱区及一第二掺杂阱区。该基板掺杂一第一型离子。该第一掺杂阱区具有一第二型离子，且形成于该基板中。该第二掺杂阱区具有一第二型离子，且形成于该基板中。该第一型离子与该第二型离子是互补的。该第一掺杂阱区与该第二掺杂阱区之间形成一电阻器。该电阻器的电阻率与该第一掺杂阱区的一第一深度、该第二掺杂阱区的一第二深度及该第一掺杂阱区与该第二掺杂阱区之间的一距离相关。该电阻器的电阻率高于在具有该第二型离子的单一个掺杂阱区中所形成的阱区式电阻器的电阻率。
本发明的另一目的是提供一种电压控制的电阻器。该电压控制的电阻器包含二连接端分别连接于在一基板中形成的二掺杂阱区的连接端。该基板具有一第一型离子。这些掺杂阱区具有一互补的第二型离子。该二连接端分别连接于一高电压及一低电压。这些掺杂阱区是分裂的。
本发明的次一目的是提供一种电压控制的电阻器。该电压控制的电阻器包含二连接端分别连接于在一基板中形成的二掺杂阱区。该基板具有一第一型离子。这些掺杂阱区具有一互补的第二型离子。该二连接端分别连接于一高电压及一低电压。这些掺杂阱区是准连结的。
本发明的另一目的是提供一种半导体制造方法，用以形成一具有高电阻率的半导体电阻器。该方法包含下列步骤形成二深阱区于一基板中，其中该二掺杂阱区与该基板所分别形成的耗尽区是连接的，这些深阱区与该基板的掺杂离子是互补的；形成一氧化物层；于每一这些深阱区中形成一重掺杂区；以及以导电材料形成二个导电连接端连接至这些重掺杂区的导电端。
本发明的再一目的是提供一种半导体结构。该半导体结构包含一基板及一阱区，该阱区形成于该基板中，且具有一裂口。该基板与该阱区的离子是互补的。在该阱区与该基板之间，根据一施于该阱区的差动电压而调变一耗尽区，以控制该半导体结构的电阻率。
在参阅附图及随后描述的实施方式后，该技术领域具有通常知识者便可了解本发明的上述和其他目的，以及本发明的技术手段及实施态样。
图1绘示本发明的一第一具体实施例；图2绘示本发明的一第二具体实施例；图3绘示本发明的一第四具体实施例；图4绘示本发明的二电阻器实施例的二电阻率对电压曲线；及图5绘示本发明二电阻器实施例的二电流对电压曲线。
具体实施例方式
本发明是关于一种电压控制的半导体结构及具有高电阻率的电阻器及其制造方法。更具体地说，本发明是提供途径来产生小尺寸电阻器而无额外的工艺及成本。此外，本发明所产生的电阻器的电阻率可借助施于这些电阻器的差动电压来控制。
图1示出本发明的一第一具体实施例，其为一电压控制的电阻器。该电阻器包含一P基板11及二深N阱区12及13。二N+区17及18分别形成于该二深N阱区12及13中，作为该电阻器的端点。该二深N阱区12及13是形成于该P基板11，且是分裂的。在该二深N阱区12及13之间形成一等效电阻器14。该深N阱区12和该P基板11间形成一耗尽区15，其边界是由二条虚线示出。同理，该深N阱区13和该P基板11间形成一耗尽区16，其边界是由二条虚线示出。该二耗尽区15与16是连接的。
经由这些N+区17及18，对该电阻器施以一差动电压，而于P型掺杂区如该P基板11与N型掺杂区如这些深N阱区12及13之间，造成一反向偏压。该反向偏压影响该耗尽区15，连同影响了P型掺杂区与N型掺杂区的接面，该差动电压因此控制了该耗尽区的电性特征。在该第一具体实施例中，该电阻器的电阻率主要是由这些效电阻器14的电阻率决定，且当施于这些N+区17及18处的差动电压增高而在这些掺杂阱区之间造成贯穿(punch-through)之后，该电阻器的电阻率实质上减小。贯穿发生时，流过这些效电阻器14的离子遽增，而致使电阻率减小。该机制是由所施的差动电压控制，以实现一电压控制的电阻器。在此具体实施例中，每一这些掺杂阱区的离子浓度范围是每平方厘米自1E12至5E13，每一这些深阱区的深度范围是自2微米至10微米。
每一区的几何形状及离子浓度影响耗尽区特性，这些效电阻器14的电阻率与该深N阱区12的一第一深度、该深N阱区13的一第二深度和该二深N阱区12与13间的一距离相关。该第一深N阱区12与该第二深N阱区13之间的距离，是根据该第一深N阱区12的一第一离子浓度、该第二深N阱区13的一第二离子浓度和该基板11的一第三离子浓度而设定。该电阻器14的电阻率高于在具有一第二型离子的单一个掺杂阱区中所形成的现有阱区式电阻器的电阻率。
该P基板11和该二深N阱区12及13能替换为一N基板和二深P阱区，致使该替换形成该第一具体实施例的互补结构，而仍有作用。此外，施于该互补结构的电压需可在实际电阻器区域中这些P型掺杂与N型掺杂区之间形成反向偏压。
图2示出本发明的一第二具体实施例，其是一电压控制的电阻器。该电阻器包含一P基板21及二深N阱区22及23。二N+区27及28分别形成于该二深N阱区22及23中，作为该电阻器的端点。此具体实施例与第一具体实施例的差异，是该二深N阱区22及23为准连结(quasi-link)而非分裂的。该二深N阱区22及23之间形成一等效电阻器24。当一施于该电阻器的差动电压增高时，该二深N阱区22及23间的连接中断。
经由这些N+区27及28，对该电阻器施以一差动电压，而在该P基板21与这些N阱区22及23之间，造成一反向偏压。该反向偏压影响了沿着P型掺杂区与N型掺杂区接面形成的一耗尽区，该差动电压因此控制了该耗尽区的电性特征。在该第二具体实施例中，该电阻器的电阻率主要是由这些效电阻器24的电阻率决定，且当施于这些N+区27及28处的差动电压增高而在准连结区附近造成夹止(pinch-off)之后，该电阻器的电阻率实质上增高。夹止发生时，这些N阱区22及23在准连结区附近的连接由耗尽区25及26所中断，且流过这些效电阻器24的离子遽减，而致使电阻率增大。该机制是由所施的差动电压控制，以实现一电压控制的电阻器。在此具体实施例中，每一这些掺杂阱区的离子浓度范围是每平方厘米自1E12至5E13，每一这些深阱区的深度范围是自2微米至10微米。
每一区的几何形状及离子浓度影响耗尽区特性，该第一深N阱区22与该第二深N阱区23的距离，是根据该第一深N阱区22的一第一离子浓度、该第二深N阱区23的一第二离子浓度和该基板21的一第三离子浓度而定。该电阻器24的电阻率则与该第一深N阱区22的一第一深度、该深N阱区23的一第二深度和该二深N阱区22与23间的一距离相关。该电阻器24的电阻率高于在具有一第二型离子的单一个掺杂阱区中所形成的现有阱区式电阻器的电阻率。
此具体实施例中的P基板21和该二深N阱区22及23能替换为一N基板和二深P阱区，致使该替换形成该第一具体实施例的互补结构，而仍有作用。此外，施于该互补结构的电压需可在实际电阻器区域中这些P型掺杂与N型掺杂区之间形成反向偏压。
本发明的一第三具体实施例，其是一半导体结构具有实质上等同于第一及第二具体实施例的等效电阻器区域。该第三具体实施例包含一基板及一形成于该基板中而具有一裂口的深阱区，此意指该第三具体实施例是应用制造具有一裂口的深阱区的工艺，以实现第一具体实施例的贯穿结构或第二具体实施例的夹止结构。该基板与该深阱区的离子型态是互补的。在该深阱区与该基板之间，根据一施于该深阱区的电压而变更一耗尽区，以控制该半导体结构的电阻率。形成该贯穿结构及该夹止结构时，都是以单一个光掩模工艺来形成深阱区，此意指深阱区形成的工艺仅需一道光掩模来定义该深阱区。
本发明的一第四具体实施例，其是一用以形成一具有高电阻率的半导体电阻器的半导体制造方法。所对应的流程图示于图3。首先，执行步骤31，形成二深阱区于一具有互补离子的基板中，其中该二掺杂阱区分别与该基板所形成的耗尽区相连接。该步骤31包含于摄氏1000度至摄氏1200度下，热驱动达6小时至12小时。然后，执行步骤32，形成一氧化物层。执行步骤33，于这些深阱区其中的每一个中形成一重掺杂区。最后，执行步骤34，形成二以导电材料连接于这些重掺杂区的导电端。
除上述步骤外，亦可在深阱区形成之前，形成重掺杂区。此即，步骤31可后于步骤33执行。因此，前述步骤顺序仅作范例之用，并非用以限制本发明。
图4示出本发明所制成的二电阻器的电阻率对电压曲线。x轴代表电压，y轴代表电阻率，单位为欧姆/单位面积。曲线401代表二分裂深阱区所形成的一电阻器的电阻率。点A附近的位置表示贯穿实际上发生的所在处。其对应的电压值表示贯穿发生所需的电压值。贯穿之后，该曲线几乎是平的，此意指该电阻器的电阻率是稳定的。
曲线403表示二准连结深阱区所形成的一电阻器的电阻率。点B附近的位置表示夹止实际上发生的所在处。其对应的电压值表示夹止发生所需的电压值。同样，夹止之后，该曲线几乎是平的。
值得一提的是，此具体实施例中两电阻器的电阻率都大于100仟欧姆/单位面积。该数值甚大于先前技术中的电阻器的电阻率。在贯穿或夹止发生后，电阻率与电压关联是数是小的。前述曲线仅作范例的用，并非用以限制本发明。
值得一提的是，造成贯穿的差动电压可大于、等同于或小于造成夹止的差动电压，视N+区和深N阱区的几何形状及离子浓度而定。
图5表示本发明所制成的二电阻器的电流对电压曲线。曲线51代表一具有二准连结深阱区的电阻器。点C代表夹止实际上发生的点。夹止之后，该电阻器的电阻率遽增，一旦电压持续增高，电流便非常缓慢地增加。同样，曲线52的点D代表贯穿实际上发生的所在处。过点D之后，该电阻器的电阻率遽减，一旦电压持续增高，电流便非常快速地增加。同样，造成贯穿的差动电压可大于、等同于或小于造成夹止的差动电压。
根据以上说明，本发明能够提供具有高电阻率的电压控制的电阻器及半导体结构。本发明也提供对应的半导体制造方法。本发明所产生的电阻器能施以差动电压来控制。本发明能以标准的制造方法来实现其目的，而无需额外的工艺及成本。
以上的发明揭示是关于其详细的技术内容及发明特点。熟悉本技术领域的人员可基于上述发明揭示及建议，在不脱离其特征下，进行各种等同的修改及替换。虽然如此的修改及替换未完整揭示于以上说明但仍应涵盖于后附的本申请权利要求范围之内。
权利要求
1.一种半导体结构，其包含一基板，掺杂一第一型离子；一第一掺杂阱区，具有一第二型离子，且形成于该基板中；以及一第二掺杂阱区，具有一第二型离子，该第一型离子与该第二型离子互补，且第二掺杂阱区形成于该基板中；其中，该第一掺杂阱区与该第二掺杂阱区之间形成一电阻器，该电阻器的电阻率与该第一掺杂阱区的一第一深度、该第二掺杂阱区的一第二深度及该第一掺杂阱区与该第二掺杂阱区之间的一距离相关；以及该电阻器的电阻率高于在具有该第二型离子的单一个掺杂阱区中所形成的阱区式电阻器的电阻率。
2.如权利要求1所述的半导体结构，其特征在于该第一掺杂阱区及第二掺杂阱区是分裂的，而由该第一掺杂阱区和该基板及由该第二掺杂阱区和该基板所分别形成的二耗尽区连接；且该第一掺杂阱区与该第二掺杂阱区之间的该距离是根据该第一掺杂阱区的一第一离子浓度、该第二掺杂阱区的一第二离子浓度和该基板的一第三离子浓度而设定。
3.如权利要求1所述的半导体结构，其特征在于该第一掺杂阱区与第二掺杂阱区是准连结的，而当施于该电阻器的一差动电压增高时，该第一与第二掺杂阱区间的连结中断；且该第一掺杂阱区与该第二掺杂阱区间的该距离，是根据该第一掺杂阱区的一第一离子浓度、该第二掺杂阱区的一第二离子浓度和该基板的一第三离子浓度而设定。
4.一种电压控制的电阻器，其包含二连接端分别连接于在一基板中形成的二掺杂阱区，该基板具有一第一型离子，这些掺杂阱区具有一互补的第二型离子，其中该二连接端分别连接于一高电压及一低电压，且这些掺杂阱区是分裂的。
5.如权利要求4所述的电压控制的电阻器，其特征在于当该高电压与该低电压的电压差造成这些掺杂阱区之间贯穿后，该电阻器的电阻率减小。
6.如权利要求4所述的电压控制的电阻器，其特征在于每一这些掺杂阱区的一离子浓度范围是每平方厘米自1E12至5E13。
7.如权利要求4所述的电压控制的电阻器，其特征在于每一这些掺杂阱区的深度范围是自2微米至10微米。
8.一种电压控制的电阻器，其包含二连接端分别连接于在一基板中形成的二掺杂阱区，该基板具有一第一型离子，这些掺杂阱区具有一互补的第二型离子，其中该二连接端分别连接于一高电压及一低电压，且这些掺杂阱区是准连结的。
9.如权利要求8所述的电压控制的电阻器，其特征在于当该高电压与该低电压之差造成这些掺杂阱区之间夹止后，该电阻器的电阻率增大。
10.如权利要求8所述的电压控制的电阻器，其特征在于每一这些掺杂阱区的离子浓度范围是每平方厘米自1E12至5E13。
11.如权利要求8所述的电压控制的电阻器，其特征在于每一这些掺杂阱区的深度范围是自2微米至10微米。
12.一种用以形成一具有高电阻率的半导体电阻器的半导体制造方法，包含下列步骤形成二深阱区于一基板中，其中该二掺杂阱区与该基板所分别形成的耗尽区是连接的，这些深阱区与该基板的掺杂离子是互补的；形成一氧化物层；于每一这些深阱区中形成一重掺杂区；以及以导电材料形成二导电连接端连接至这些重掺杂区。
13.如权利要求12所述的半导体制造方法，其特征在于该形成二深阱区的步骤还包含下列步骤在摄氏1000度至摄氏1200度下，热驱动达6小时至12小时。
14.一种半导体结构，包含一基板；及一阱区，具有一裂口，且形成于该基板中，其中该基板与该阱区的离子型态是互补的；其中，根据施于该阱区的差动电压改变一耗尽区，以控制该半导体结构的电阻率。
全文摘要
本发明提供一种电压控制的半导体结构、电压控制的电阻器及其制造方法。该半导体结构包含一基板、一第一掺杂阱及一第二掺杂阱。该基板掺杂一第一型离子。该第一掺杂阱具有一第二型离子，且形成于该基板中。该第二掺杂阱具有一第二型离子，且形成于该基板中。该第一型离子与该第二型离子是互补的。在该第一掺杂阱与该第二掺杂阱之间形成一电阻器。该电阻器的电阻率由一差动电压所控制。该电阻器的电阻率与该第一掺杂阱的一第一深度、该第二掺杂阱的一第二深度和及该第一掺杂阱与该第二掺杂阱之间的一距离相关。该电阻器的电阻率高于在具有该第二型离子的单一个掺杂阱中所形成的阱式电阻器的电阻率。
文档编号H01L21/822GK101022108SQ20061013740
公开日2007年8月22日 申请日期2006年10月16日 优先权日2006年8月21日
发明者蒋秋志, 黄志丰 申请人:崇贸科技股份有限公司