专利名称：高耦合比的非挥发性存储器的制造方法
技术领域：
本发明涉及一种半导体元件的制造方法，且特别涉及一种非挥发性存储 器的制造方法。
背景技术：
在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹 除等动作，且存入的数据在断电后也不会消失的优点的可电抹除且可程序只
读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种非挥 发性存储器。
典型的可电抹除且可程序只读存储器以掺杂的多晶硅制作浮置栅极 (floating gate)与控制栅极(control gate)。 一般来说，浮置栅极与控制栅极之间 的栅极耦合率(gate-coupling ratio, GCR)愈大，其操作所需的工作电压将愈 低，而存储器的操作速度与效率会随之提升。由于栅极耦合率是指浮置栅极、 控制栅极之间的电容值与存储器总电容值的比率，因此，增加浮置栅极与控 制栅极之间的等效电容面积，将有助于增加栅极耦合率。
然而在集成电路持续追求高积集度的趋势下，存储器每一个存储单元所 占的面积却因而必须缩减，元件的线宽同样随之缩小。如此一来，浮置栅极 与控制栅极之间的栅极耦合率也会跟着下降，非挥发性存储器所需的操作电 压将会被迫提高。这对于将非挥发性存储器应用在低耗能需求的可携式电子 产品领i或，相当地不利。
此外，降低读写电压是非挥发性存储器非常重要的研究课题，除了电路 设计基本改变外，工艺能力的改善与新颖结构亦能有效提升存储器效能并降 低读写电压。而浮置栅极与控制栅极彼此耦合能力是目前最为大家所熟悉并 大量运用，利用两者叠对面积，增加浮置栅极及控制栅极两者叠对面积，受 限于布局与设计规范因素和控制栅极栅太接近基底而产生不必要的元件搡 作及千扰。
图1A至图1G是绘示现有技术的非挥发性存储器的制造流程剖面图。请先参照图1A,此非挥发性存储器的制造方法例如是先提供基底100,并于 基底100上依序形成第一介电层110与掩模层123。其中，基底100例如是 硅基底。第一介电层110的材料例如是氧化硅，其形成方法例如是热氧化法 或化学气相沉积法。至千掩模层123的材料例如是氮化硅，其形成方法例如 是化学气相沉积法。
之后，请继续参照图1B，移除部分掩模层123、介电层110与基底100, 以形成多个沟槽125。移除这些膜层的方法例如是先于掩模层123上形成一 层图案化光致抗蚀剂层(未绘示)，接着以此图案化光致抗蚀剂层为掩模， 利用反应性离子蚀刻法移除棵露出的掩模层123,以及其下方的第一介电层 110与基底100,然后再移除图案化光致抗蚀剂层以形成之。
继而，请参照图1C，于沟槽125中填入绝缘材料以形成隔离结构130。 隔离结构130的形成方法例如是先于基底100上形成一层绝缘材料，绝缘材 料例如是氧化硅，其形成方法例如是高密度等离子体化学气相沉积法。当然， 刚沉积形成的绝缘材料会覆盖住掩模层123,因此需要以掩模层123为终止 层，平坦化绝缘材料而形成顶面平坦的隔离结构130。平坦化绝缘材料的方 法例如是化学机械研磨法或回蚀刻工艺。
接着，请参照图1D，进行第一介电层110移除步骤，此步骤例如是先 移除掩模层123，使第一介电层110棵露出来，继而再移除第一介电层110， 于各隔离结构130之间形成凹陷131。移除部分掩模层123的方法例如是湿 式蚀刻法，其例如是以磷酸为蚀刻剂。而移除第一介电层110的棵露部分的 方法例如是湿式蚀刻法。
接下来，请参照图1E，于凹陷131上形成一层第二介电层113。第二介 电层113例如是氧化硅，其形成方法例如是热氧化法或化学气相沉积法。然 后于基底100上形成第一导体层120,再于第一导体层120上形成第二导体 层140,填满隔离结构130之间的凹陷131。第一导体层120的材料例如是 多晶硅，其形成方法例如是化学气相沉积法。第二导体层140材料例如是掺 杂多晶硅，其形成方法例如是先于基底IOO上形成第一导体层120,后再形 成第二导体层140，覆盖住这些隔离结构130,然后移除这些隔离结构130 上的第二导体层140。其中，移除这些隔离结构130上的第二导体层140的 步骤例如是以这些隔离结构130为蚀刻终止层，利用化学机械研磨工艺以移 除之。第一导体层120与第二导体层140即用以作为非挥发性存储器的浮置
栅极。
之后，请参照图1F，移除部分隔离结构130,使隔离结构130的顶面与 第一介电层110的高度相同。移除部分隔离结构130的方法例如是干式蚀刻 法或湿式蚀刻法。如此一来，则第一导体层120及第二导休层140的侧壁便
会棵露出来。
尔后，请参照图1G，于基底IOO上形成一层第三介电层150。第三介电 层150例如是由氧化硅-氮化硅-氧化硅堆栈而成的复合介电层，或者也可以 是氧化硅、氮化硅等介电材料。这些介电材料如氧化硅、氮化硅的形成方法 例如是化学气相沉积法。
之后，于第三介电层150上形成一层第三导体层160。第三导体层160 的材料例如是掺杂多晶硅，其形成方法例如采用临场注入掺杂物的方式，以 化学气相沉积法形成之。这一层第三导体层160便是作为此非挥发性存储器 的控制栅极。
由于现有技术的控制栅极栅太接近基底而产生不必要的元件操作及干 扰。本发明提供一种存储器的制造方法，使控制栅极栅与基底的距离增加。
发明内容
有鉴于此，.本发明的目的就是在提供一种非挥发性存储器的制造方法， 可以增加控制栅极栅与基底的距离，增进存储器的操作效能。
一种存储器的制造方法，此方法例如是提供基底，基底上已形成有第一 介电层与图案化的掩模层，移除未被图案化的掩模层覆盖的第一介电层与基 底，以形成多个隔离沟槽。之后各向同性移除部分掩模层，以曝露出部分第 一介电层，继而，形成绝缘材料于些隔离沟槽中，与掩模层高度相约，形成 多个隔离结构。接着，移除剩余的掩模层、移除曝露出的第一介电层，以曝 露出部分基底。再于曝露出部分的基底形成第二介电层。之后，第一导体层 形成于第一介电层及第二介电层之上，第二导体层形成于第一导体层之上， 并填满些隔离结构间的空隙。然后，移除部分隔离结构，使隔离结构与第一 介电层的高度相约。继而，形成第三介电层于基底表面，以及形成第三导体 层于第三介电层之上。
上述存储器的制造方法中，移除部分掩模层的方法包括湿式蚀刻法。
上述存储器的制造方法中，形成绝缘材料于这些隔离沟槽的方法包括高 密度等离子体沉积法。
上述存储器的制造方法中，移除第一介电层的方法包括湿式蚀刻法。 上述存储器的制造方法中，形成第二介电层的方法包括化学气相沉积法
成热氧化法。
上述存储器的制造方法中，第 一导体层的材料包括非晶硅。
上述存储器的制造方法中，第二导体层的材料包括多晶硅。
上述存储器的制造方法中，第 一导体层的方法包括化学气相沉积法。
上述存储器的制造方法中，第二导体层的方法包括化学气相沉积法。
上述存储器的制造方法中，些隔离结构的材料包括氧化硅。
上述存储器的制造方法中，移除部分这些隔离结构的方法包括湿式蚀刻法。
上述存储器的制造方法中，这第三介电层的材料包括氧化硅。 上述存储器的制造方法中，形成第三介电层的方法包括化学气相沉积法 或热氧化法。
上述存储器的制造方法中，第三导体层的材料包括掺杂多晶硅。 上述存储器的制造方法中，第三导体层的方法包括化学气相沉积法。 为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实 施例，并配合附图，作详细说明如下。
图1A至图1G是绘示的现有技术的非挥发性存储器的制造流程剖面图。
图2A至图2H是绘示的本发明一实施例的非挥发性存储器的制造流程
剖面图。 简单符号说明
100:基底 110:第一介电层 113:第二介电层 120:第一导体层 123:掩模层 125:沟槽 130:隔离结构
131凹陷
140第二导体层
150第三介电层
160第三导休层
200基底
210第一介电层
213第二介电层
220第一导体层
223掩模层
225沟槽
227空间
230隔离结构
231凹陷
240第二导体层
250第三介电层
260第三导体层
具体实施例方式
图2A至图2H是绘示本发明一实施例的非挥发性存储器的制造流程剖 面图。请先参照图2A,此非挥发性存储器的制造方法例如是先提供基底200, 并于基底200上依序形成第一介电层210与掩模层223。其中，基底200例 如是硅基底。第一介电层210的材料例如是氧化硅，其形成方法例如是热氧 化法或化学气相沉积法。在一实施例中，第一介电层210的厚度约为120埃。 至于掩模层223的材料例如是氮化硅、碳化硅或氮碳化硅，其形成方法例如 是化学气相沉积法。其中，掩模层223的厚度例如是1000埃。
之后，请继续参照图2B,移除部分掩模层223、介电层210与基底200， 以形成多个沟槽225。移除这些膜层的方法例如是先于掩模层223上形成一 层图案化光致抗蚀剂层(未绘示)，接着以此图案化光致抗蚀剂层为掩模， 利用反应性离子蚀刻法移除棵露出的掩模层223，以及其下方的第一介电层 210与基底200,然后再移除图案化光致抗蚀剂层以形成之。
继而，请参照图2C,进行氮化硅拉回工艺。利用各向同性移除部分掩
模层223的方法，使掩模层223等比例缩小，并形成空间227。各向同性移 除部分掩模层223的方法例如是湿式蚀刻法，至于湿式蚀刻法所用的蚀刻例
如是热磷酸。
然后，请参照图2D,子沟槽225及空间227中形成绝缘材枓以形成隔 离结构230。隔离结构230的形成方法例如是先于基底200上形成一层绝缘 材料，绝缘材料例如是氧化硅，其形成方法例如是高密度等离子体化学气相 沉积法。当然，刚沉积形成的绝缘材料会覆盖住掩模层223,因此需要以掩 模层223为终止层，平坦化绝缘材料而形成顶面平坦的隔离结构230。平坦 化绝缘材料的方法例如是化学机械研磨法或回蚀刻工艺。
接着，请参照图2E，进行第一介电层210移除步骤，此步骤例如是先 移除剩余的掩模层223,使部分的第一介电层210棵露出来，继而再移除第 一介电层210棵露部分的至少一部分。在此还可以进一步移除基底的一部分， 以于各隔离结构230之间形成凹陷231。移除部分掩模层223的方法例如是 湿式蚀刻法，其例如是以磷酸为蚀刻剂。而移除第一介电层210的棵露部分 的方法例如是湿式蚀刻法。
接下来，请参照图2F，于凹陷231上形成一层第二介电层213。第二介 电层213例如是氧化硅，其形成方法例如是热氧化法或化学气相沉积法。然 后于基底200上形成第一导体层220,再于第一导体层220上形成第二导体 层240，填满隔离结构230之间的凹陷231。第一导体层220的材料例如是 非晶硅，其形成方法例如是化学气相沉积法。第二导体层240材料例如是掺 杂多晶硅，其形成方法例如是先于基底200上形成第一导体层220,后再形 成第二导体层240,覆盖住这些隔离结构230,然后移除这些隔离结构230 上的第二导体层240。其中，移除这些隔离结构230上的第二导体层240的 步骤例如是以这些隔离结构230为蚀刻终止层，利用化学机械研磨工艺以移 除之。第一导体层220与第二导体层240即用以作为非挥发性存储器的浮置 栅极。
之后，请参照图2G,移除部分隔离结构230，使隔离结构230的顶面与 第一介电层210的高度相约。移除部分隔离结构230的方法例如是干式蚀刻 法或湿式蚀刻法。如此一来，则第一导体层220及第二导体层240的侧壁便
会棵露出来。
尔后，请参照图2H，于基底200上形成一层第三介电层250。第三介电
层250例如是由氧化石圭-氮化石圭-氧化石圭堆栈而成的复合介电层，或者也可以 是氧化硅、氮化硅等介电材料。这些介电材料如氧化硅、氮化硅的形成方法 例如是化学气相沉积法。
之后，于第三介电层250上形成一层第三导体层260。第三导休层260 的材料例如是掺杂多晶硅，其形成方法例如采用临场注入掺杂物的方式，以 化学气相沉积法形成之。这一层第三导体层260便是作为此非挥发性存储器 的控制栅极。
至于后续完成此非挥发性存储器的方法，如形成源极、漏极、接触窗与 导线等步骤，应为本领域技术人员所周知，于此不赘述。
此外，由于第一介电层210未被全部移除，剩余的第一介电层210作为 阻隔层，避免电耦合时控制栅极千扰元件，进而提高栅极耦合率，达到降低 操作电压、增进非挥发性存储器效能的优点。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领 域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因 此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种存储器的制造方法，包括提供基底，该基底上已形成有第一介电层与图案化的掩模层；移除未被图案化的该掩模层覆盖的该第一介电层与该基底，以形成多个隔离沟槽；各向同性移除部分该掩模层，以曝露出部分该第一介电层；形成绝缘材料于该些隔离沟槽中，与该掩模层高度相约，形成多个隔离结构；移除剩余的该掩模层；移除曝露出的该第一介电层，以曝露出部分该基底；于曝露出部分的该基底形成第二介电层；第一导体层形成于该第一及该第二介电层之上；第二导体层形成于该第一导体层之上，并填满该些隔离结构间的空隙；移除部分该些隔离结构，使该些隔离结构与该第一介电层的高度相约；形成第三介电层于该基底表面；以及形成第三导体层于该第三介电层之上。
2. 如权利要求1所述的存储器的制造方法 方法包括湿式蚀刻法。
3. 如权利要求1所述的存储器的制造方法 些隔离沟槽的方法包括高密度等离子体沉积法。
4. 如权利要求1所述的存储器的制造方法 方法包括湿式蚀刻法。
5. 如权利要求1所述的存储器的制造方法 方法包括化学气相沉积法或热氧化法。
6. 如权利要求1所述的存储器的制造方法 包括非晶硅。
7. 如权利要求1所述的存储器的制造方法 包括多晶硅。
8. 如权利要求1所述的存储器的制造方法 包括化学气相沉积法。,其中移除部分该掩模层的 ，其中形成该绝缘材料于该 ，其中移除该第一介电层的 ,其中形成该第二介电层的 ,其中该第一导体层的材料 ，其中该第二导体层的材料，其中该第一导体层的方法
9. 如权利要求1所述的存储器的制造方法，其中该第二导体层的方法 包括化学气相沉积法。
10. 如权利要求1所述的存储器的制造方法，其中该些隔离结构的材料 包括氧化硅。
11. 如权利要求1所述的存储器的制造方法，其中移除部分该些隔离结 构的方法包括湿式蚀刻法。
12. 如权利要求1所述的存储器的制造方法，其中该第三介电层的材料 包括氧化硅。
13. 如权利要求1所述的存储器的制造方法，其中形成该第三介电层的 方法包括化学气相沉积法或热氧化法。
14. 如权利要求1所述的存储器的制造方法，其中该第三导体层的材料 包括掺杂多晶硅。
15. 如权利要求1所述的存储器的制造方法，其中该第三导体层的方法 包括化学气相沉积法。
全文摘要
一种存储器的制造方法，此方法例如是先提供一基底，基底上已形成有第一介电层与图案化的掩模层。于基底中形成多个隔离沟槽。之后，各向同性移除部分掩模层，以暴露出部分第一介电层，接着再形成绝缘材料于这些隔离沟槽中，形成多个隔离结构。继而，移除剩余的掩模层。然后，于基底上形成第二介电层。另外，第一导体层形成于第一介电层及第二介电层之上。接着，第二导体层形成于第一导体层之上。接下来，移除部分隔离结构。然后，形成第三介电层于基底表面。继而，形成第三导体层于第三介电层之上。
文档编号H01L21/70GK101179052SQ20061014339
公开日2008年5月14日 申请日期2006年11月8日 优先权日2006年11月8日
发明者何青原, 萧国坤 申请人:力晶半导体股份有限公司