专利名称：高压侧驱动器的半导体结构及其制造方法
技术领域：
本发明有关一种半导体，且特别是有关一种高压侧驱动器的半导体结构及其制造方法。
背景技术：
对于具有两个高电位端的高压侧驱动器来说，当两个高电位端很接近时，在电位端下的p-n接面的崩溃电压可能会增加，而导致p-n接面上两个高电位端间的区域的漏电流增加。基本上降低漏电流的概念，就是增加两个高电位端之间的距离。然而，这将会造成芯片尺寸及制造成本增加。
发明内容
有鉴于此，本发明的目的就是提供一种高压侧驱动器的半导体结构。通过在两高电位端下的基板区域形成两部分连接的深阱，使两高电位端的深阱间的阻抗可以增加以减少两高电位端间的漏电流。因此，芯片尺寸及高压侧驱动器的成本得以减低。
根据本发明的目的，提出一种包括离子掺杂接面的高压侧驱动器的半导体结构。离子掺杂接面包括一基板、一第一深阱及一第二深阱、一第一重离子掺杂区域及一第二重离子掺杂区域。第一深阱及第二深阱形成于基板内，两深阱彼此部分连接且第一深阱及第二深阱具有相同的离子掺杂型态。于第一深阱内形成用以连接第一高电压的第一重离子掺杂区域，且第一重离子掺杂区域具有与第一深阱相同的离子掺杂型态。于第二深阱内形成用以连接第二高电压的第二重离子掺杂区域，且第二重离子掺杂区域具有与第一深阱相同的离子掺杂型态。
根据本发明的目的，提出一种高压侧驱动器的半导体结构的制造方法。该方法包括形成一基板；形成一第一深阱及一第二深阱于基板内，其中第一深阱及第二深阱具有相同离子掺杂型态且彼此部分连接；以及，分别于第一深阱及第二深阱内形成一用以连接第一高电压的第一重离子掺杂区域以及一用以连接第二高电压的第二重离子掺杂区域，其中第一重离子掺杂区域及第二重离子掺杂区域具有与第一深阱相同的离子掺杂型态。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图进行详细说明如下
图1A绘示根据本发明一较佳实施例的电源供应IC内的高压侧驱动器的半导体结构的局部剖面图；图1B绘示于传统具有两高电位端的高压侧驱动器的离子掺杂接面处所产生的耗尽区；图1C绘示于根据本发明较佳实施例的具有两高电位端的高压侧驱动器的离子掺杂接面处所产生的耗尽区；图2绘示图1A的高压侧驱动器的半导体结构的制造方法流程图；图3绘示以具有分离图案的光掩模形成图1A的部分连接的离子掺杂深阱的离子掺杂工序的示意图；以及图4绘示根据本发明较佳实施例的高压侧驱动器的半导体结构的模拟电场曲线图。
具体实施例方式
请参照图1A，其绘示根据本发明一较佳实施例的电源供应IC内的高压侧驱动器的半导体结构的局部剖面图。高压侧驱动器的半导体结构包括离子掺杂接面100、氧化层110、第一介电层120及导电电容结构130。离子掺杂接面100包括基板102、第一深阱104、第二深阱106、第一重离子掺杂区域105以及第二重离子掺杂区域107。第一深阱104及第二深阱106形成于基板102内且于邻近离子掺杂接面100的表面处彼此部分连接，其中第一深阱104及第二深阱106具有相同的离子掺杂型态。
用以连接第一高电压V1(例如500V)的第一重离子掺杂区域105形成于第一深阱104内，其中第一重离子掺杂区域105具有与第一深阱104相同的离子掺杂型态。用以连接第二高电压V2(例如530V)的第二重离子掺杂区域107形成于第二深阱106内，其中第二重离子掺杂区域107具有与第一深阱104相同的离子掺杂型态。
例如，离子掺杂接面100是p-n接面，基板102是P型基板，且第一深阱104及第二深阱106是形成于P型基板内的N型深阱。第一重离子掺杂区域105及第二离子掺杂区域107是n+扩散区。
离子掺杂接面100还包括在基板102内的第三深阱108。第三深阱108具有与第一深阱104相同的离子掺杂型态，且在导电电容结构130下与第一深阱104彼此部分连接。第三深阱108例如也是一N型深阱。此外，第一深阱104包括一第一阱104a且第三深阱108包括一第二阱108a，其中第一阱104a及第二阱108a具有与第一深阱104互补的离子掺杂型态。例如，第一阱104a及第二阱108a是P型阱(PW)或P型主体。离子掺杂接面100的崩溃电压取决于第一阱104a于第一深阱104及第二阱108a于第三深阱108内的形状及相对位置。
较佳地，第一深阱104及第二深阱106间的距离D2大于0μm并小于20μm。第一深阱104、第二深阱106及第三深阱108的深度D是位于2μm到10m之间。第一深阱104及第二深阱106的掺杂浓度是位于1.7E17cm-3到8.3E18cm-3之间。第一阱104a及第二阱108a的掺杂浓度是位于3.3E17cm-3到1E19cm-3之间。
此外，氧化层110形成于离子掺杂接面100上，一部分位于两重离子掺杂区域105和107之间且另一部份位于第一深阱104与第三深阱108之间。第一介电层120形成于氧化层110上，且导电电容结构130形成于第一介电层120上并连接第一高电压V1。导电电容结构130包括第一金属层132、第二介电层134及两分离的第二金属层136及138。第一金属层132形成于第一介电层120上并位于第一阱104a及第二阱108a之上，且第二介电层134形成于第一金属层132上。分离的第二金属层136、138形成于第二介电层134上并位于第一金属层132之上，其中的一第二金属层136连接第一高电压V1且另一第二金属层138连接一低电压，例如0V。
本发明不限于具有两第二金属层136、138且导电电容结构130可以具有两个以上的第二金属层(也就是有两个以上的电容串连)，其中的一第二金属层连接第一高电压V1且另一第二金属层连接低压0V。
图1B绘示于传统具有两高电位端的高压侧驱动器的离子掺杂接面处所产生的耗尽区。图1C绘示于根据本发明较佳实施例的具有两高电位端的高压侧驱动器的离子掺杂接面处所产生的耗尽区。如图1B所示，在传统的高压侧驱动器中，用以连接两高电压V及V’的N+区域142及144分别形成于两N型深阱146及148。形成于p-n接面140内的耗尽区150，在两N型深阱146及148之间的G1区域具有一不连续边界，以及一对应凹边界CB于基板内。由于凹边界CB，位于G1区域下的耗尽区150的电场扭曲并引起局部电场增强。电荷载体是被加速与晶格碰撞而产生更多的载体直到耗尽区150产生崩溃，因而减低p-n接面140的崩溃电压并增加两N+区域142及144间的漏电流。
然而，如图1C所示，在本发明的高压侧驱动器中，深阱104及106是在两重离子掺杂区域105及107间的区域部分彼此连接。因此，在离子掺杂接面100处产生的耗尽区160，与图1B的耗尽区150不相似，在深阱104及106的部分连接处具有边界，且基板102内具有对应的平滑边界SB。在本例中，耗尽区160的电场不会扭曲，因此离子掺杂接面100的崩溃电压不会减低，且两高电位端(V1及V2)间产生的漏电流可以大幅减低。
请参照图2，其绘示图1A的高压侧驱动器的半导体结构的制造方法流程图。首先，如步骤200，形成基板102，例如一P型基板。接着，如步骤210，以如图3的具有分离图案302～304的光掩模300在温度范围1000℃到1200℃进行6～12小时的热驱动工序中，形成彼此部分连接的第一深阱104、第二深阱106及第三深阱108(例如N型深阱)于基板102内。分离图案302及304间的距离d1与第一深阱104及第二深阱106间的距离d2成正比，并决定第一重离子掺杂区域105与第二重离子掺杂区域107(未绘示于图中)之间的漏电流。较佳地，第一深阱104及第二深阱106间的距离d2大于0μm并小于20μm，且第一深阱104、第二深阱106及第三深阱108的深度D是位于2μm到10μm之间。此外，第一深阱104、第二深阱106及第三深阱108的掺杂浓度是位于1.7E17cm-3到8.3E18cm-3之间。
然后，如步骤220，于温度范围900℃到1100℃进行2～6小时的热驱动工序中分别形成第一阱104a及第二阱108a(例如P型阱)于第一深阱104及第三深阱108内。第一阱104a及第二阱108a的掺杂浓度较佳地是位于3.3E17cm-3到1E19cm-3之间。
接着，如步骤230，形成用以连接第一高电压V1的第一重离子掺杂区域105(例如n+区域)于第一深阱104内，以及用以连接第二高电压V2的第二重离子掺杂区域107(例如n+区域)于第二深阱106内。
如步骤240，形成氧化层110于具有深阱104、106及108的基板102上，其中氧化层110一部份位于两重离子掺杂区域105及107之间，另一部份位于深阱104及108上。如步骤250，形成第一介电层120于氧化层110上。最后，如步骤260，通过形成第一金属层132于第一介电层120上及第一阱104a与第二阱108a之上、形成第二介电层134于第一金属层132上，并形成两分离的第二金属层136及138于第二介电层134上，以形成导电电容结构130于第一介电层120上并位于第一深阱104及第二深阱108上。其中第二金属层136及138分别连接第一高电压V1及低压0V。
请参照图4，其绘示根据本发明较佳实施例的高压侧驱动器的半导体结构的模拟电场曲线图。从图4可以清楚看出离子掺杂接面100内的电场E非常均匀，展示通过使用具有部分分离的离子掺杂深阱(图中未绘示)的离子掺杂接面100，具有两高电位端的高压侧驱动器仍可达成良好的效果。
本发明上述实施例所揭示的高压侧驱动器的半导体结构及其制造方法，通过在用以连接两高电压的两重离子掺杂区域间的基板区域形成部分连接的深阱，两高电位端间这些深阱的阻抗得以增加，以降低两高电位端间的漏电流而不会降低高压接面的崩溃电压。因此，芯片尺寸及高压侧驱动器的成本得以减低。
综上所述，虽然本发明已以一较佳实施例揭示如上，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的等同的更动与润饰。因此，本发明的保护范围当视后附的本申请权利要求范围所界定的为准。
权利要求
1.一种高压侧驱动器的半导体结构，包括一离子掺杂接面，包括一基板；一第一深阱及一第二深阱，形成于该基板内，其中该第一深阱及该第二深阱是分开但彼此部分连接且具有相同的离子掺杂型态；一第一重离子掺杂区域，形成于该第一深阱内以连接至一第一高电压，其中该第一重离子掺杂区域具有与该第一深阱相同的离子掺杂型态；以及一第二重离子掺杂区域，形成于该第二深阱内以连接至一第二高电压，其中该第二重离子掺杂区域具有与该第一深阱相同的离子掺杂型态。
2.如权利要求1所述的半导体结构，其特征在于该第一深阱及该第二深阱间的距离是大于0μm并小于20μm。
3.如权利要求1所述的半导体结构，其特征在于还包括一氧化层，形成于该离子掺杂接面上；以及一导电电容结构，形成于该氧化层上且连接至该第一高电压。
4.如权利要求3所述的半导体结构，其特征在于该离子掺杂接面还包括一具有与该第一深阱相同离子掺杂型态的第三深阱且与该导电电容结构下的该第一深阱部分连接。
5.如权利要求4所述的半导体结构，其特征在于该离子掺杂接面还包括一第一阱于该第一深阱内及一第二阱于该第三深阱内，且该第一阱及该第二阱具有与该第一深阱互补的离子掺杂型态。
6.如权利要求5所述的半导体结构，其特征在于该离子掺杂接面的崩溃电压是决定于该第一阱于该第一深阱内及该第二阱于该第三深阱内的形状及相对位置。
7.如权利要求5所述的半导体结构，其特征在于该第一阱及该第二阱的掺杂浓度是位于3.3E17cm-3到1E19cm-3之间。
8.如权利要求4所述的半导体结构，其特征在于该第一深阱、该第二深阱及该第三深阱的深度是位于2μm到10μm之间。
9.如权利要求3所述的半导体结构，其特征在于还包括一第一介电层形成于该导电电容结构及该氧化层之间。
10.如权利要求9所述的半导体结构，其特征在于该导电电容结构包括一第一金属层，形成于该第一介电层上；一第二介电层，形成于该第一金属层上；多个分离的第二金属层，形成于该第二介电层上，其中这些第二金属层其中之一连接至该第一高电压，且这些第二金属层的另一是连接至一低电压。
11.如权利要求1所述的半导体结构，其特征在于该基板是一P型基板，且该第一深阱及该第二深阱是形成于该P型基板内的N型深阱。
12.如权利要求1所述的半导体结构，其特征在于该第一深阱及该第二深阱的掺杂浓度是位于1.7E17cm-3到8.3E18cm-3之间。
13.如权利要求1所述的半导体结构，其特征在于该第一深阱及该第二深阱是于邻近该离子掺杂接面的一表面处彼此部分连接。
14.如权利要求1所述的半导体结构，其特征在于该第一高电压及该第二高电压的电压差约为30V。
15.一种高压侧驱动器的半导体结构的制造方法，包括形成一基板；形成一第一深阱及一第二深阱于该基板内，其中该第一深阱及该第二深阱具有相同的离子掺杂型态且彼此部分相互连接；以及分别于该第一深阱及该第二深阱内形成一用以连接一第一高电压的第一重离子掺杂区域及一用以连接一第二高电压的第二重离子掺杂区域，其中该第一重离子掺杂区域及该第二重离子掺杂区域具有与该第一深阱相同的离子掺杂型态。
16.如权利要求15所述的方法，其特征在于该第一深阱及该第二深阱间的距离是大于0μm并小于20μm。
17.如权利要求15所述的方法，其特征在于形成该第一深阱及该第二深阱于该基板内的步骤还包括于基板内形成一具有相同的离子掺杂型态，并与该第一深阱部分连接的第三深阱，且形成该用以连接至该第一高电压的第一重离子掺杂区域及该用以连接至该第二高电压的第二重离子掺杂区域的步骤，还包括分别于该第一深阱及该第三深阱内形成一第一阱及一第二阱，其中该第一阱及该第二阱具有与该第一深阱互补的离子掺杂型态。
18.如权利要求17所述的方法，其特征在于还包括形成一氧化层于具有该第一阱及该第二阱的该基板上；形成一导电电容结构于该氧化层上，并位于该第一深阱及该第三深阱之上。
19.如权利要求18所述的方法，其特征在于还包括形成一第一介电层于该氧化层上，其中形成该导电电容结构的步骤包括形成一第一金属层于该第一介电层上；形成一第二介电层于该第一金属层上；以及形成多个第二金属层于该第二介电层上，其中这些第二金属层之一连接至该第一高电压且该第二金属层的另一连接至一低电压。
20.如权利要求17所述的方法，其特征在于分别于该第一深阱及该第三深阱内形成该第一阱及该第二阱的步骤包括于温度范围900℃到1100℃进行2～6小时的一热驱动工序中形成该第一阱及该第二阱。
21.如权利要求17所述的方法，其特征在于该第一阱及该第二阱的掺杂浓度是位于3.3E17cm-3到1E19cm-3之间。
22.如权利要求15所述的方法，其特征在于该基板是一P型基板且该第一深阱及该第二深阱是N型深阱。
23.如权利要求15所述的方法，其特征在于形成该第一深阱及该第二深阱于该基板内的步骤包括以一具有两分离图案的光罩形成该第一深阱及该第二深阱。
24.如权利要求23所述的方法，其特征在于这些分离图案间的距离是与该第一深阱及该第二深阱间的距离成正比并决定该第一重离子掺杂区域及该第二重离子掺杂区域间的漏电流。
25.如权利要求15所述的方法，其特征在于该第一深阱及该第二深阱的掺杂浓度是位于1.7E17cm-3到8.3E18cm-3之间。
26.如权利要求15所述的方法，其特征在于该第一深阱及该第二深阱的深度是位于2μm到10μm之间。
27.如权利要求15所述的方法，其特征在于形成该第一深阱及该第二深阱于该基板内的步骤包括于温度范围1000℃到1200℃进行6～12小时的一热驱动工序中形成该第一深阱及该第二深阱。
全文摘要
一种包括离子掺杂接面的高压侧驱动器的半导体结构。离子掺杂接面包括一基板、一第一深阱、一第二深阱、一第一重离子掺杂区域及一第二重离子掺杂区域。第一深阱及第二深阱彼此部分连接形成于基板内，且第一深阱及第二深阱具有相同离子掺杂型态。于第一深阱内形成用以连接第一高电压的第一重离子掺杂区域，且第一重离子掺杂区域具有与第一深阱相同的离子掺杂型态。于第二深阱内形成用以连接第二高电压的第二重离子掺杂区域，且第二重离子掺杂区域具有与第一深阱相同的离子掺杂型态。
文档编号H01L21/70GK1967844SQ20061014338
公开日2007年5月23日 申请日期2006年11月2日 优先权日2006年11月2日
发明者蒋秋志, 黄志丰 申请人:崇贸科技股份有限公司