专利名称：一种薄膜晶体管液晶显示器像素结构及其制造方法
技术领域：
本发明涉及薄膜晶体管液晶显示器及其制造方法，特别涉及一种三次光刻工艺制作的薄膜晶体管液晶显示器像素结构及其制造方法。
背景技术：
目前在常规薄膜晶体管液晶显示器件制造的方法中，阵列工艺使用五次光刻掩模版的方法，一部分采用四次光刻掩模版的方法，其中四次光刻掩模版主要采用灰色调(Gray Tone)掩模版的技术对薄膜晶体管的沟道部分的源漏金属电极和有源层部分进行刻蚀。
此结构的在常规四次光刻掩模版的工艺顺序包括首先，利用常规的栅工艺形成栅层，然后沉积栅绝缘层。
接着，沉积半导体有源层、掺杂层和源漏金属层。利用Gray Tone掩模版形成薄膜晶体管的小岛，进行灰化工艺，暴露沟道部分，刻蚀沟道部分的金属层，刻蚀沟道部分的掺杂层、有源层。在此步工艺中由于需要对有源层，金属层，还有掺杂层的刻蚀，所以在光刻工艺中需要对Gray Tone沟道部分的光刻胶的控制相当严格，另外刻蚀的选择比和均匀性均有很高的要求。所以对于工艺的容差要求非常高。
发明内容
本发明的目的是针对现有技术的缺陷，提出一种薄膜晶体管液晶显示器阵列结构及其三次光刻工艺制作该结构的办法，其能够降低对工艺容差的要求以及简化薄膜晶体管的设计。
为了实现上述技术目的，本发明提供一种薄膜晶体管液晶显示器像素结构，包括玻璃基板、栅线、栅电极、第一栅绝缘层、有源层、掺杂层、第二绝缘层、数据线、源电极、漏电极、像素电极及钝化层，其中栅电极和栅线上依次为第一栅绝缘层、有源层和掺杂层；栅线上有一截断槽，其截断栅线上的掺杂层和有源层；第二绝缘层覆盖在截断槽及栅线和栅电极外的玻璃基板上；像素电极与漏电极呈一体位于第二绝缘层上方，且在形成漏电极的位置与栅电极上的掺杂层搭接；钝化层覆盖在像素电极之外的部分。
上述方案中，所述栅线和栅电极为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu、Mo、MoW或Cr之一或任意组合所构成的复合膜。所述第栅一绝缘层或第二绝缘层为SiNx、SiOx或SiOxNy的单层膜，或者为SiNx、SiOx或SiOxNy之一或任意组合所构成的复合膜。所述源电极、数据线或漏电极为Mo、MoW或Cr的单层膜，或者为Mo、MoW或Cr之一或任意组合所构成的复合膜。
为了实现上述技术目的，本发明同时提供一种薄膜晶体管液晶显示器像素结构的制造方法，包括步骤1，在洁净的基板上依次沉积栅金属层，第一栅绝缘层，有源层，掺杂层，采用第一块掩模版，该掩模版为灰色调掩模版，经过曝光显影后得到无光刻胶区域、保留部分光刻胶区域和保留全部光刻胶区域；刻蚀无光刻胶区域形成栅线和栅小岛图形；完成刻蚀后，对光刻胶进行灰化工艺，全部去除保留部分光刻胶区域的光刻胶，去除一部分厚度的保留全部光刻胶区域的光刻胶，露出栅线上的部分掺杂层，接着对掺杂层和有源层进行刻蚀，得到栅线上的截断槽；接着沉积第二绝缘层，采用光刻胶离地剥离工艺，剥离掉栅线和栅小岛上方的第二绝缘层；步骤2，在完成步骤1基板上沉积源漏金属层，采用第二块掩模版，该掩模版为灰色调掩模版，经过曝光显影后得到无光刻胶区域，保留部分光刻胶区域和保留全部光刻胶区域；刻蚀无光刻胶区域形成薄膜晶体管沟道，并得到像素电极及其一体的漏电极图形、及数据线和一体的源电极图形；完成刻蚀后，对光刻胶进行灰化工艺，全部去除保留部分光刻胶区域的光刻胶，去除一部分厚度的保留全部光刻胶区域的光刻胶，露出数据线及其一体的源电极区域的源漏金属层；沉积钝化层，采用光刻胶离地剥离工艺，剥离掉像素电极和漏电极区域上方的光刻胶和钝化层；刻蚀源漏金属层，露出像素电极区域下方的第二绝缘层和漏电极区域下方的掺杂层；步骤3，在完成步骤2基板上沉积像素电极薄膜，采用第三块掩模版进行掩模、曝光并进行蚀刻，得到像素电极。
上述方案中，所述第一块掩膜版经过曝光显影后无光刻胶的区域为形成栅线和栅小岛以外的区域；保留部分光刻胶区域为形成栅线上的截断槽区域。所述步骤1中刻蚀无光刻胶区域包括掺杂层刻蚀、有源层刻蚀、第一栅绝缘层刻蚀和栅金属层刻蚀。所述第二块掩膜版经过曝光显影后保留全部光刻胶的区域包括形成像素电极区域及其一体的漏电极区域；保留部分光刻胶区域包括形成数据线及其一体的源电极；其他部分为无光刻胶区域。所述步骤2中刻蚀无光刻胶区域得到薄膜晶体管沟道部分包括源漏金属层刻蚀和掺杂层的刻蚀。
本发明相对于现有技术，由于利用灰色调掩模版并结合离地剥离工艺形成了栅线和栅电极、有源层、掺杂层、第二绝缘层以及栅线上的截断槽；并且本发明同时利用灰色调掩模版形成了沟道、源漏金属层和像素电极。因此，本发明节约了阵列工艺的成本和占机时间，提高了产能。
同时，本发明由于在第一块灰色调掩模版中采用第二绝缘层实现了工艺的平坦化，为后面的工艺增大了工艺容差。
再者，本发明采用透明金属电极作为薄膜晶体管的漏极，避免了接触电阻的问题。
下面结合附图和具体实施例对本发明进行进一步更为详细地说明。
图1a是本发明采用第一块灰色调(Gray-Tone)掩模版光刻后得到的图形；图1b是本发明采用第一块灰色调掩模版进行曝光后图1a中A-A′部位的截面图形；图1c是本发明采用第一块灰色调掩模版进行曝光后图1a中B-B′部位的截面图形；图1d是本发明采用第一块灰色调掩模版对无光刻胶区刻蚀后图1a中A-A′部位的截面图形；图1e是本发明采用第一块灰色调掩模版对光刻胶进行灰化工艺后图1a中A-A′部位的截面图形；图1f是本发明采用第一块灰色调掩模版对光刻胶进行灰化工艺后图1a中B-B′部位的截面图形；图1g是本发明采用第一块灰色调掩模版对有源层刻蚀后图1a中B-B′部位的截面图形；图1h是本发明第二绝缘层沉积后图1a中A-A′部位的截面图形；图1i是本发明进行离地剥离(Lift-Off)工艺后图1a中A-A′部位的截面图形；图1j是本发明进行离地剥离(Lift-Off)后图1a中B-B′部位的截面图形；图1k是本发明采用第一块掩模版整个工艺完成后完整的像素平面图形示意图；图2a是本发明第二块灰色调(Gray Tone)掩模版光刻后的图形；图2b是本发明第二块灰色调(Gray Tone)掩模版曝光后图2a中C-C′部位的截面图形；图2c是本发明第二块灰色调(Gray Tone)掩模版无光刻胶区域刻蚀完成后图2a中C-C′部位的截面图形；
图2d是本发明第二块灰色调(Gray Tone)掩模版光刻胶灰化后图2a中C-C′部位的截面图形；图2e是本发明第二块灰色调(Gray Tone)掩模版钝化层沉积后图2a中C-C′部位的截面图形；图2f是本发明第二块灰色调(Gray Tone)掩模版光刻胶剥离后图2a中C-C′部位的截面图形；图2g是本发明第二块灰色调(Gray Tone)掩模版源漏金属层刻蚀后图2a中C-C′部位的截面图形；图3a是本发明第三块常规掩模版光刻后平面图形；图3b是本发明第三块常规掩模版曝光后图3a中D-D′部位的截面图形；图3c是本发明第三块常规掩模版像素电极刻蚀图3a中D-D′部位的截面图形；图3d是本发明第三块常规掩模版光刻胶剥离后图3a中D-D′部位的截面图形。
图中标记20、玻璃基板；21、栅电极；22、第一栅绝缘层；23、半导体有源层；24、半导体掺杂层；25、第一次光刻光刻胶部分保留区域的光刻胶(Gray Tone)；25’、第一次光刻光刻胶完全保留区域的光刻胶(Full Tone)；26、第二绝缘层；27、源漏金属电极层；28、第二次光刻光刻胶部分保留区域的光刻胶((Gray Tone)；28’、第二次光刻光刻胶完全保留区域的光刻胶(Full Tone)；29、像素电极；30、第三次光刻形成光刻胶；31、钝化层。
具体实施例方式
本发明提供一种薄膜晶体管液晶显示器像素结构，包括基板、栅线、栅电极、第一绝缘层、有源层、掺杂层、第二绝缘层、源电极、漏电极、像素电极及钝化层等部分，这些组成部分与现有技术没有差异，其与现有技术中的像素结构相区别的特征在于栅电极和栅线上依次为第一栅绝缘层、有源层和掺杂层；栅线上有一截断槽，并在截断槽部位露出第一栅绝缘层；第二绝缘层覆盖在截断槽及栅线和栅电极外的玻璃基板上；像素电极与漏电极呈一体位于第二绝缘层上方，且在形成漏电极的位置与栅电极上的掺杂层搭接；钝化层覆盖在像素电极之外的部分。
本发明栅线和栅电极可以为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu、Mo、MoW或Cr之一或任意组合所构成的复合膜。
本发明第一绝缘层或第二绝缘层可以为SiNx、SiOx或SiOxNy的单层膜，或者为SiNx、SiOx或SiOxNy之一或任意组合所构成的复合膜。
本发明的源电极、数据线或漏电极为Mo、MoW或Cr的单层膜，或者为Mo、MoW或Cr之一或任意组合所构成的复合膜。
本发明同时提供了该像素结构的制造方法，包括步骤1，在洁净的基板上依次沉积栅金属层，第一栅绝缘层，有源层，掺杂层，采用第一块掩模版，该掩模版为灰色调掩模版，经过曝光显影后得到无光刻胶区域，保留部分光刻胶区域和保留全部光刻胶区域；其中无光刻胶的区域为形成栅线和栅小岛以外的区域；保留部分光刻胶区域为形成栅线上截断槽区域。刻蚀无光刻胶区域形成栅线和栅小岛图形，此步骤中的刻蚀包括刻蚀掺杂层、有源层、第一栅绝缘层和栅金属层。完成刻蚀后，对光刻胶进行灰化工艺，全部去除保留部分光刻胶区域的光刻胶，去除一部分厚度的保留全部光刻胶区域的光刻胶，露出栅线上的部分掺杂层，接着对掺杂层进行刻蚀，得到栅线上的截断槽。最后，接着沉积第二绝缘层，采用光刻胶离地剥离工艺，剥离掉栅线和栅小岛上方的第二绝缘层；步骤2，在完成步骤1基板上沉积源漏金属层，采用第二块掩模版，该掩模版为灰色调掩模版，经过曝光显影后得到无光刻胶区域，保留部分光刻胶区域和保留全部光刻胶区域；其中保留全部光刻胶的区域包括形成像素电极及其一体的漏电极区域；保留部分光刻胶区域包括形成数据线及其一体的源电极区域；其他部分为无光刻胶区域。刻蚀无光刻胶区域形成薄膜晶体管沟道、并得到像素电极及其一体的漏电极图形、及数据线和一体的源电极图形；本步刻蚀包括源漏金属层刻蚀和掺杂层的刻蚀。完成刻蚀后，对光刻胶进行灰化工艺，全部去除保留部分光刻胶区域的光刻胶，去除一部分厚度的保留全部光刻胶区域的光刻胶，露出数据线及其一体的源电极区域的源漏金属层，此时像素电极及其一体的漏电极上方剩余部分光刻胶。然后沉积一层钝化层，并采用光刻胶离地剥离工艺，剥离掉像素电极及其一体的漏电极上方的钝化层和光刻胶，并接着对像素电极和漏电极区域的源漏金属层进行刻蚀。
步骤三，在完成步骤2基板上沉积像素电极薄膜，采用第三块掩模版进行掩模、曝光并进行蚀刻，露出像素电极部分图形。
下面结合附图对本发明的像素结构的制造方法进行详细描述，如图1a至图3d所示。
首先，先在洁净的玻璃基板20上沉积栅金属21(Mo，Al/Nd，Cu等)，在栅金属上再沉积第一层绝缘层22(SiNx)，在第一层绝缘层上沉积半导体有源层23(a-Si，p-Si等)，然后再沉积半导体掺杂层24(掺杂B，P等)。采用第一块灰色调掩模版(Gray Tone)进行掩模曝光后得到栅小岛图形，如图1a所示、图1b是A-A′部位的截面图形，图1c是B-B′部位的截面图形，由图可见栅线和栅电极外的其他区域没有光刻胶，栅线上形成隔断槽部位为第一次光刻光刻胶部分保留区域的光刻胶25，栅线上其他区域和栅电极部分为第一次光刻光刻胶完全保留区域的光刻胶25’。然后进行刻蚀，将未被光刻胶保护的区域刻蚀掉，图1a中A-A′部位的截面图形如图1d所示。然后进行光刻胶灰化工艺，图1a中A-A′部位的截面图形如图1e所示，图1b中B-B′部位的截面图形如图1f所示，由图1f可见，栅线上隔断槽位置上的掺杂层露出，接着对该掺杂层进行刻蚀，得到栅线上的隔断槽，如图1g所示。沉积第二绝缘层对栅电极进行保护，如图1h所示，图1a中A-A′部位剥离后暴露掺杂层，如图1i所示；图1b中B-B′部位的有源层被第二绝缘层26所覆盖，如图1j所示。
然后，依次沉积和源漏金属电极层27(Mo，Al，Cu等)，采用第二块灰色调(Gray Tone)掩模版，曝光后形成数据线和像素电极形状的光刻胶，如图2a所示。在源电极和数据线一侧形成第二次光刻光刻胶部分保留区域的光刻胶((Gray Tone)28，在漏极和像素电极区域形成第二次光刻光刻胶完全保留区域的光刻胶(Full Tone)28’，如图2b所示。对没有被光刻胶保护的区域进行刻蚀(源漏金属电极层和掺杂层的刻蚀)，如图2c所示。接着进行光刻胶灰化工艺，如图2d所示，将源电极和数据线位置的源漏金属电极层暴露出来，漏极和像素电极区域上方剩余部分光刻胶。然后进行钝化层31沉积，如图2e所示。紧接着结合光刻胶离地剥工艺，将漏极和像素电极区域上方剩余部分光刻胶和钝化层一起剥离掉，露出漏极和像素电极区域的源漏金属层27，如图2f所示。最后，对漏极和像素电极区域的源漏金属层27进行刻蚀，暴露沟道部分掺杂层和像素区域的第二绝缘层，如图2g所示。图中2b至2g均为图2a中C-C’部位(沟道位置)的截面图。
最后，沉积像素电极层(SiNx等)，并利用第三次常规光刻掩模版曝光后得到第三次光刻形成光刻胶30，如图3a所示，图3a中D-D’部位的截面图如图3b所示。接着，进行像素电极层刻蚀，如图3c所示。最后，进行光刻胶剥离工艺，完成像素电极29的制作，并形成最终的图形，如图3d所示。
本实施例中由于利用第一块灰色调掩模版并离地剥离工艺形成了栅线和栅电极、有源层、掺杂层、第二绝缘层以及栅线上的截断槽；同时利用第二块灰色调掩模版形成了沟道、源漏金属层，因此节约了阵列工艺的成本和占机时间，提高了产能。另外，由于本实施例在第一块灰色调掩模版中采用第二绝缘层实现了工艺的平坦化，为后面的工艺增大了工艺容差。再者，由于本实施例中采用透明金属电极作为薄膜晶体管的漏极，避免了接触电阻的问题。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当按照需要可使用不同材料和设备实现之，即可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
权利要求
1.一种薄膜晶体管液晶显示器像素结构，包括玻璃基板、栅线、栅电极、第一栅绝缘层、有源层、掺杂层、第二绝缘层、数据线、源电极、漏电极、像素电极及钝化层，其特征在于栅电极和栅线上依次为第一栅绝缘层、有源层和掺杂层；栅线上有一截断槽，其截断栅线上的掺杂层和有源层；第二绝缘层覆盖在截断槽及栅线和栅电极外的玻璃基板上；像素电极与漏电极呈一体位于第二绝缘层上方，且在形成漏电极的位置与栅电极上的掺杂层搭接；钝化层覆盖在像素电极之外的部分。
2.根据权利要求1所述的像素结构，其特征在于所述栅线和栅电极为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu、Mo、MoW或Cr之一或任意组合所构成的复合膜。
3.根据权利要求1所述的像素结构，其特征在于所述第栅一绝缘层或第二绝缘层为SiNx、SiOx或SiOxNy的单层膜，或者为SiNx、SiOx或SiOxNy之一或任意组合所构成的复合膜。
4.根据权利要求1所述的像素结构，其特征在于所述源电极、数据线或漏电极为Mo、MoW或Cr的单层膜，或者为Mo、MoW或Cr之一或任意组合所构成的复合膜。
5.一种薄膜晶体管液晶显示器像素结构的制造方法，其特征在于，包括步骤1，在洁净的基板上依次沉积栅金属层，第一栅绝缘层，有源层，掺杂层，采用第一块掩模版，该掩模版为灰色调掩模版，经过曝光显影后得到无光刻胶区域、保留部分光刻胶区域和保留全部光刻胶区域；刻蚀无光刻胶区域形成栅线和栅小岛图形；完成刻蚀后，对光刻胶进行灰化工艺，全部去除保留部分光刻胶区域的光刻胶，去除一部分厚度的保留全部光刻胶区域的光刻胶，露出栅线上的部分掺杂层，接着对掺杂层和有源层进行刻蚀，得到栅线上的截断槽；接着沉积第二绝缘层，采用光刻胶离地剥离工艺，剥离掉栅线和栅小岛上方的第二绝缘层；步骤2，在完成步骤1基板上沉积源漏金属层，采用第二块掩模版，该掩模版为灰色调掩模版，经过曝光显影后得到无光刻胶区域，保留部分光刻胶区域和保留全部光刻胶区域；刻蚀无光刻胶区域形成薄膜晶体管沟道，并得到像素电极及其一体的漏电极图形、及数据线和一体的源电极图形；完成刻蚀后，对光刻胶进行灰化工艺，全部去除保留部分光刻胶区域的光刻胶，去除一部分厚度的保留全部光刻胶区域的光刻胶，露出数据线及其一体的源电极区域的源漏金属层；沉积钝化层，采用光刻胶离地剥离工艺，剥离掉像素电极和漏电极区域上方的光刻胶和钝化层；刻蚀源漏金属层，露出像素电极区域下方的第二绝缘层和漏电极区域下方的掺杂层；步骤3，在完成步骤2基板上沉积像素电极薄膜，采用第三块掩模版进行掩模、曝光并进行蚀刻，得到像素电极。
6.根据权利要求5所述的制造方法，其特征在于所述第一块掩膜版经过曝光显影后无光刻胶的区域为形成栅线和栅小岛以外的区域；保留部分光刻胶区域为形成栅线上的截断槽区域。
7.根据权利要求5或6所述的制造方法，其特征在于所述步骤1中刻蚀无光刻胶区域包括掺杂层刻蚀、有源层刻蚀、第一栅绝缘层刻蚀和栅金属层刻蚀。
8.根据权利要求5所述的制造方法，其特征在于所述第二块掩膜版经过曝光显影后保留全部光刻胶的区域包括形成像素电极区域及其一体的漏电极区域；保留部分光刻胶区域包括形成数据线及其一体的源电极；其他部分为无光刻胶区域。
9.根据权利要求5或8所述的制造方法，其特征在于所述步骤2中刻蚀无光刻胶区域得到薄膜晶体管沟道部分包括源漏金属层刻蚀和掺杂层的刻蚀。
全文摘要
本发明公开了一种薄膜晶体管液晶显示器像素结构，包括玻璃基板、栅线、栅电极、第一栅绝缘层、有源层、掺杂层、第二绝缘层、数据线、源电极、漏电极、像素电极及钝化层，其中栅电极和栅线上依次为第一栅绝缘层、有源层和掺杂层；栅线上有一截断槽，其截断栅线上的掺杂层和有源层；第二绝缘层覆盖在截断槽及栅线和栅电极外的玻璃基板上；像素电极与漏电极呈一体位于第二绝缘层上方，且在形成漏电极的位置与栅电极上的掺杂层搭接；钝化层覆盖在像素电极之外的部分。本发明同时公开了该像素结构的制造方法。本发明在基于传统工艺的基础上，利用光刻工艺实现了三次光刻掩模版形成薄膜晶体管的方法，可以节约阵列工艺的成本和占机时间，提高产能。
文档编号H01L21/02GK1959510SQ20061014511
公开日2007年5月9日 申请日期2006年11月10日 优先权日2006年11月10日
发明者邱海军, 王章涛, 闵泰烨 申请人:京东方科技集团股份有限公司