专利名称：静电放电保护电路的制作方法
静电放电保护电路
相关申请的引用作为一种现有技术，SCR的基本形式如
图1C所示，其 具有阳极136和阴极138。它被视为PNPN结构，由P+、 N-阱、P -衬底和N +形成。当使用SCR来保护芯片免受ESD时，每个可能 的电流通路都需要一个SCR。如图1C所示，每个SCR都要用一些面 积来实现。大量的箝位器(每个电流通路都需要自己的箝位器)增加 了 ESD保护的所需面积。因此，需要一种技术，将不同的箝位器合入
ii一个箝位器中并且耦合这些箝位器以克服现有技术的缺点。
发明内容
0016迄今为止现有技术的缺点可以通过本发明的一个实施方案 来克服，即一个静电放电(ESD)保护电路，包括至少一个箝位器， 该箝位器具有耦合到第一电压电势的至少一个第一 阳极和耦合到第二 电压电势的至少一个第一阴极。还包括至少一个第二箝位器，其具有 耦合到第三电压电势的至少一个第二阳极和耦合到第四电压电势的至 少一个第二阴极。在优选实施方案中，箝位器为SCR。此时，第一和 第二阴极具有至少一个第一高度掺杂区而第一和第二阳极具有至少一 个第二高度掺杂区。电路还包括紧挨着第一阴极的第一高度掺杂区放 置的至少一个第一触发抽头(trigger-tap)和紧挨着第二阴极的第一 高度掺杂区放置的至少一个第二触发抽头。另外，至少一个第一低欧 姆连接(low-ohmic connection )耦合在第一和第二触发抽头之间以连 接第一和第二可控硅整流器。图7为关于图6的本发明的替代实施方案的原理示意图。 [00281图8A为根据本发明的实施方案的ESD保护结构的横截面 示意图。图9A和9B为关于图8A的本发明的替代实施方案的原理 示意图。图10为根据本发明的另一个实施方案的用于ESD保护的 SCR的横截面示意图。图11A和11B为根据本发明的替代实施方案的用于ESD的SCR的电路示意图。参照图3(a),例如，考虑两个SCR器件302和304。 SCR 302和304各自的触发抽头/控制极Gla 314和Glb 326被连接到一起。 当第一 SCR302由于ESD事件而触发时，Gla 314节点处会出现一定 的电压。由于该电压降，在第二SCR304的Glb326节点处可以流过 一些电流。该电流会4吏该SCR304的Glb 326-阴极324 二极管正向 偏置，从而将其触发。如果Gla 314-Glb 326的连接330是由优选 为金属线的低欧姆连接制成，那么该电流会流过金属线。如果SCR具 有共用的P阱，那么由P阱中的第一SCR302产生的载流子也会触发 另一个SCR304。注意所有这些还可以替代地通过以图3b所示的相同 方式将SCR的G2栅用低欧姆连接330连接到一起来完成。此外，在 另一个替代实施方案中，SCR 302的Gl节点和SCR 304的G2节点 均能用如图3c所示的低欧姆连接330连接起来以激励箝位器的触发。 该技术可被用于任意数目的SCR。[0042使用该技术可能会出现以下问题，即由被触发的元件建立 的电压没有高到足以触发相邻的器件。这种情况下，可以向方案中加 入升压电路。该升压电路使得触发电压提高，从而更容易触发其它 SCR。当触发电流流过升压电路时，升压电路在触发抽头处提供额外 的电压降。图4描述的是该升压电路的一些可能的实现，其详细描述 如下。在本发明的又一个实施方案中，提出了一种如图8A的横 截面示意图所示的用于ESD保护的结构800，其基于SCR操作。它 可被放置于芯片(未图示)的任意管脚处。结构800基本上为一种SCR， 其优选地具有至少两个阳极802和804或者至少两个阴极806和808。 其目的在于如果固有(inherent) SCR中的一个触发了，那么结构中 的其它SCR也倾向于触发，因为所有寄生SCR共用同一个阱(所有 寄生双极晶体管的基极通过阱电阻连接)。对于CDM应力特别需要 该行为。除了这个优点之外，保护结构还是一种元件，其能同时在几 条电流通路上保护芯片免受ESD应力。例如，为了保护输入管脚(未图示)，放置这样一种结构不仅可以保护芯片免受来自输入到第一电
压电势Vdd 508的应力，还可以免受来自输入到第二电压电势Vss 512 的应力。而用传统方法，则需要两个元件来实现该保护，每条电流通 路各一个元件。该结构的优点在于当三个SCR之一触发时，如果电流被供 给到阳极，那么其它SCR也能触发。对于不同SCR的触发速度，N +区805和P +区801的放置是很重要的。可以将两个N+区805全 部放置在N -阱803的一侧，或者如图8A所示在阱的每一侧各放置 一个N+区805。两个方案会在触发速度、导通状态期间的电阻值和其它因素诸如触发电压上有所不同。本领域技术人员知道如何设计该
结构以得到最佳的ESD性能。在本发明的又一个实施方案中，如图IO所示，表示了 SCR 结构1000的横截面示意图。它是通过使由于寄生元件使得在输出驱动 器中固有本发明从而被制造的。具有两个阳极和两个阴极的SCR结构 1000被形成于输出驱动器中。结构1000完全固有在驱动器上。为了 该结构的最优工作方式，可以更改该驱动器的布图。来自驱动级的 NMOS 1002和PMOS 1004都构成了 SCR。通过去除两个MOS晶体 管1002和1004之间的P +保护带1003和N +保护带1005的边侧， 就构成了一种易于闩锁(latch)的结构。该结构具有两个阳极，由 PMOS 1004的漏极和源极形成；还具有两个阴极，由NMOS 1002的 漏极和源极形成。位于输出PAD 1008和Vss 512之间的SCR被构成 并使用PMOS的漏极作为阳极。另一个位于Vdd 508和输出PAD 1008 之间的SCR^f吏用NMOS的漏极作为阴极。因此该实施方案显示了有 意地构成一种在输出緩冲器中具有多个阳极和阴极的SCR以构成 ESD保护结构，其同时还被用作位于Vdd 508和Vss 512之间的电源 箝位器和用于输出焊盘的局部ESD保护。在现有技术中，所有这些寄生SCR被视为一种引起LU(闩锁效应；latchup)后果的问题。而在本发明中，其为一种创建ESD 保护的方法。为了避免在芯片的正常工作期间使用该SCR引起任何 LU后果，可以使用两种方法。第一，位于Vdd和Vss之间的寄生SCR 的保持电压可以高于正常Vdd电压。对于LV技术，诸如IV 65nm CMOS,这很容易实现，这是因为第二，触发电流可以被增大到高于 闩锁电流(Ilatch)。这可以通过使得G2 (N-阱中的N十)到Vdd以 及Gl (P-阱中的P+ )到Vss为低欧姆连接来实现。换句话说，N —阱和/或P -阱中的体连接(bulk ties)需要被很好的放置以降低阱 电阻。本发明的又一个实施方案如图13中所示。图13显示了具 有两个阳极1302与1304和两个阴极1306与1308的SCR 1300的横 截面示意图。其用于具有两个电源域的芯片(未图示)。第一电源域被连接到第一电压电势Vddl 1310和第二电压电势Vssl 1312的节点 处。第二电源域被连接到第三电压电势Vdd2 1314和第四电压电势 Vss2 1316的节点处。第一和第三电压电势Vddl 1310和Vdd2 1314 分别具有相等的值，优选地被连接到电路的焊盘上(未图示)。第二 和第四电压电势Vssl 1312和Vss2 1316分别具有相等的值，优选地4皮 连接到地(未图示)。当电源箝位器在一个域上激活时，另一个电源 域上的电源箝位器在电流流过时也会触发。
[0061例如，这对于带电器件模型(CDM)事件特别有利。CDM 是现有技术中已知的作为用于模拟一种ESD应力的模型。芯片上的不 同的电源域通常具有不同的电容。这意味着在CDM期间， 一个电源 域可能比另 一 个电源域放电更快。这种情况可能引起芯片上不同电源 域之间过大的电压差异。使用本发明，所有电源域的Vdd和Vss线可 以被紧紧地箝位在一起，防止它们之间过大的电位差。
[0062可以附加保持二极管使其如所期望那样与Vddl 1310和/ 或Vdd2 1314端点串联起来以提高用于某一电源域的电源箝位器的保 持电压。这可以单独针对每个电源域实现。虽然本发明显示了具有两 个电源域的实施方案，如图13所示，但是其还能被用于具有两个以上 电源域的芯片。
[0063本发明的又一个实施方案包括用于如图14的横截面示意 图1400中所示的SCR触发的触发方案。可以利用经过N-阱输送电 流来触发该结构。为此，将N+区附加到N-阱。触发方案包括一串 从新创建的N -阱连接到Vss 512的串联起来的两个二极管1402和 1404的串。这类似于传统SCR的二极管触发方案。当电压Vdd 508 -Vss512达到大约3V时，二极管1402和1404会导通而电流会经过 p + /N - 二极管和两个外部二极管从Vdd 508流到Vss 512。这在图14 中用虛线"l，，表示。电流开始流动的电压取决于触发二极管的数目。触 发电流会正向偏置N -阱中寄生晶体管的基极从而开启位于Vdd 508 和Vss 512之间的SCR。触发也可以因PAD 840上相对于Vss 512的 过电压而发生，如图14中的虚线"2"所示。这里应用了相同的触发机制，只是N-阱中的其它寄生PNP变成正向偏置了。将P-衬底通过 电阻1406连接到Vss 512上以防止由于衬底噪声等引起的不期望的触 发。注意该电阻会影响电路触发速度。低欧姆的电阻会引起緩慢触发。
[0064图14的这些触发路径的示意图如图15A所示。两条可能 的触发路径用虚线标出，用"1"和"2，，表示。上述附图标记代表如图14 所示的相同触发路径。图15B是作为本发明的替代实施方案的一种触 发方案的变更。只是触发二极管1502被附加到本发明的N -阱和P-阱之间。这样，就有了三个可能的触发路径。第一个用于Vdd508和 Vss 512之间的过电压并用与图15A中相同的"l"表示。第二个用"2" 表示，电流会因为PAD 840和Vss512之间的过电压而在此流过，与 图15A相似。用"3"标注的附加的第三触发路径会因为Vdd 508和PAD 512之间的过电压而开始导电并触发该结构。
[0065尽管文中已详细说明和描述了各种含有本发明教导的实施 方案，但是本领域技术人员依然能容易地作出许多其它的含有这些教 导的实施方案而不离开本发明精神和范围。
权利要求
1.一种静电放电(ESD)保护电路，包括可控硅整流器，其具有多个SCR指条，其中每个SCR指条包括形成于第一轻度掺杂区中的至少一个分散高度掺杂的第一区；形成于第二轻度掺杂区中的至少一个分散高度掺杂的第二区；被连接在高度掺杂的第二区上的至少一个升压电路；至少一个第一触发抽头，其被耦合到第二轻度掺杂区以用于向所述的SCR指条供给触发电流；以及至少一个第一低欧姆连接，其被分别耦合于每个SCR指条的至少一个第一触发抽头之间。
2. 根据权利要求1所述的电路，其中，所述升压电路包括二极 管、MOS、电阻、电容和电感中的至少一种。
3. 根据权利要求l所述的电路，还包括第一电压电势，其被耦合到每个SCR指条的所述至少一个高度 掺杂的第一区和被保护的电路；以及第二电压电势，其被耦合到每个 SCR指条的所述至少 一个第二高度掺杂的第二区。
4. 根据权利要求1所述的电路，还包括至少一个第二触发抽头，其被耦合到每个SCR指条的第一轻度 掺杂区，以及至少一个第二低欧姆连接，其被分别耦合到每个SCR指条的所 述至少一个第二触发抽头之间。
5. 根据权利要求1所述的电路，还至少包括一个第二升压电路， 其被连接在高度掺杂的第二区上。
6. —种静电放电(ESD)保护电路，包括 可控硅整流器，其具有多个SCR指条，每个SCR指条包括连接到每个SCR指条的至少一个触发抽头以用于向每个SCR指条供给触 发电流以及连接到每个SCR指条的至少一个升压电路；以及至少一个低欧姆连接，其将每个SCR指条的至少一个触发抽头电气耦合到公共触发电压电势。
7. 根据权利要求6所述的电路，其中，当触发电流流过升压电 路时，所述的升压电路在触发抽头处提供额外的电压降。
8. 根据权利要求6所述的电路，其中，所述的升压电路包括二 极管、MOS、电阻、电容和电感中的至少一种。
9. 半导体集成电路(IC)中的静电放电(ESD)保护电路，包括至少一个第一可控硅整流器，其具有耦合到第一电压电势的至少一个第一阳极和耦合到第二电压电势的至少一个第一阴极；至少一个第二可控硅整流器，其具有耦合到第三电压电势的至少 一个笫二阳极和耦合到第四电压电势的至少一个第二阴极；所述的第一和第二阴极具有至少一个第一高度掺杂区，而所述的第一和第二阳 极具有至少一个第二高度掺杂区；至少一个第一触发抽头，其被紧挨着第一阴极的至少一个第一高 度掺杂区放置；至少一个第二触发抽头，其被紧挨着第二阴极的至少 一个第一高度掺杂区放置；以及至少一个第一低欧姆连接，其被耦合在所述的第一触发抽头和第 二触发抽头之间。
10. 根据权利要求9所述的电路，其中，所述的第一电压电势和 所述的第三电压电势具有大致相等的值。
11. 根据权利要求9所述的电路，其中，所述的第二电压电势和 所述的第四电压电势具有大致相等的值。
12. 根据权利要求9所述的电路，其中，所述的第一和第三电压 电势具有大致相等的值，并且所述的第二和第四电压电势具有大致相 等的值。
13. 根据权利要求9所述的电路还包括至少一个第三触发抽头，其被紧挨着第一阳极的至少一个第二高 度掺杂区放置；至少一个第四触发抽头，其被紧挨着第二阳极的至少一个第二高度掺杂区放置；以及至少一个第二低欧姆连接，其被耦合在所述的第三和第四触发抽 头之间。
14. 根据权利要求9所述的电路，还包括第一外部片上触发器件， 其至少被耦合到第一和第二触发抽头。
15. 根据权利要求9所述的电路，还包括第二外部片上触发器件， 其至少被耦合到第三和第四触发抽头。
16. 半导体集成电路(IC)中的静电放电(ESD)保护电路，包括至少一个第一可控硅整流器，其具有耦合到第一电压电势的至少 一个第一阳极和耦合到第二电压电势的至少一个第一阴极；至少一个第二可控硅整流器，其具有耦合到第一电压电势的至少 一个第二阳极和耦合到第二电压电势的至少一个第二阴极；所述的第一和第二阴极具有至少一个第一高度掺杂区，而所述的第一和第二阳 极具有至少一个第二高度掺杂区；至少一个第一升压电路，其被连接在第一阴极的第一高度掺杂区 上；和至少一个第二升压电路，其被连接在第二阴极的第一高度掺杂 区上；至少一个第一触发抽头，其被紧挨着第一阴极的至少一个第一高 度掺杂区放置；至少一个第二触发抽头，其被紧挨着笫二阴极的至少一个第一高 度掺杂区放置；以及至少一个第一低欧姆连接，其被耦合于所述的第一和第二触发抽 头之间。
17. 根据权利要求16所述的电路，其中，所述的第一和第二升压 电路包括二极管、MOS、电阻、电容和电感中的至少一种。
18. 半导体集成电路(IC)中的静电放电(ESD)保护电路，包括至少一个第一可控硅整流器，其具有耦合到第一电压电势的至少一个第一阳极和耦合到第二电压电势的至少一个第一阴极；至少一个第二可控硅整流器，其具有耦合到第一电压电势的至少一个第二阳极和耦合到第二电压电势的至少一个第二阴极；所述的第一和第二阴极具有至少一个第一高度掺杂区，而所述的第一和第二阳极具有至少一个第二高度掺杂区；至少一个第一升压电路，其被连接在第一阳极的第二高度掺杂区 上；和至少一个第二升压电路，其被连接在第二阳极的第二高度掺杂 区上；至少一个第一触发抽头，其被紧挨着第一阳极的至少一个第二 高度掺杂区放置；以及至少一个第二触发抽头，其被紧挨着第二阳极的至少一个第二高 度掺杂区放置；所述的第一和第二触发抽头用低欧姆连接而连接在一 起。
19. 根据权利要求18所述的电路，其中，所述的第一和第二升压 电路包括二极管、MOS、电阻、电容和电感中的至少一种。
20. 半导体集成电路(IC)中的静电放电(ESD)保护电路，包括至少一个第一可控硅整流器，其具有耦合到第一电压电势的至少 一个第一阳极和耦合到第二电压电势的至少一个第一阴极；至少一个第二可控硅整流器，其具有耦合到第一电压电势的至少 一个第二阳极和耦合到第二电压电势的至少一个第二阴极；所述的第一和第二阴极具有至少一个第一高度掺杂区，而所述的第一和第二阳极具有至少 一个第二高度掺杂区；至少一个第一触发抽头，其被紧挨着第一阴极的至少一个第一高 度掺杂区放置；至少一个第二触发抽头，其被紧挨着第二阴极的至少一个第一高 度掺杂区放置；以及连接在第一和第二触发抽头之间的至少一个升压电路。
21. 根据权利要求20所述的电路，其中，所述的升压电路包括二 极管、MOS、电阻、电容和电感中的至少一种。
22. 半导体集成电路(IC)中的静电放电(ESD)保护电路，包括至少一个第一可控硅整流器，其具有耦合到第一电压电势的至少一个第一阳极和耦合到第二电压电势的至少一个第一阴极；至少一个第二可控硅整流器，其具有耦合到第一电压电势的至少 一个第二阳极和耦合到第二电压电势的至少一个第二阴极；所述的第一和第二阴极具有至少一个第一高度掺杂区，而所述的第一和第二阳 极具有至少一个第二高度掺杂区；至少一个第一触发抽头，其被紧挨着第一阳极的至少一个第二高 度掺杂区放置；至少一个第二触发抽头，其被紧挨着第二阳极的至少一个第二高 度掺杂区放置；以及连接在第 一和第二触发抽头之间的至少 一个升压电路。
23. 根据权利要求22所述的电路，其中，所述的升压电路包括二 极管、MOS、电阻、电容和电感中的至少一种。
24. 半导体集成电路(IC)中的静电放电(ESD)保护电路，包括至少一个第一可控硅整流器(SCR)，其包括具有第一导电类 型的至少一个第一区域，该第一区域形成在具有与第一导电类型相反 的第二导电类型的第二区域中；和具有第二导电类型的至少一个第二 区域，该第三区域形成在具有第一导电类型的第四区域中，所述的第 一区域耦合到第一电压电势，而所述的第三区域耦合到第二电压电势； 以及至少一个第二可控硅整流器(SCR)，其包括具有第一导电类 型的至少一个第五区域，该第五区域形成在具有第二导电类型的第六 区域中；和具有第二导电类型的至少一个第七区域，该第七区域形成 在具有第一导电类型的第八区域中，所述的第五区域耦合到第三电压 电势，而所述的第七区域耦合到第四电压电势；
25. 根据权利要求24所述的电路，其中，第一SCR的第二区域与第二 SCR的第六区域形成一个区域。
26. 根据权利要求24所述的电路，其中，第一SCR的第四区域 与第二 SCR的第八区域形成一个区域。
27. 根据权利要求25所述的电路，其中，第一SCR的第四区域 与第二 SCR的第八区域形成一个区域。
28. 根据权利要求24所述的电路，还包括至少一个触发抽头，其 被放置在第一SCR的第一区域和第二SCR的第五区域的至少一个中。
29. 根据权利要求24所述的电路，其中，至少一个第一触发抽头 被放置在第一SCR的第二区域和第二SCR的第六区域的至少一个中。
30. 根据权利要求24所述的电路，其中，至少一个第一触发抽头 被放置在第一SCR的第四区域和第二SCR的第八区域的至少一个中。
31. —种静电放电(ESD)保护电路，包括 可控硅整流器，其具有多个SCR指条，每个SCR指条包括连接到每个SCR指条的至少一个触发抽头以用于向每个SCR指条供给触 发电流；以及至少一个低欧姆连接，其将每个SCR指条的至少一个触发抽头 电气耦合到公共触发电压电势，从而耦合多个SCR指条。
32. —种静电放电(ESD)保护电路，包括 第一箝位器，其被耦合于第一电源和地线之间； 第二箝位器，其被耦合于第二电源和地线之间；其中，所述的第一和第二箝位器被耦合在一起以使得所述的第一和第二箝位器中的一个可以触发所述的第 一和第二箝位器中的另 一个。
全文摘要
本发明提供了一种具有可控硅整流器(SCR)的静电放电(ESD)保护电路，该可控硅整流器(SCR)具有多个SCR指条(SCR)，其优点在于，通过耦合不同的指条或SCR来减少多触发问题并增强电路的ESD性能。此外，还可引入升压电路，或者另外可以通过共基极来固有地耦合多个SCR。
文档编号H01L29/74GK101558498SQ200680009716
公开日2009年10月14日 申请日期2006年3月30日 优先权日2005年3月30日
发明者史蒂文·辛吉斯, 吉尔特·韦伯, 奥利弗·马瑞查尔, 彼得·万萨科尔, 本杰明·万卡普, 格尔德·沃蒙特 申请人:沙诺夫欧洲公司;沙诺夫公司