专利名称：沟槽栅场效应晶体管及其制造方法
技术领域：
本发明涉及半导体功率器件，更确切地-说，涉及改良的沟槽4册 功率器件和其制造方法。
背景技术：
图1为传统沟槽栅金属氧化物半导体场效应晶体管(MOSFET) 100的坤黄截面图，该传统MOSFET具有已知的物理和#^亍特性以及， 例如单元间距(cell pitch )、击穿电压能力、导通电阻(Rdson)、晶 体管耐用度的局限。沟槽栅105延伸穿过P型阱106并且在n型外 延层区104中终止。沟槽冲册105包^"沟槽侧壁和底部内^j"的4册电介 质114，以及凹进的棚-才及112。电介质层116和118将栅-才及112与相 互连々妻的重叠源才及隔离开。
图2为传统双4册沟槽金属氧^(乜物半导体场效应晶体管 (MOSFET) 200 (也被称为保护沟槽栅金属氧化物半导体场效应 晶体管)的横截面图，其改进了图1的沟槽-栅沟槽MOSFET的某些特性。沟槽205包4舌通过^呆护电介质层222与漂移区204隔离开 的寸呆护电才及220。沟槽205还包4舌在4呆护电才及220之上并且通过多 晶石圭层间电介质层(inter-poly dielectric layer) 224与4呆护电才及220 隔离开的栅极212。保护电极220降低栅-源电容(Cgd)并且提高 击穿电压。但是，单4册晶体管100和双栅晶体管200的一个缺点是 漂移区占到总导通电阻(Rdson)的大约40%,严重限制了导通电 阻的改进。对于双4册沟—曹结构，更深的沟4曹需要甚至更厚的漂移区 从而使这个问题更加严重。沟槽栅晶体管100和200的另一个缺点 是沟槽底部的高电场由于底部沟槽的弯曲限制了几种性能参数的 改进，例如击穿电压和晶体管耐用度。 一些应用要求将肖特基二极 管与功率MOSFET进行集成。但是，这样的集成通常需要复杂的、 具有多个程序和掩模步骤的工艺技术。
因此，存在着对节省成本的结构和制造沟槽栅FET、单片集成 二极管和MOSFET结构，以及消除或最小化与现有技术相关的缺 点的终端结构的方法的需要，这样就可以实质上改进沟槽栅FET的 物理和4丸4于特性。
发明内容
场效应晶体管包括在第二传导类型的半导体区之上的第一传 导类型的主体区。斥册沟槽延伸穿过该主体区并且在半导体区中终 止。至少一个导电保护电极被置于栅沟槽中。栅极被置于至少一个 导电保护电极之上的并且与其隔离开的^^沟槽中。保护电介质层将 该至少一个导电保护电极与该半导体区隔离开。栅极电介质层将栅 才及与主体区隔离开。形成保护电介质层，以4吏其向外张开并且在主 体区之下直4妻延伸。衬底区之上 的漂移区。主体区在漂移区之上延伸，并且具有比衬底区低的掺杂 浓度。4册沟槽延伸穿过该漂移区并且在该衬底区内终止。
根据本发明的另外 一 个具体实施方式
，场效应晶体管的形成如 下所述。形成延伸到半导体内的第一深度的上沟槽部分。上沟槽部 分的侧壁内衬以保护层材料，以使沿着至少上沟槽部分的部分底部 壁的半导体区保持暴露。下沟槽部分延伸穿过上沟槽部分的暴露的
底部壁形成，同时具有保护上沟槽部分的侧壁的^呆护层材料。上沟 槽部分的宽度比下沟槽部分的宽度大。
在一个具体实施方式
中，j呆护电介质层沿着下沟槽部分的侧壁 和底部壁形成。保护层材^H皮去除。沿着上沟槽部分的侧壁形成第 二隔离层(绝缘层)，第一隔离层的厚度比第二隔离层的厚度大。
在另外一个具体实施方式
中，第一隔离层通过,圭局部氧化
(LOCOS)形成。
在另外一个具体实施方式
中，导电保护电才及形成在下沟槽部分 中。多晶石圭层间介质体(interpoly dielectric)形成在导电4呆护电^L 之上，并且栅极形成在多晶硅层间介质体之上。
根据本发明的另外一个具体实施方式
，场效应晶体管包括在第 二传导类型的半导体区内的第 一传导类型的主体区。栅沟槽延伸穿 过该主体区并且在该半导体区内纟冬止。第二传导类型的源才及区在邻 近才册沟冲曹的主体区内，以4吏该源才及区以及主体区和半导体区之间的 分界面限定了沿着4册沟槽侧壁延伸的通道区。第二传导类型的通道 增强区邻近该栅沟槽。通道增强区部分延伸进入通道区的下部，从 而降低通道区的电阻。在一个具体实施方式
中，栅极置于栅沟槽中，并且通道增强区 与沿着该沟槽一册侧壁的棚4及重叠。
在另外一个具体实施方式
中，至少一个导电保护电极安置于栅 沟槽中。 一册极安置于在至少 一个的导电保护电才及之上但是与其隔离 开的栅沟槽中。保护电介质层将至少一个导电保护电极与半导体区 隔离开。4册电介质层将一册才及与主体区隔离开。
才艮据本发明的另外 一 个具体实施方式
，场效应晶体管的形成如 以下所述。在半导体区中形成沟槽。在沟槽中形成保护电极。进行 第 一 传导类型的杂质的成角侧壁注入，以形成邻近沟槽的通道增强 区。在半导体区中形成第二传导类型的主体区。第一传导类型的源 才及区在主体区中这才羊形成，以"f吏源才及区以及主体区和半导体区之间 的界面限定了沿着栅沟槽侧壁延伸的通道区。通道增强区部分延伸 入该通道区的下部，,人而降{氐该通道区的电阻。
在一个具体实施方式
中，4册才及在^f呆护电4及之上形成4旦是与该1呆 护电才及隔离开。
在另夕l、一个具体实施方式
中，通道增强区自对准保护电极。
才艮据本发明的另外一个具体实施方式
，场效应晶体管包括延伸 进入半导体区的栅沟槽。该栅沟槽具有置于其内的凹进(凹陷)的 栅极。半导体区中的源极区与该栅沟槽的每侧相接。用导电材料填 充该4册沟槽的上部4吏得与该源4及区沿着每个源才及区的至少 一个侧 壁电性接触，导电材^牛与凹进的4册极隔离开。
根据本发明的另外一个具体实施方式
，场效应晶体管按以下所 述形成。在半导体区内形成沟槽。在该沟槽内形成凹进的4册才及。双 通道成角注入杂质，以在沟冲曹的每一侧上形成源才及区。电介质层在凹进的栅极之上形成。用导电材料填充沟槽，以使导电材料与该源 才及区电性4妄触。
在一个具体实施方式
中，导电材料包含掺杂质的多晶硅。
通过以下的详细描述和附图可以更好地理解本发明的特性和优势。
图1是传统单4册沟冲曹MOSFET的4黄截面图。
图2是传统^U册沟才曹MOSFET的才黄截面图。
图3是根据本发明的 一 个具体实施方式
的具有延伸入衬底的栅 沟槽4呆护电才及的双才册沟槽MOSFET的—黄截面图。
图4是根据本发明的另外一个具体实施方式
的其中使用 LOCOS方法形成4呆护电介质双4册沟4曹MOSFET的冲黄截面图，；
图5是^^艮据本发明的另外 一 个具体实施方式
的具有侧壁增强型 通道区的双4册沟槽MOSFET的一黄截面图6是根据本发明的另外 一 个具体实施方式
的具有源极插件区 (source plug region )的3又斗册沟冲曹]VIOSFET的一黄截面图。
图7是才艮据本发明的另外一个具体实施方式
的具有侧壁通道增 强区、源极插件区和LOCOS保护电介质的双;f册沟槽的横截面图8是根据本发明的另外一个具体实施方式
的与肖特基二极管 单片集成的双栅沟槽MOSFET的横截面图；图9是才艮据本发明的另外一个具体实施方式
的与双^册沟槽 MOSFET集成的紧密边缘终端结构；
图10A-10E是根据本发明的另外一个具体实施方式
的用于形 成图4的MOSFET400的处理才莫块的不同工艺步骤的碎黄截面图11是根据本发明的另外一个具体实施方式
的对应于用于形 成图5的MOSFET500的处理才莫块的4黄截面图12A-12D是根据本发明的另夕l、一个具体实施方式
的用于形 成图6的MOSFET600的处理冲莫块的不同工艺步-骤的一黄截面图；和
图13A-13L是根据本发明的一个具体实施方式
的形成双栅沟 槽MOSFET的示例性制造过程的不同步骤的横截面图。
具体实施例方式
通过图13A-13L中的横截面图描述的工艺次序是形成本发明 的一个具体实施方式
的双栅沟槽MOSFET的示例性程序。这个加 工次序会被用作基础程序，其会被进行修改以包括形成以下所披露 的不同的单元结构的各种处理模块。请注意，这里所纟皮露的处理模 块也可以集成其它基础程序，并不限于图13A-13L所描述的程序。 4妄下来会4皮露图13A-13L的加工次序。
图13A中，n型外延层1302在n型重掺杂衬底(未示出)之 上形成。注入P型导电掺杂物以在外延层1302中形成主体区1304。 硬掩模1306,例如包含氧化物-氮化物-氧化物(ONO)复合层，用 于限定并且蚀刻延伸穿过主体区1304并且进入外延层1302的沟槽 1308。图13B中， -使用传统才支术，保护电介质层1310 (例如包含氧 化物)形成了沟槽侧壁和底部的内衬并且延伸到硬掩模1306之上。 在图13C中，保护电^ l 1312的通过沉积多晶石圭层以填充沟槽1308, 然后回蚀多晶石K吏多晶石圭深凹入沟槽1308中形成。然后，4呆护电 介质1310凹陷，在沟槽侧壁上留下电介质薄层1313。保护电极1312 进 一 步凹陷使它的顶部表面与凹陷 <呆护电介质的顶部表面在 一 个 水平上。
图13D中，氮化物层沉积，然后一皮各向异性蚀刻，^吏得只有沿 着沟槽侧壁延伸的氮4匕物层的部分1314 <呆留。在图13E中，多晶 石圭层间介质体(IPD) 1316通过进行热氧化形成。氧化物层只在保 护电极1312之上形成，因为所有的其它硅表面都被氮化物或氧化 物所覆盖。在一个可^^换的具体实施方式
中，工艺次序进行了4奮改 以适于使用双氧化层形成IPD层。首先，在保护电极之上形成热氧 化物层，然后使用SACVD沉积氧化物保形层以便获得均一的IPD 层。
在图13F中，进4亍氧化蚀刻以除去ONO复合层1306的顶部氧 化物层以及沿着沟槽侧壁的氮化物层之上形成的任何氧化物。然 后，剥去此时所暴露的ONO复合层的氮化物层以及沿着沟槽侧壁 的氮化物层1314。再进4亍另外一fU匕蚀刻以沿着沟槽侧壁以及 ONO复合层1306的底部氧4匕层除去电介质层1313， 4吏4寻沿着沟槽 侧壁和图13F中所示的邻近沟冲曹的台面区的石圭净皮暴露出来。在图 13G中，使用已知的技术形成沿着沟槽侧壁延伸、经过多晶硅层间 介质体并且在邻近沟槽的台面区之上的4册电介质层1318。在图13H
中，沉积》真充沟神曹的多晶石圭层，然后多晶石圭层一皮回蚀以在沟槽中形 成凹陷的相H及1320。
在图131中，在台面之上的栅极电介质一皮回蚀到合适于源极注 入(source implant )的厚度。进4亍在作用区中的4隻盖源才及注入(blanketsource implant)以形成在台面区中的邻近沟4曹之间延伸的n型区 1322。在图13J中，使用传统方法在沟槽和台面之上形成BPSG层 1324A。在图13K中，使用掩模层(未示出)，除去除了在沟槽和n 型区1322a之上的1324B部分的BPSG层1324A。这样，邻近BPSG 部分1324的硅台面表面纟皮暴露。然后进行石圭蚀刻^f吏暴露的硅表面 凹陷到低于n型区1322a的深度，这样就形成接触开口 1326。硅的 凹陷P余去了每个n型区1322a的一部分，留下了后面的自只寸准源扨^ 区1322b。在图13L中，进行高粘度注入(heavy body—lant)以 在主体区1304中形成p型传导的自对准高粘度区1329。进行BPSG 回流以获得接触窗口的更好的纵横比以及随后形成对于源极互连 层1330的更好的卩介沖弟々隻盖。源才及互连(source interconnect) 1330 电性接触高粘度区1329和源才及区1322 。
各种单元结构，它们相对应的处理才莫块以及这些处理模块与图 13A-13L所描述的工艺流程相结合的方式会随后进^^皮露。图3显 示了双4册沟槽MOSFET 300的一黄截面图，其除了 4册305和保护电招^ 320延伸进入衬底302中，与图13L中的双栅MOSFET结构相似。 这有利地可使漂移区的厚度大体上被降低从而提高Rdsom。另夕卜， 衬底的高掺杂浓度将电位降转移到保护氧化物中，这样就消除了与 ^专纟克沟冲曹结构相关的曲率才及卩艮击穿(curvature-limited breakdown ) 问题。这也改进了装置的耐用度，因为雪崩点(即最大碰撞电离率) 转移到晶体管台面的中心并且远离与引起耐用度丧失相关的寄生 只又才及4生元4牛(parasitic bipolar elements )。
图13A-13L中的工艺次序 唯一需要进行的修改是图13A中需要在衬底之上形成薄外延层使 得沟槽延伸到衬底中。
图4显示了根据本发明的一个具体实施方式
的使用LOCOS工 艺形成保护电介质422的双栅沟槽MOSFET400的横截面图。虚线 表示沟槽605的l仑廓。在形成保护电介质422中，LOCOS工艺导 致邻近沟槽605的硅的消耗从而造成保护电介质433向外张开并且直4妾在主体区406之下延伸。LOCOS工艺是形成《呆护电介质422 并且还产生均匀薄月莫的有利的、节省成本的方法。MOSFET400的 上部与图3中的MOSFET 300的上部相似。当沟槽605和<呆护电极 420 一皮显示延伸到4于底402中时，它们可以类4以于图2的MOSFET 200中示出的二者选一地在N-区404中终止。在一个具体实施方式
中，通过爿寻图10A-10E的冲黄截面图所描述的处理才莫块与随后的图 13 A-13 L的工艺流禾呈结合来形成MOSFET 400 。
对应于图13A-13L的工序#:对应于图10A-10E的工序所^R^1。 除了在图10A中形成正好经过主体区1004延伸的專交浅的沟槽1008 ， 只于应于图10A的工序与乂于应于图13A的工序相同。在图10B中， 氮化物间隙壁(隔离层，spacer) 1010沿着沟槽侧壁形成。在图10C 中，进行石圭蚀刻(自对准氮化物间隙壁1010)从而将沟槽1008更 深入延伸到娃区1002中。这样，4册沟槽具有了更宽的上部1008和 更窄的下部1012。在图10D中，进4亍LOCOS工艺，乂人而4吏4呆护电 极1014的自对准层沿着暴露的硅表面，即在下沟槽部1012中形成。 LOCOS工艺消4毛部分所示(虚线表示下沟槽部1012的4仑廓)的硅 区1002。在图10E中，通过沉积多晶硅层在沟槽中形成保护电极 1016，然后回蚀多晶硅使多晶硅深凹进沟槽中。接下来进行对应于 图13E-13L的工序来完成单元结构。图中的不同的层和区的厚度和 尺寸可能是不4姿^见定比例的。例如，在图10D中，氮化物间隙壁 1010在实际中可以是比它们看起来薄的，以-使LOCOS 4呆护电介质 1014的部分向外张开并且直冲妄在主体区1004之下延伸。
图5示出了才艮据本发明的另外一个具体实施方式
的双栅沟槽 MOSFET 500的冲黄截面图，其除了在MOSFET 500中结成一体的侧 壁通道增强区526,与图3中的MOSFET 300相似、。通-道增强区526
杂浓度分布曲线的尾部。从而，沟道长度和沟道电阻被有利地降低。 因为通道区中的掺杂浓度峰值正好出现在源极区510之下(即远离响晶体管的阈值 电压。々支i殳MOSFET 500为n-沟道，通道增强区526则为n型。正 如前面的具体实施方式
中，MOSFET500可以进^M'务改，4吏得沟槽 505终止在漂移区504中而不是在衬底502中。在一个具体实施方 式中，通过将图11的一黄截面图所描述的处理才莫块与随后的图 13A-13L的工艺流考呈结合来形成MOSFET 500。
对应于图11的处理模块需要在图13F之后但是在图13G之前 进行。也就是，在进行完对应于图13A-13F的步骤之后，如图11 所示沿着沟槽侧壁形成氧化物层(screen oxide )1112。氧化物层1112 的厚度要适合于穿过其注入4参杂物。在图11中，以预先确定的角 度进行n型掺杂物的通道增强注入1113以形成沿着 一个沟槽侧壁的 通道增强区，并且以图11所示的相对的角度进行第二通道增强注 入以形成沿着相对的沟道侧壁的通道增强区。通道增强区可以是自 对准在前面步多聚中形成的IPD 1124。然后进4亍对应于图13G-13L的 工序以完成单元结构。在一个具体实施方式
中，主体区在通道增强 注入1113之前形成，在可替换的具体实施方式
中，主体区是.在通道 增强注入1113之后形成。
图6示出了才艮才居本发明的另外一个具体实施方式
的具有源极插 件区630的双4册沟槽MOSFET 600的一黄截面图。耳又代形成如图3中 所完成的在4册才及614之上的电介质圆顶，在栅-才及614之上形成薄电 介质层628并且电介质层628之上的沟纟曹605的其余部分纟皮源4及插 件630(例如，包含多晶硅)填充。源极插件630电性连接栅沟槽 605侧面的源才及区610。 MOSFET 600具有4是供用于形成顶部金属 的平坦表面的优点。另外，源极插件能够在沟槽侧面的非常狭窄的 源才及区形成，,人而降^氐单元间距(cell pitch)而不会反向影响源才及 电阻。通过在形成源才及插件630之前进4亍双通道成角注入形成狭窄 的源才及区610。 MOSFET 600可以进^1^奮改，使得沟槽605在漂移 区604中终止而不是在衬底602中。源才及插件630可以以相似的方式结合到例如图1中的传统沟槽栅FET中。在一个具体实施方式
中， 通过将图12A-12D的横截面图所描述的处理模块与随后的图 13A-13L的工艺流禾呈结合来形成MOSFET 600。
对应于图13H-13L的工序一皮对应于图12A-12D的工序所耳又^f、。 也就是，在进行对应的13A-13G的步骤之后，除了如图12A所示 的沉积的4册才及多晶石圭深凹进沟槽中，4册才及以与图13H中相似的方式 形成。在图12A中，进行n型掺杂物的双通道成角注入以形成沿着 沟槽1205的暴露的上侧壁的源极区1210。接下来，如图12B所示， 电介质层1216a(例如，包含氧化物)利用压差式填充differential fill 来沉积，4吏得在沟槽中的4册才及1212之上形成比在邻近的台面之上 更厚的氧化物。在图12C中，均匀地蚀刻电介质层1216a，从而电 介质薄层1216b留在了棚-才及1212之上的沟槽中。在图12C中，沟 槽1205 一皮填充4参杂的多晶石圭1217。然后，可以用传统4支术来形成 高粘度区(未示出)、源才及互连(未示出)、其它区和层以完成单元 结构。源极插件1217可以通过将图12A-12D表示的处理才莫块结合 到传统的形成沟槽4册FET 100的工艺次序中，以相似的方式被结合 到图1中的沟冲曹4册FET 100中。
图7示出了复合双栅沟槽MOSFET700的横截面图，其中结合 了图4-6中的结构的有利部件。如图所示，n型通道增强区726、源 极插件730和LOCOS保护电介质722洋皮纟吉合到MOSFET700中。 请注意，根据设计的目的和性能要求，这3个部件中的任意两个可 以结合，而不是三个都结合。以上所讨论的每一个MOSFET400、 500和600的可一^^f戈具体实施方式
也可以应用于MOSFET 700。由 于本公开，需要在图13A-13L中的工艺流程进行以形成MOSFET 700的修改对于所属领域的一般技术人员是显而易见的。
图8示出了单片集成肖特基二^l管以获得集成MOSFET-肖特 基二极管结构800的双4册沟槽MOSFET的才黄截面图。正如所看到4壬何MOSFET都可以代卢l使用，该MOSFET 结构与图3中的相似。在图8中，源极互连(未示出)包括肖特基 势垒金属，其不^U妾触源极区810和高粘度区808,而且在肖特基 二极管区之上延伸并且与N-区804b电性接触。与轻度掺杂区804b 接触的肖特基势垒金属形成肖特基二极管。肖特基二极管区中的沟 槽的结构与MOSFET区中的沟槽结构相同。必须将肖特基二极管 结构频"f-;也结合到作用区中以达到理想的MOSFET与肖特基面积 的比率。
图9示出了与乂又4册沟冲曹MOSFET集成的紧密边乡彖乡冬端结构。 正如所看到的，作用区终止在终端沟4曹905b中，该终端沟槽包4舌 作为沟槽侧壁和底部内衬的保护电介质以及填充沟槽的保护电极
920。正如所看到的，虽然图4-7中的任-f可MOSFET都可以代替使 用，作用区中的MOSFET结构与图3中的相似、。
这里所4皮露的本发明的各种具体实施方式
，可以与以上所引用 的、共同转让的美国专利申请第11/026,276中所披露的一个或多个具体实施方式
(尤其是保护栅沟槽结构和方法)进行结合以获得具 有出众特性的功率器件。
替、^奮改和等同^夺4灸是可以的。例如，以上的工艺次序和处理才莫块 是在双栅(保护栅)沟槽结构的环境进行披露的，但是这里所公开
栅TEF的环境中实现。另外，应理解这里所提供的所有材料都只是 基于i兌明的目的。而且，这里所纟皮露的具体实施方式
中的一种或多 种不同的电介质层可以包含低介电常数或高介电常数的介电材料。 例如，在第一次多晶^圭沉积之前形成的一个或多个电介质层可以包 含高介电常数的介电材料，而在最后的多晶硅沉积之后形成的一个 或多个电介质层可以包含低介电常数的介电材料。基于这种和其它原因，因此，以上的披露不能被认为限定了本发明的范围，本发明 的范围由所附的权利要求进行限定。
权利要求
1.一种场效应晶体管，包括在第二传导类型的半导体区之上的第一传导类型的主体区；延伸穿过所述主体区并且在所述半导体区内终止的栅沟槽；至少一个置于所述栅沟槽中的导电保护电极；置于所述至少一个导电保护电极之上但是与所述导电保护电极隔离开的栅极；将至少一个导电保护电极与所述半导体区隔离开的保护电介质层；以及将所述栅极与所述主体区隔离开的栅电介质层，其中所述保护电介质层向外张开并且直接在所述主体区之下延伸。
2. 才艮据4又利要求1所述的场效应晶体管，其中所述半导体区包 括-.^H"底区；禾口在所述衬底区之上的漂移区，所述主体区在所述漂移区 之上延伸，所述漂移区具有比所述衬底区低的掺杂浓度，其中 所述冲册沟冲曹延伸穿过所述漂移区并且在所述4十底区内终止。
3.种形成场岁丈应晶体管的方法，包4舌形成延伸到半导体区内第 一深度的上沟槽部分;所述半导体区沿着至少部分所述上沟槽部分的底部壁保持暴露；以及形成穿过具有4呆护所述上沟槽部分的所述侧壁的^f呆护层 材料的所述上沟槽部分的暴露的底部壁的下沟槽部分，从而所 述上沟槽部分的宽度大于所述下沟槽部分的宽度。
4. 根据权利要求3所述的方法，还包括形成沿着所述下沟槽部分的所述侧壁和底部壁的保护电 介质层；除去所述保护层材料；以及形成沿着所述上沟槽部分的所述侧壁的第二隔离层，所 述第一隔离层具有比所述第二隔离层大的厚度。
5. 根据权利要求4所述的方法，其中通过硅的局部氣化(LOCOS ) 形成所述第一隔离层。
6. 根据权利要求3所述的方法，还包括形成在所述下沟槽部分中的导电{呆护电才及； 形成在所述导电保护电极之上的多晶硅层间介质体； 形成在所述多晶石圭层间介质体之上的4册才及。
7. —种场效应晶体管，包4舌在第二传导类型的半导体区中的第一传导类型的主体区；延伸穿过所述主体区并且在所述半导体区内纟冬止的4册沟槽；在邻近所述栅沟槽的所述主体区中的所述第二传导类型 的源极区，所述源才及区以及所述主体区与所述半导体区之间的 界面限定了它们之间的通道区，所述通道区沿着所述4册沟冲曹侧壁延伸；以及邻近所述4册沟槽的所述第二传导类型的通道增强区，所 通道区的电阻。
8. 根据权利要求7所述的场效应晶体管，还包括置于所述栅沟槽 中的栅极，所述通道增强区与沿着所述沟槽栅侧壁的所述栅极重叠。
9. 根据权利要求7所述的场效应晶体管，还包括至少一个置于所述栅沟槽中的导电保护电极；置于在所述至少 一个导电保护电才及之上Y旦是与其隔离^ 的所述栅沟槽中的4册极；将所述至少一个导电^f呆护电^f及与所述半导体区隔离开的 4呆护电介质层；以及将所述栅极与所述主体区隔离开的栅极电介质层。
10. —种形成场-丈应晶体管的方法，包4舌在半导体区中形成沟槽； 在所述沟槽中形成保护电极；进行所述第 一传导类型的杂质的成角的侧壁注入，以形 成邻近所述沟槽的通道增强区；在所述半导体区中形成第二传导类型的主体区；以及在所述主体区中形成所述第一传导类型的源极区，所述 源极区以及所述主体区与所述半导体区之间的界面限定了它 们之间的通道区，所述通道区沿着所述栅沟槽侧壁延伸，其中所述通道增强区部分延伸进入所述通道区的下部从而!^^f氐所述通道区的电阻。
11. 根据权利要求10所述的方法，还包括形成在所述保护电极之 上但是与其隔离开的栅极。
12. 根据权利要求10所述的方法，其中通道增强区自对准所述保 护电极。
13. —种场^文应晶体管，包4舌延伸进入半导体区的栅沟槽，所述栅沟槽具有置于其中 的凹陷的相H及；在所述4册沟槽的每一边的侧面的所述半导体区中的源极区；填充所述4册沟槽的上部的导电材料， -使得与所述源极区 沿着每一个所述源极区的至少一个侧壁进行电性接触，所述导 电才才冲+与所述凹陷的4册才及—皮隔离开。
14. 根据权利要求13所述的场效应晶体管，还包括在所述半导体区中的主体区；至少 一 个置于所述凹陷的纟册才及之下的所述纟册沟槽中的导 电4呆护电4及，所述凹陷的4册4及与所述至少一个导电保护电招j皮 隔离开；将所述至少 一个导电保护电才及与所述半导体区隔离开的 保护电介质层；以及将所述栅极与所述主体区隔离开的栅电介质层。
15. —种形成场效应晶体管的方法，包括在半导体区中形成沟槽； 在所述沟4曹中形成凹陷的4册才及；进行双通道成角注入杂质，以在所述沟槽的每个边上形 成源才及区；在所述凹陷的4册一及电4及之上形成电介质层；用导电材填充所述沟槽，以4吏所述导电材与所述源 才及区电性-接触。
16. 根据权利要求15所述的方法，还包括在形成所述凹陷一册之前，沿着下沟槽侧壁和底部形成保护电介质层；在所述沟冲曹中形成导电{呆护电才及，所述导电<呆护电极通 过所述保护电介质层与所述半导体区隔离开；在所述导电保护电极之上形成多晶硅层间介质体，用于 将所述凹陷的栅才及和所述导电保护电招j皮此隔离开；以及沿着所述沟槽的上侧壁形成4册电介质层，所述4册电介质 层将所述凹陷的4册才及与所述半导体区隔离开。
17. 根据权利要求15所述的方法，其中所述导电材料包括掺杂的 多晶硅。
全文摘要
一种场效应晶体管，包括在第二传导类型的半导体区之上的第一传导类型的主体区。栅沟槽延伸穿过主体区并且在半导体区中终止。至少一个导电保护电极被置于栅沟槽中。栅极被置于在至少一个导电保护电极之上但是与其隔离开的栅沟槽中。保护电介质层将至少一个导电保护电极与半导体区隔离开。栅电介质层将栅极与主体区隔离开。这样形成保护电介质层，以使其向外张开并且直接在主体区之下延伸。
文档编号H01L27/102GK101542731SQ200680018443
公开日2009年9月23日 申请日期2006年5月24日 优先权日2005年5月26日
发明者丹尼尔·卡拉菲特, 克里斯托弗·博古斯瓦·科考恩, 内森·L·克拉夫特, 加里·M·多尔尼, 史蒂文·P·萨普, 哈姆扎·耶尔马兹, 布鲁斯·D·马钱特, 托马斯·E·格雷布斯, 约瑟夫·A·叶季纳科, 罗德尼·S·里德利, 迪安·E·普罗布斯特 申请人:飞兆半导体公司