专利名称：用于成像器的垂直抗溢出控制和串扰减少的埋入式掺杂区的制作方法
技术领域：
本发明大体上涉及成像装置和用于形成成像像素单元的制造方法。
背景技术：
包含电荷耦合装置(CCD)和互补金属氧化物半导体(CMOS)的固态成像器装置普遍用 于光成像应用。
成像器装置在单芯片上的像素阵列中通常含有成千上万个像素单元。像素单元将光 转换为电信号，然后可存储所述电信号且通过例如处理器的电子装置调用所述电信号。 可调用所述已存储的电信号以在(例如)计算机屏幕或可印刷媒体上产生图像。
示范性CMOS成像电路、其处理步骤以及成像电路的各种CMOS元件的功能的具体 描述描述于(例如)第6,140,630号美国专利、第6,376,868号美国专利、第6,310,366号美 国专利、第6,326,652号美国专利、第6,204,524号美国专利以及第6，333，205号美国专利 中，每一专利均转让给麦克龙科技公司(Micron Technology, Inc)。上述专利中的每一者 的揭示内容在此以全文引用的方式并入本文中。
固态成像器装置通常具有含有光传感器的像素单元阵列，其中当将图像聚焦于所述 阵列上时，每一像素单元产生与射到那个元件上的光线的强度相对应的信号。接着，这 些信号可用于(例如)在监视器上显示相应图像，或另外用于提供有关光学图像的信息。所 述光传感器通常为光栅、光晶体管、光电导体或光电二极管，其中光传感器的传导性与 射到所述光传感器上的光线的强度相对应。因此，每一像素单元所产生的信号的量值与 射到光传感器上的光的量成比例。
CMOS有源像素传感器(APS)固态成像装置描述于(例如)上述专利中。这些成像装置 包含以行和列排列的像素单元阵列，其将光能转换成电信号。每一像素包含光检测器和 一个或一个以上有源晶体管。所述晶体管通常提供放大、读出控制和复位控制，此外从
所述单元产生电信号输出。
当CCD技术具有广泛用途时，CMOS成像器越来越多地用作低成本成像装置。CMOS
成像器电路包含像素单元的焦平面阵列，所述单元中的每一者包含用于在衬底的一部分 上累积光生电荷的光转换装置，例如光栅、光电导体、光晶体管或光电二极管。读出电 路连接到每一像素单元且其包含至少一个输出晶体管，所述读出电路从掺杂扩散区接收光生电荷且产生通过像素存取晶体管周期性读出的输出信号。成像器可视情况包含用于 将电荷从光转换装置转移到扩散区的晶体管，或扩散区可直接连接到光转换装置或成为 光转换装置的一部分。在扩散区接收光转换电荷之前，通常还提供晶体管以将扩散区复 位为预定电荷电平。
在CMOS成像器中，像素单元的有源元件执行下列必要功能(l)将光子转换为电荷； (2)累积图像电荷；(3)将电荷转移到浮动扩散区，并伴随着电荷放大；(4)将所述浮动扩散 区复位到已知状态；(5)选择用于读出的像素单元；以及(6)输出并放大表示像素单元电荷 的信号。当光电荷从初始电荷累积区移动到浮动扩散区时，可将光电荷放大。位于浮动 扩散区的电荷通常通过源极跟随器输出晶体管而转换为像素输出电压。
为了检测色彩，必须分离并收集入射光的光谱成分。位于成像器芯片顶端的吸收性 彩色滤光片阵列(CFA)可用于例如CCD或CMOS成像器的固态图像传感器中的色彩检 测。在典型的CFA布局中，成像器的每一个别光传感器的彩色滤光片仅允许较窄的光谱 带(红、绿或蓝光)通过，且吸收剩余的光子能量。
每一像素单元接收可经由一个或一个以上微透镜聚焦的光。CMOS成像器上的微透
镜有助于提高光学效率且减少像素单元之间的光学串扰。像素单元的尺寸的减少使得更 多像素单元以特殊像素单元阵列排列，进而增加所述阵列的分辨率。在形成微透镜的一 个过程中，每一微透镜的半径与像素单元的尺寸有关。因此，当像素单元尺寸减少时， 每一微透镜的半径也减少。
电串扰也是成像装置的问题。当通过邻近或相邻的像素收集来自像素的光生电荷时， 发生电串扰。举例来说，在红像素下方的硅中产生的电子，不是向上扩散而由红色光电 二极管收集，而是可具有有效的侧向分量，且由邻近的绿色光电二极管收集。
串扰在所产生的成像器中可引起不合需要的结果。当成像器阵列中的像素单元的密 度增加时，且当像素单元尺寸相应减少时，所述不合需要的结果可变得更显著。收縮的 像素单元尺寸也使得越来越难以聚焦每一像素单元的光传感器上的入射光，从而加重串 扰。
串扰可表现为使固态成像器所产生的图像模糊或对比度降低。本质上，图像传感器 阵列中的串扰使得空间分辨率降低，减少了整体灵敏度，引起色彩混合且导致了色彩修
正后的图像噪声。如上所述，当像素单元和装置尺寸减少时，图像降级可变得更加显著。 常规成像器装置中的另一问题为溢出或饱和。当过多光子撞击一特定像素单元，且 所产生的电子溢出到邻近像素单元中时，会发生溢出现象，其人为地增加那些像素单元的电子数。
与常规成像器像素单元有关的另一普遍问题是暗电流，即在无光情况下产生为光转 换装置信号的电流。暗电流可由多种不同因素引起，所述因素包含光传感器接合点泄漏、 沿隔离边缘的泄漏、晶体管亚临界泄漏、漏极诱发的势垒降低泄漏、栅极诱发的漏极泄 漏、陷阱辅助穿隧以及像素单元制造缺陷。
因此，需要具有减少的串扰、减少的溢出以及减小的暗电流的成像器装置。还需要 制造和操作此类像素的简单方法。
发明内容
本发明提供一种用于减少电彩色串扰的成像器方法和装置。本发明还减少多余电子 的溢出，且减少暗电流。
本发明提供一种在衬底上具有埋入式掺杂区的成像器装置，所述掺杂区优选为n+掺 杂区，其收集多余电子且因此减少串扰，减少多余电子的溢出且减少暗电流。
根据以下说明本发明的优选实施例的详细描述和图式可明白本发明的额外优势和特征。
图1说明成像器像素单元的横截面示意图，所述成像器像素单元具有根据本发明的 示范性实施例而建构的埋入式掺杂区。
图2为图1的成像器像素单元的代表图。
图3说明成像器像素单元的横截面示意图，所述成像器像素单元具有根据本发明的
示范性实施例而建构的位于隔离区下方的埋入式掺杂区。
图4说明根据本发明的示范性实施例的半导体晶圆片的横截面图，所述半导体晶圆
片经历形成埋入式掺杂区的过程。
图5说明在图4所示的处理阶段之后的处理阶段中的图4的半导体晶圆片。 图6说明在图5所示的处理阶段之后的处理阶段中的图4的半导体晶圆片。 图7说明在图6所示的处理阶段之后的处理阶段中的图4的半导体晶圆片。 图8说明在图7所示的处理阶段之后的处理阶段中的图4的半导体晶圆片。 图9说明在图8所示的处理阶段之后的处理阶段中的图4的半导体晶圆片。 图IO展示根据本发明的实施例而建构的成像器。 图11说明具有根据本发明的示范性实施例的成像器的成像系统。
具体实施方弍在以下详细描述中，参考附图，其构成本文的一部分且通过说明而显示其中可实施 本发明的具体实施例。这些实施例以足以使得所属领域的技术人员能实施本发明的细节 描述，且应了解也可利用其它实施例，且在不背离本发明的精神和范畴的情况下可进行 结构、逻辑以及电气改变。所描述的处理步骤的进程是对本发明实施例的示范；然而， 除了必需以特定次序发生的步骤以外，步骤的次序不应限于本文所陈述的次序且可如此 项技术中已知进行改变。术语"衬底"应理解为包含任何基于半导体的结构。半导体结构应理解为包含硅、 绝缘体上硅(SOI)、蓝宝石上硅(SOS)、硅锗、掺杂和未掺杂半导体、由基础半导体基底 支撑的硅外延层，以及其它半导体和半导体结构。当在以下描述中提及衬底时，可能已 利用先前处理步骤在基础半导体或基底内或其上形成区域或结。所述半导体也不需要由 硅形成，而是可由其它半导体材料形成。如本文所用的术语"像素"以及"像素单元"是指含有至少一个光传感器的光元件 单位单元以及用于将光子转换为电信号的额外结构。出于说明目的，在本文的图式和描 述中说明单一代表性像素单元和其形成方式；然而，通常同时进行多个类像素单元的制造。因此，不得以限制意义理解以下具体描述，且本发明的范畴仅由所附权利要求书来 界定。在使用针扎光电二极管作为光传感器的CMOS像素的示范性环境内，提供本发明的 以下描述；然而，本发明不限于在CMOS成像器中使用或在用固定光电二极管作为光传 感器的CMOS成像器中使用。在本发明中可使用任何类型的光传感器，包含光电二极管、光栅以及其它感光装置。图l展示根据本发明的一个实施例的固态成像器20的一部分的展开图。固态成像器 20包括多个像素单元28，所述像素单元在衬底30内或其上形成且组织在行和列的阵列 中。衬底30优选为p+衬底。第一p-外延层31形成于p+衬底30上。在所述第一p-外延 层31与第二p-外延层41之间形成n+掺杂层33。应注意衬底30也可为p-衬底。在使用 p-衬底的情形中，不需要第一p-外延层31。像素阵列由保护层24覆盖，所述保护层24充当用于成像器20的钝化和平面化层。 保护层24可为BPSG、 PSG、 BSG、 二氧化硅、氮化硅、聚醯亚胺层或其它众所周知的 透光绝缘体层。彩色滤光片层100形成于钝化层24上。彩色滤光片层IOO包括红色、蓝色和绿色敏 感元件的阵列，所述元件可如第6,783,900号和第3,971,065号美国专利所例示布置在所属领域的技术人员所理解的图案中，所述专利以引用的方式并入本文中。图中也描绘微透镜70形成于每一像素单元上。形成每一微透镜70以使得其焦点集 中在相应像素单元中的感光元件上。分隔层25也形成于微透镜70和彩色滤光片层100 下方。调整分隔层25的厚度以使得所述感光元件位于透过透镜70的光的焦点处。如图1所示，p-外延层31形成于像素单元阵列的p+衬底30上。n+区33形成于p-外延层31中。在图1中，n+区33显示为在整个像素单元阵列下方形成。当n+区33形 成于隔离区64(图3)下方时，阵列可良好接地且红色量子效率的减少得较少。图3展示形 成于隔离区64下方的n+区。应了解，当n+区33形成于贯穿像素传感器阵列的隔离区 64下方时，n+区33将形成贯穿像素阵列的栅格。在整个像素单元阵列(图l)下方形成n十 区33会提供较低串扰的优点且使得处理更容易。在图1和图3中，n+区33经图案化且 并没有显著在像素阵列的外侧延伸。n+区33在操作中可正向偏置。在操作中，优选以0.5 V与Vdd之间的正电压偏置n+ 区33。当n+区33正向偏置时，在n+区33内收集位于n+区33下方的衬底中所形成的暗 电流电子，且在其到达光传感器34之前将其清除。将光传感器34之间的光子所产生的 电子或那些衬底深处产生的且大部分倾向于加重串扰的电子收集在n+区33中并清除， 进而减少串扰。也可将来自像素溢出的电子收集在n+区33中。在不增加周边电路/逻辑中的不良衬底电阻或寄生耦合的情况下，经图案化的n+区 33(如图1所示在阵列中连续，或如图3所示在像素之间)提供如上所论述的益处(即，减 少的串扰、溢出和暗电流)。如图1到3所示，每一像素传感器单元含有光传感器34，所述光传感器可为光电二 极管、光栅或其类似物。图1到3描绘针扎光电二极管光传感器34。当入射辐射101以 光子的形式穿过彩色滤光片层100且撞击光传感器34时，光生电子累积在掺杂区36中。 转移晶体管42位于光传感器34相邻处且具有源极区和漏极区36、 40，以及通过转移控 制信号TX控制的栅极堆叠。漏极区40也称为浮动扩散区，且其存储从光传感器34接 收的电荷。将所述电荷施加到源极跟随器晶体管44的栅极，且转换为行选择晶体管46 的输出信号，所述信号接着输出到读出电路48以及输出到阵列列线。复位晶体管50包 括掺杂区40、 52以及栅极堆叠54，其由复位控制信号RST控制，所述信号RST仅在信 号读出之前操作以将浮动扩散区40复位到预定初始电压。像素传感器单元28的上述元 件的形成和功能的细节可在(例如)第6,376,868号和第6,333,205号美国专利中找到，所述 专利的揭示内容以引用的方式并入本文中。如图I和3所示，转移42和复位54晶体管的栅极堆叠42、 54包含位于p-外延层 41上的二氧化硅或氮化硅栅极电介质56。掺杂多晶硅、钨或其它适合材料的传导层58 形成于绝缘层56上，且其经由(例如)二氧化硅、氮化硅或ONO(氧化物-氮化物-氧化物) 的绝缘盖层60覆盖。需要时，可在多晶硅层58与盖层60之间使用硅化物层59。绝缘 侧壁62也形成于栅极堆叠42、 54的侧面。这些侧壁62可由(例如)二氧化硅、氮化硅或 ONO形成。像素传感器单元28周围的场氧化隔离层64用于使其与阵列中的其它像素单 元隔离。p阱或p型植入区65在阵列中的像素单元之间提供额外隔离。转移晶体管42 是可选的，在此情况下，将扩散区36与40连接在一起。上文参考图1-3所描述的成像器装置20是通过如下所述以及在图4-9中所说明的方 法制造。现参看图4，展示衬底30，所述衬底30可为任何类型的上述衬底。衬底30优 选为p+衬底。应了解，衬底30也可由p-材料形成。若衬底30由p-材料形成，则在根据 本发明的方法中可省略以上论述的p-外延层31。现参看图5，其展示在处理的进一步阶段中根据图4的装置。其中衬底30为p+材料， p-外延层31在衬底30上生长。通过增加杂质元素(例如比半导体材料少一个价电子的硼) 使得p-外延层31具导电性以形成p-型材料。p-外延层31可由例如四氯化硅或硅烷的标 准材料形成。优选的是，p-外延层31由硅垸形成。使p-外延层31生长以在p+衬底30与p-外延层31之间形成过渡。p-外延层31可以 任何用于使单晶硅生长的方法生长。p-外延层31的厚度为约0.05 pm到约5.0 pm，优选 为约0.5 pm到约1.5 nm。现参看图6，其展示了在处理的进一步阶段中根据图5的装置。氧化物层35沉积于 p-外延层31上。通过例如化学气相沉积或热氧化的常规方法在p-外延层31上形成氧化 物层35。形成氧化物层35的优选方法为通过在高温下于氧气氛中暴露p-外延层31的表 面而进行热氧化。氧化物层35优选具有约20埃到约500埃的厚度。现参看图7，其展示了在处理的进一步阶段中的根据图6的衬底。用光阻层37将氧 化物层35图案化且进行蚀刻以形成开口 39。通过氧化物层35的常规光阻图案化和蚀刻 而移除氧化物层35的为形成开口 39而移除的部分。应注意，光阻层37下方的氧化物层 35是防止晶圆片光阻污染的优选途径。氧化物层35可由例如氮化物或ONO等任何适合 材料形成。此外，通过适当的清洁技术，可将光阻层37在无氧化物层35的情况下直接 施加到p-外延层31。现参看图8，其展示在处理的进一步阶段中的根据图7的衬底。n+掺杂区33形成于p-外延层31中。n+掺杂区33是通过将掺杂剂植入到p-外延层31内而形成。通过常规方 法，优选通过离子掺杂用掺杂剂植入物掺杂n+掺杂区33。以约lxlO^个离子/平方厘米 到约lxlO"个离子/平方厘米的掺杂剂浓度、优选以约lxlO"个离子/平方厘米到约lx1015 个离子/平方厘米的掺杂剂浓度将掺杂剂植入n+掺杂区33中。n+掺杂区33可掺杂有任何 适合的含有材料的掺杂剂，所述材料例如含有磷或砷中的一者或多者。在优选实施例中， 所述掺杂剂为砷。优选在约15 KeV到约50MeV的功率下通过离子植入用掺杂剂掺杂n+ 掺杂区33。应理解，掺杂剂浓度和功率将依据多种物理参数而改变，例如所植入的材料、 半导体衬底的处理阶段、待移除材料的量以及其它因素。依据对准容限，在n+植入时， 可能有必要在衬底30的背面图案化和蚀刻凹口或标记以使n+区33与成像器的像素阵列 对准以用于后期处理和对准。根据本发明，连接成像器装置中的n+掺杂区33与n阱是可能的。所述n阱(虽然未 在图中揭示)在以上论述的成像器装置中已知，且以引用的方式并入本文中。在本文所述 的成像装置中并入n阱对于所属领域的技术人员是已知的。举例来说，可能有必要连接 n+掺杂区33与n阱以使得所述成像装置与所述n+掺杂区之间具有充分的顶面接触。现参看图9，其展示在处理的进一步阶段中根据图8的衬底。经由常规方法剥离光 阻37和氧化物层35。使第二 p-外延层41在p-外延层31上生长。p-外延层41可以任何 用于使单晶硅生长的方法生长。p-外延层41的厚度为从约0.5 pm到约20.0 pm，优选为 从约2.5 pm到约4.0 pm。以约lxlO"个离子/平方厘米到约lxl02Q个离子/平方厘米的浓 度，优选以约lxlO"个离子/平方厘米到约lxlO"个离子/平方厘米的掺杂剂浓度掺杂p-外延层41。 p-外延层41可掺杂有任何适合的含有材料的掺杂剂，所述材料例如含有硼。根据图9中所说明的所得结构，通过标准成像器处理而形成成像器装置。图1到3 说明一示范性成像器。示范性CMOS成像电路、其处理步骤以及成像电路的各种CMOS 元件的功能的具体描述揭示于(例如)第6,140,630号美国专利、第6,376,868号美国专利、 第6,310,366号美国专利、第6,326,652号美国专利、第6,204,524号美国专利和第6,333,205 号美国专利中，所述专利中的每一者均转让给麦克龙技术公司(Micron Technology, Inc)。虽然已参照CMOS成像器装置描述所述方法，但应理解，所述方法也可与其它类型 的成像器的像素单元一起使用，例如与CCD成像器一起使用。因此，如上所述而形成的 像素单元可用于CCD图像传感器以及CMOS图像传感器。n+掺杂层33通过收集成像装置中的多余电子而减少串扰、溢出以及暗电流。如下所 论述，可将n+掺杂层33正向偏置以辅助成像装置中的电子收集。通过用于使区域偏置的众所周知的技术可完成所述区域的偏置。
图10说明示范性成像器200，其可利用本发明的任何实施例。成像器200具有像素 阵列205，参照图1-9，像素阵列205包括如上所述而建构的像素单元。通过响应于行地 址解码器220的行驱动器210而选择性地启动行线。在成像器200中也包含列驱动器260 以及列地址解码器270。成像器200通过定时和控制电路250操作，所述定时和控制电 路控制地址解码器220、 270。控制电路250也控制行和列驱动器电路210、 260。
与列驱动器260相关联的样本与保持(S/H)电路261读取用于选定像素单元的像素复 位信号Vrst以及像素成像信号Vsig。对于每一像素来说，差分信号(Vrst-Vsig)由差分放 大器(AMP)262放大，且由模拟到数字转换器275(ADC)数字化。模拟到数字转换器275 将经数字化的像素信号提供到形成数字图像的图像处理器280。
需要时，成像器200可与例如CPU、数字信号处理器或微处理器的处理器组合。成 像器200和微处理器可形成于单一集成电路内。图11说明一示范性处理器系统300，其 使用根据本发明具有一 n+区域的CMOS成像器。基于处理器的系统为具有数字电路的示 范性系统，所述数字电路可包含CMOS或其它成像器装置。在没有限制的情况下，此类 系统可包含计算机系统、照相机系统、扫描仪、机器视觉系统、汽车导航系统、视频电 话、监视系统、自动对焦系统、星体跟踪仪系统、运动检测系统、图像稳定系统以及其 它图像处理系统。
如图11所示，例如照相机的示范性处理器系统300 —般包括中央处理单元 (CPU)344(例如微处理器)，所述中央处理单元在总线352上与输入/输出(I/0)装置346通 信。成像器200也在总线352上与所述系统通信。计算机系统300也包含随机存取存储 器(RAM)348，且可包含例如软盘驱动器454、致密光盘(CD)ROM驱动器356或可移除存 储器或快闪存储器358的外围装置，其也在总线352上与CPU 344通信。软盘454、 CD ROM 356或快闪存储器358存储由成像器200捕获的图像。如先前参考图l-9所述，成 像器200优选建构为集成电路。
虽然已连同当时已知的示范性实施例详细描述了本发明，但容易了解，本发明并不 限于这些所揭示的实施例。而是，本发明可经修改以并入上文未揭示的多种变更、变化、 替代或等效布置，但所述变更与本发明的精神和范畴一致。因此，应了解本发明并不限 于上述描述，而仅限于所附权利要求书的范畴。
权利要求
1.一种成像器，其包括具有第一导电类型的衬底，其具有第一掺杂剂浓度水平；形成于所述衬底上的具有第一导电类型的外延层，其具有第二掺杂剂浓度水平；具有第二导电类型的掺杂区，其形成于所述外延层的至少一部分中；以及像素传感器单元阵列，其包括形成于所述外延层的第一表面处的多个像素单元。
2. 根据权利要求l所述的成像器，其中所述衬底被掺杂为P+导电类型。
3. 根据权利要求l所述的成像器，其中所述外延层被掺杂为P-导电类型。
4. 根据权利要求3所述的成像器，其中所述掺杂区被掺杂为N+导电类型。
5. 根据权利要求l所述的成像器，其中所述掺杂区形成于整个所述外延层中的所述阵 列下方。
6. 根据权利要求1所述的成像器，其中所述成像器进一步包含分离所述像素单元阵列 中的所述多个像素单元的隔离区，且所述掺杂区被形成为所述隔离区下方的栅格。
7. 根据权利要求4所述的成像器，其中所述掺杂区具有从约1><101()个离子/平方厘米到 约lxlO"个离子/平方厘米的掺杂剂浓度。
8. 根据权利要求4所述的成像器，其中所述掺杂区具有从约lx1013个离子/平方厘米到 约lxlO"个离子/平方厘米的掺杂剂浓度。
9. 根据权利要求1所述的成像器，其中所述成像器为CMOS成像器。
10. 根据权利要求l所述的成像器，其中所述成像器为CCD成像器。
11. 一种成像器，其包括具有第一导电类型的衬底，其具有第一掺杂剂浓度水平；形成于所述衬底上的具有第一导电类型的第一外延层，其具有第二掺杂剂浓度水 平；具有第二导电类型的掺杂区，其形成于所述第一外延层的至少一部分中； 形成于所述第一外延层上的具有第一导电类型的第二外延层，其具有第二掺杂剂 浓度水平；以及像素传感器单元阵列，其包括形成于所述第二外延层的第一表面处的多个像素单 元。
12. 根据权利要求11所述的成像器，其中所述衬底被掺杂为P+导电类型。
13. 根据权利要求11所述的成像器，其中所述第一外延层和第二外延层均被掺杂为P-导电类型。
14. 根据权利要求11所述的成像器，其中所述掺杂区被掺杂为N+导电类型。
15. 根据权利要求ll所述的成像器，其中所述掺杂区形成于整个所述第一外延层中。
16. 根据权利要求14所述的成像器，其中所述掺杂区具有从约1><101()个离子/平方厘米 到约lxlO"个离子/平方厘米的掺杂剂浓度。
17. 根据权利要求14所述的成像器，其中所述掺杂区具有从约lxlO"个离子/平方厘米 到约lxlO"个离子/平方厘米的掺杂剂浓度。
18. 根据权利要求11所述的成像器，其中所述掺杂区形成于整个所述外延层中的所述阵 列下方。
19. 根据权利要求11所述的成像器，其中所述成像器进一步包含分离所述像素单元阵列 中的所述多个像素单元的隔离区，且所述掺杂区被形成为所述隔离区下方的栅格。
20. 根据权利要求ll所述的成像器，其中所述成像器为CMOS成像器。
21. 根据权利要求ll所述的成像器，其中所述成像器为CCD成像器。
22. —种成像器，其包括-具有第一导电类型的衬底，其具有第一掺杂剂浓度水平； 具有第二导电类型的掺杂区，其形成于所述衬底层的至少一部分中； 形成于所述衬底上的具有第一导电类型的外延层，其具有第二掺杂剂浓度水平； 以及像素传感器单元阵列，其包括形成于所述外延层的第一表面处的多个像素单元。
23. 根据权利要求22所述的成像器，其中所述衬底和所述外延层均被掺杂为P-导电类 型。
24. 根据权利要求22所述的成像器，其中所述掺杂区被掺杂为N+导电类型。
25. 根据权利要求22所述的成像器，其中所述掺杂区形成于整个所述衬底中。
26. 根据权利要求22所述的成像器，其中所述成像器进一步包含分离所述像素单元阵 列中的所述多个像素单元的隔离区，且所述掺杂区被形成为所述隔离区下方的栅 格。
27. 根据权利要求24所述的成像器，其中所述掺杂区具有从约lxl(^个离子/平方厘米 到约lxlO"个离子/平方厘米的掺杂剂浓度。
28. 根据权利要求22所述的成像器，其中所述成像器为CMOS成像器。
29. 根据权利要求22所述的成像器，其中所述成像器为CCD成像器。
30. —种处理器系统，其包括具有第一导电类型的衬底，其具有第一掺杂剂浓度水平；形成于所述衬底上的具有第一导电类型的外延层，其具有第二掺杂剂浓度水平； 具有第二导电类型的掺杂区，其形成于所述外延层的至少一部分中； 像素传感器单元阵列，其包括形成于所述外延层的第一表面处的多个像素单元； 以及处理器，其用于接收和处理表示图像的数据。
31. 根据权利要求30所述的处理器系统，其中所述阵列和所述处理器形成于单一衬底 上。
32. 根据权利要求30所述的处理器系统，其中所述衬底被掺杂为P+导电类型。
33. 根据权利要求30所述的处理器系统，其中所述外延层被掺杂为P-导电类型。
34. 根据权利要求33所述的处理器系统，其中所述掺杂区被掺杂为N+导电类型。
35. 根据权利要求30所述的处理器系统，其中所述掺杂区形成于整个所述外延层中。
36. 根据权利要求34所述的处理器系统，其中所述掺杂区具有从约lxlO。个离子/平方 厘米到约lxlO"个离子/平方厘米的掺杂剂浓度。
37. 根据权利要求30所述的处理器系统，其中所述成像器进一步包含分离所述像素单 元阵列中的所述多个像素单元的隔离区，且所述掺杂区被形成为所述隔离区下方的 栅格。
38. —种处理器系统，其包括具有第一导电类型的衬底，其具有第一掺杂剂浓度水平；形成于所述衬底上的具有第一导电类型的第一外延层，其具有第二掺杂剂浓度水 平；具有第二导电类型的掺杂区，其形成于所述第一外延层的至少一部分中； 形成于所述第一外延层上的具有第一导电类型的第二外延层，其具有第二掺杂剂 浓度水平；像素传感器单元阵列，其包括形成于所述第二外延层的第一表面处的多个像素单 元；以及处理器，其用于接收和处理表示图像的数据。
39. 根据权利要求38所述的处理器系统，其中所述阵列和所述处理器形成于单一衬底 上。
40. 根据权利要求38所述的处理器系统，其中所述衬底被掺杂为P+导电类型。
41. 根据权利要求38所述的处理器系统，其中所述第一外延层和第二外延层均被掺杂 为P-导电类型。
42. 根据权利要求38所述的处理器系统，其中所述掺杂区被掺杂为N+导电类型。
43. 根据权利要求38所述的处理器系统，其中所述掺杂区形成于整个所述第一外延层 中。
44. 根据权利要求38所述的处理器系统，其中所述成像器进一步包含分离所述像素单 元阵列中的所述多个像素单元的隔离区，且所述掺杂区被形成为所述隔离区下方的恤故 棚裕。
45. 根据权利要求42所述的处理器系统，其中所述掺杂区具有从约lxlO。个离子/平方 厘米到约lxlO"个离子/平方厘米的掺杂剂浓度。
46. —种形成成像装置的方法，所述方法包括提供具有第一导电类型的衬底，所述衬底具有第一掺杂剂浓度水平； 在所述衬底上形成具有第一导电类型的第一外延层，所述第一外延层具有第二掺 杂剂浓度水平；在所述第一外延层中形成具有第二导电类型的掺杂区；在所述第一外延层上形成具有第一导电类型的第二外延层，所述第二外延层具有 第二掺杂剂浓度水平；以及形成像素传感器单元阵列，所述像素传感器单元阵列形成于所述第二外延层的上 表面处。
47. 根据权利要求46所述的方法，其中所述掺杂区是通过离子植入而形成的N+掺杂。
48. 根据权利要求47所述的方法，其中所述掺杂区掺杂有砷。
49. 根据权利要求46所述的方法，其中所述衬底具有P+导电类型。
50. 根据权利要求46所述的方法，其中所述第一外延层和所述第二外延层均具有P-导 电类型。
51. 根据权利要求50所述的方法，其中所述第二外延层具有从约0.5 pm到约20.0 pm的厚度。
52. 根据权利要求46所述的方法，其中所述第二外延层掺杂有硼。
53. —种形成成像装置的方法，所述方法包括提供具有第一导电类型的衬底，所述衬底具有第一掺杂剂浓度水平；在所述衬底中形成具有第二导电类型的掺杂区；在所述衬底上形成具有第一导电类型的外延层，所述外延层具有第二掺杂剂浓度 水平；以及形成像素传感器单元阵列，所述像素传感器单元阵列形成于所述外延层的上表面 处。
54. 根据权利要求53所述的方法，其中所述掺杂区是通过离子植入而形成的N+掺杂。
55. 根据权利要求54所述的方法，其中所述掺杂区掺杂有砷。
56. 根据权利要求53所述的方法，其中所述衬底和所述外延层均具有P-导电类型。
57. 根据权利要求53所述的方法，其中所述外延层具有从约0.5 pm到约20.0 nm的厚度。
58. 根据权利要求57所述的方法，其中所述外延层掺杂有硼。
全文摘要
本发明提供一种在衬底(30)中具有经图案化埋入式掺杂区(33)的固态成像器装置(20)，所述掺杂区优选为n+掺杂区，其在固态成像器装置中收集多余电子，且因此减少串扰，最小化多余电子的溢出并减少暗电流，且本发明提供一种相应的制造方法。
文档编号H01L27/146GK101292356SQ200680038732
公开日2008年10月22日 申请日期2006年8月23日 优先权日2005年8月26日
发明者弗雷德里克·T·布雷迪, 理查德·A·毛里松 申请人:美光科技公司