专利名称：：薄膜晶体管阵列基板、其制造方法和显示装置的制作方法
技术领域：
：本发明涉及薄膜晶体管阵列基板、其制造方法和显示装置。技术背景有机EL显示装置或液晶显示装置是在玻璃(glass)基板等绝缘基板上形成的。这些显示装置借助于低温多晶(poly)硅(LTPS)薄膜晶体管(TFT)的有效利用，其高性能化正在飞跃式发展。如果在形成显示装置周边的电路使用LTPSTFT,就能够减少IC和IC安装基板的使用。因此，能够简化显示装置周边的电路，实现边框窄、可靠性高的显示装置。另外，在液晶显示装置中，不仅是每个像素的开关(switching)Tr(晶体管)的电容减小，而且能够缩小漏极(drain)一侧戶斤连接的储存电容(storagecapacitor)的面积、。这样就負fe够实现高分辨率、高开口率的液晶显示装置。因此，在用于移动电话等小型面板(panel)中QVGA(像素数240x320)或VGA(像素数480x640)的高分辨率液晶显示装置中，LTPSTFT占据了主导地位。图4是表示现有的LTPSTFT的结构的剖面图。图4(a)是沿着形成有源极(source)漏极区域的方向切断后的剖面图，图4(b)是沿着与图4(a)的垂直方向切断后的剖面图。如图4(a)所示，现有的TFT中，在绝缘基板1上形成有具备源极区域21、漏极区域22和沟道(channel)区域23的多晶硅层2。进而，在多晶硅层2上形成有栅极绝缘膜3。此外，在覆盖着栅极绝缘膜3上的沟道区域23的部分形成有栅电极4。LTPSTFT中使用了借助于激光器(laser)进行表面加热(激光退火(annealing))的技术，以便在500X:以下的低温工艺(process)中使硅层多晶化。在多晶化多晶硅层2的表面上形成了图4所示的凹凸。该凹凸可能是起因于多晶硅(polysilicon)的晶界。LTPSTFT中的多晶硅层2表面的凹凸随着照射激光的波长、照射面的表面状态、照射时的气体环境等不同而不同，但通常其peaktovalley值为10~40nm左右。多晶硅层2上形成的栅极绝缘膜3的膜厚约为lOOnm，为接近于多晶硅层2表面的凹凸的程度(level),亦即，如图4所示，在多晶硅层2的突起部中，栅极绝缘膜3的膜厚变薄。在进行TFT驱动时，电荷会集中到该栅极绝缘膜3薄的部分，引起栅极耐压故障。这样一来，多晶硅层2的表面突起就成了导致LTPSTFT产品的成品率和可靠性下降的一个极大的因素。多晶硅层2的晶粒大小取决于所照射的激光波长和能量(energy)大小。如果增大多晶硅层2内的晶粒，可以获得高载流子(carrier)迁移率，提高TFT的性能。但是，随着晶粒的增大，多晶硅层2表面的凹凸会加剧。为了进一步提高TFT特性，人们正在力图使硅结晶粒径增大或栅极绝缘膜3薄膜化。因此，多晶硅层2的表面突起今后可能会构成更大的问题。为了解决这种问题，公开了一种如下所示的技术。在现有的LTPSTFT中，通过进一步加大栅极绝缘膜3的膜厚来提高绝缘膜耐压的绝对值。但是，随着栅极绝缘膜3的厚膜化会导致TFT特性变差。亦即，会导致TFT的阈值电压(Vth)增加，导通(on)电流(Ion)减小。另外，即使增大栅极绝缘膜3的膜厚，在多晶硅层2的突起部，栅极绝缘膜的膜厚变薄，在进行TFT驱动时出现电荷集中。因此，导致栅极绝缘膜的耐压不良的根本原因并没有得到解决。另外，在专利文献1中公开了一种利用包含平坦化绝缘膜在内的多层栅极绝缘膜来提高栅极耐压的技术。但是，如前面所叙述的那样，在TFT驱动时出现电荷集中的多晶硅层的突起部没有被去除，因此栅极耐压不良没有得到根本解决。另外，平坦化绝缘膜是使用旋涂器(spinner)法等在多晶硅层上形成的。这样一来，就会在多晶硅层和栅极绝缘膜之间的界面上形成涂层(coat)材料的氧化膜。因此，该界面中的陷阱(trap)能级密度变得难以控制，TFT特性变得不稳定。另一方面，专利文献2通过对多晶化后的多晶硅层表面进行化学机械抛光(CMP:ChemicalMechanicalPolishing)来去除突起。通常，多晶硅层的膜厚约为50nm左右。在直接对该多晶硅层表面上的约1040nm左右的突起进行CMP处理的情况下，难以控制多晶硅层的膜厚。因此，多晶硅层的膜厚参差不齐，TFT的Vth也变得参差不齐。这里，TFT的阈值电压Vth表示为算式(1)(非专利文献l)。Vth=VFB+2(J)B+qN山i/Cox=Vo+qNAtSi/Cox."(1)Vfb:平带(flatband)电压(J)b:以本征费米(fermi)能级(level)为基准的费米势(Fermipotential)q:电荷Na:受主(acceptor)作用(behavior)陷阱(trap)密度t":多晶硅膜厚Cox:栅极绝缘膜电容由算式(1)可知，TFT的阈值电压Vth随着多晶硅膜厚tsi而变化。TFT的多晶硅层的截面呈现出自下而上宽度逐渐变窄的梯形，而侧壁面则呈锥形(taper)状。这是为了解决与栅电极的蚀刻残渣或断线相关的问题，但同时也会带来其他问题。即，在沟道区域的两端形成了膜厚薄的锥形部。因此，膜厚薄的锥形部的TFT特性会与普通膜厚部分的TFT特性重叠后表现出来。由算式(l)明显可知，在锥形部的TFT的Vth下降。因此，在比主要(main)的普通膜厚部分更低的栅电压下会先行变为导通状态。因此，在图5所示的漏极电流(对数)-栅电压特性(Id(对数)-Vg特性以下表示为亚阈值(subthreshold)特性)中，即使在低Vg的区域中Id也会因锥形部的影响而上升。但是，锥形部的沟道宽度窄，因此在饱和区域中流经锥形部的Id与普通膜厚部分相比变得更小。因此，在饱和区域中普通膜厚部分的TFT特性处于支配地位。这样，亚阈值特性中在漏极电流(对数)上升部出现肩形。此外，TFT特性变得不稳定。[专利文献l]特开2001-274410号公报[专利文献2]特开平8-255916号公报非专利文献lEffectsofSemiconductorThicknessonPoly—Crystal1ineSiliconThinFilmTransistors、Jpn.J.Appl.Phys.Vol.35(1996)pp.923-929、M.Miyasaka，T.Komatsu，W.Itoh，A.YamaguchiandH.Ohshima
发明内容本发明是为了解决上述问题点而提出，目的是提供一种可靠性高、性能稳定的薄膜晶体管阵列基板、其制造方法及显示装置。本发明的薄膜晶体管(transistor)阵列(array)基板具备形成在基板上并具有预定的图案(pattern)形状的多晶硅(polysilicon)层；设置在上述基板和上述多晶硅层的表面上、表面成为与上述多晶硅层的表面相同的抛光面的笫1栅极(gate)绝缘膜；覆盖着上述多晶硅层和上述第1栅极绝缘膜而形成的第2栅极绝缘膜。本发明的薄膜晶体管阵列基板具备形成在基板上并具有预定的图案形状的多晶硅层；设置在上述基板和上述多晶硅层的表面上、表面与上述多晶硅层的表面高度大致相同、在上述多晶硅层的图案端部及图案周边部与上述多晶硅层的表面高度大致相同的第1栅极绝缘膜；覆盖着上述多晶硅层和上述第1栅极绝缘膜而形成的笫2栅极绝^借助于本发明，能够提供可靠性高、性能稳定的薄膜晶体管阵列基板、其制造方法及显示装置。图l是表示本发明的液晶显示装置的TFT阵列基板的结构的图。图2是本发明中的TFT的平面图和剖面图。图3是表示本发明中的TFT的制造工序的剖面图。图4是现有的TFT的平面图和剖面图。图5是表示TFT的亚阈值特性的图表(graph)。符号说明1绝缘基板、2多晶硅层、3栅极绝缘膜、4栅电极、5层间绝缘层、6布线层、21源极区域、22漏极区域、23沟道区域、31第l栅极绝缘膜、32第2栅极绝缘膜、41显示区域、42边框区域、43栅极布线、44源极布线、45扫描信号驱动电路、46显示信号驱动电路、47^像素、48、49外部布线、50TFT具体实施方式首先，使用图1说明应用了本发明的TFT阵列基板的显示装置。图1是表示显示装置中使用的TFT阵列基板的结构的正面图。本发明的显示装置是以液晶显示装置为例进行说明，但这只是用作示例，也可以使用有机EL显示装置等平面型显示装置(平板显示器(flat-paneldisplay))等进行说明。本发明的液晶显示装置具有绝缘基板1。绝缘基板1是例如TFT阵列基板等阵列基板。绝缘基板1上设置有显示区域41和包围着显示区域41而设置的边框区域42。该显示区域41中形成有多条栅极布线(扫描信号线)43和多条源极布线(显示信号线)44。多条栅极布线43平行设置。同样地，多条源极布线44也平行设置。栅极布线43和源极布线44相互交叉着形成。栅极布线43和源极布线44正交。相邻栅极布线43和源极布线44所包围的区域构成像素47。因此，绝缘基板l中像素47排列成矩阵(matrix)状。进而，在绝缘基板l的边框区域42中设置有扫描信号驱动电路45和显示信号驱动电路46。栅极布线43从显示区域41开始延伸设置到边框区域42。此外，栅极布线43在绝缘基板1的端部与扫描信号驱动电路45相连接。源极布线44也同样地从显示区域41开始延伸设置到边框区域42。此外，源极布线44在绝缘基板1的端部与显示信号驱动电路46相连接。在扫描信号驱动电路45的附近连接着外部布线48。另外，在显示信号驱动电路46的附近连接着外部布线49。外部布线48、49是例如FPC(FlexiblePrintedCircuit:挠性印制线路)等布线基板。经由外部布线48、49向扫描信号驱动电路45和显示信号驱动电路46提供来自外部的各种信号。扫描信号驱动电路45根据来自外部的控制信号向栅极布线43提供选通信号(gatesignal)(扫描信号)。借助于该选通信号依次选择栅极布线43。显示信号驱动电路46根据来自外部的控制信号或显示数据(data)向源极布线44提供显示信号。由此，就能够向各个像素47提供与显示数据相应的显示电压。像素47内至少形成有1个TFT50。TFT50配置于源极布线44和栅极布线43的交叉点附近。例如，该TFT50向像素电极提供显示电压。亦即，借助于来自栅极布线43的选通信号使开关元件TFT50导通。由此，连接到TFT50的漏极电极上的像素电极上施加了来自源极布线44的显示电压。此外，在像素电极和对置电极之间产生了与显示电压相应的电场。此外，绝缘基板l的表面上形成有取向膜(未图示)。进而，绝缘基板1上相向配置着对置基板。对置基板是例如彩色滤光片(colorfilter)基板，并配置于观看者一侧。对置基板上形成有彩色滤光片、黑色矩阵(blackmatrix)(BM)、对置电极和取向膜等。此外，对置电极有时候也配置于绝缘基板1一侧。此外，在绝缘基板1和对置基板之间夹着液晶层。亦即，绝缘基板1和对置基板之间导入了液晶。进而，在绝缘基板1和对置基板的外侧面上设置有偏振板和相位差板等。另外，在液晶显示面板的与观看者相反的一侧配设有背光单元(backlightunit)等。借助于像素电极和对置电极之间的电场来驱动液晶。亦即，基板之间的液晶的取向方向发生变化。由此，穿过液晶层的光的偏振状态发生变化。亦即，穿过偏振板后变为直线偏振光的光受到液晶层的影响而其偏振状态发生变化。具体地，来自背光单元的光受到阵列基板一侧的偏振板影响而变为直线偏振光。继而，该直线偏振光穿过液晶层后，偏振状态发生变化。因此，穿过对置基板一侧的偏振板的光量随着偏振状态不同而变化。亦即，来自背光单元并穿过液晶显示面板的透射光之中，穿过观看者一侧的偏振板的光的光量发生变化。液晶的取向方向随着所施加的显示电压而变化。因此，通过控制显示电压就能够改变穿过观看者一侧的偏振板的光量。亦即，以像素为单位改变显示电压就能够显示出所期望的图像。接着，使用图2说明TFT50的结构。图2(a)是示意性地表示本发明的TFT50的结构的平面图。图2(b)是图2(a)中的A-A剖面图。图2(c)是图2(a)中的B-B剖面图。这里，以顶栅(top-gate)结构的TFT50为例进行说明。有源矩阵(activematrix)型显示装置中，该TFT50配置于显示区域41内的4象素47中。在图2中，绝缘基板1上形成有多晶硅层2。多晶硅层2由笫l导电型的源极区域21、漏极区域22和沟道区域23构成。沟道区域23配置于源极区域21和漏极区域22之间。此外，覆盖着多晶硅层2形成有栅极绝缘膜3。隔着栅极绝缘膜3在沟道区域23的对面形成有栅电极4。层间绝缘层5形成在栅极绝缘膜3和栅电极4之上。构成电路的布线层6经由贯穿层间绝缘层5和栅极绝缘膜3的接触孔(contacthole)与源极区域21、漏极区域22和栅电极4电连接。多晶硅层2是将40~80mn左右的非晶硅(amorphoussilicon)膜通过激光退火(laserannealing)进行晶化而形成。多晶化后的多晶硅层2的表面上形成了可能是由多晶硅的晶界所导致的凹凸。另外，多晶硅层2的端部呈现出锥形状。这是为了确保栅电极4及多晶硅层2的耐压，即提高TFT50的栅极耐压，另外，也是为了防止栅电极4的断线。在本发明中，栅极绝缘膜3是由位于多晶硅层2—侧的第1栅极绝缘膜31和位于栅电极4一侧的第2栅极绝缘膜32这两层形成的。笫1栅极绝缘膜31覆盖着多晶硅层2形成在绝缘基板1的大致整个表面上，之后，通过CMP等平坦化处理大致平坦地将整个面去除到使得多晶硅层2的表面在一定程度上暴露出来。亦即，在多晶硅层2上形成在一定程度上去除了突起的多晶硅层2的凹处被第1栅极绝缘膜31填埋起来的状态。因此，多晶硅层2的凹凸表面的凸部暴露出来，而凹部则埋设第1栅极绝缘膜31。此外，多晶硅层2的表面和第1栅极绝缘膜31的表面是相同的抛光面。另外，包含经过平坦化处理之后的第1栅极绝缘膜31的多晶硅层2的表面与形成在锥形状的多晶硅层2的端部上以及绝缘基板l上的笫l栅极绝缘膜31高度大致相同。因此，在绝缘基板1的整个面上，第1栅极绝缘膜31的表面基本是平坦的。此外，在包含该多晶硅层2和笫1栅极绝缘膜31的平坦去除面上形成有第2栅极绝缘膜32。另外，多晶硅层2的图案端部呈现出锥形状。因此，多晶硅层2的图案端部的膜厚比中央部分薄。因此，在呈现出锥形状的多晶硅层2的图案端部，多晶硅层2并没有从第l栅极绝缘膜31中暴露出来。此外，多晶硅层2的图案端部上的第l栅极绝缘膜31的表面和多晶硅层2的中央部分的表面高度大致相同。进一步，多晶硅层2的图案端部上的第1栅极绝缘膜31的表面和多晶硅层2外侧的图案周边部的第1栅极绝缘膜31的表面高度大致相同。笫2栅极绝缘膜32设置为与多晶硅层2表面相接触。这里，以其与绝缘基板l表面的距离作为高度。接着，使用图3说明本发明中的TFT50的制造工序。图3表示了本发明中的制造工序中的TFT剖面图中图2(a)的A-A剖面的结构。首先，在由例如玻璃形成的绝缘基板1上利用CVD法形成非晶硅膜。使用低压CVD(LPCVD:LowPressureChemicalVaporDeposition:低压化学气相淀积)法、或者等离子体(plasma)CVD(PECVD:PlasmaEnhancedChemicalVaporDeposition:等离子体增强化学气相淀积)法。一般说来，LPCVD法虽然能够形成比PECVD法更稳定的非晶硅膜，但在生产率方面比PECVD法差。利用PECVD法形成的非晶硅膜富含氢，因此在激光退火时氢可能会湖沸而对膜造成破坏。因此，为了降低含氢量，在激光退火前执行3501C以上的热处理。其后，对非晶硅膜实施激光退火等，使其晶化。在实施激光退火时，多次照射脉冲激光(pulsedlaser),使硅晶化。实施激光退火时的硅结晶的光吸收率随着激光波长的增加而减少。因此，在使用受激准分子激光器(excimerlaser)(波长308nm)的情况下，因先前的照射而晶化的硅再次熔化。另一方面，如果使用YAG2co激光器(波长532nm)，则先前的照射所生成的硅结晶的熔化延迟，以这些结晶为核心，已经熔化的未晶化(非晶形)部逐渐晶化。因此，为了获得更大粒径的结晶，优选是使用YAG2co激光器(Crystallizationofamorphous—SifilmsbypulsedYAG2cogreenlaserforpolycrystal1ineSiTFTfablication、journaloftheSID13/10(2005)p.823-827、S.Yura，A.Sono，T.Okamoto，Y.Sato,T.Kojima，J.Nishimae，M.Inoue，K.Motonami:以下作为参考文献l)。另外，也可以使用脉冲激光器。依照这种方式，在多晶化的多晶硅层2的表面上形成了图3(a)那样的凹凸。特别地，如果加大硅的晶粒，晶界部的凹凸就会加剧。这时，多晶硅层2表面的凹凸有时候会增大至多晶硅层2的膜厚的相同程度。在实施激光退火之前，如果利用氟酸去除非晶硅膜表面的自然氧化膜，多晶硅层2表面上形成的凹凸就会减轻。另外，通过使激光照射时的非晶硅膜表面处在氮气等惰性气体中，可以减轻多晶硅层2表面的凹凸。此外，也可以采用在绝缘基板1和多晶硅层2之间具有如下述的保护膜的结构。优选是在绝缘基板1一侧形成用于防止来自绝缘基板1的污染物质的扩散的第l保护膜(未图示)、在多晶硅层2—側形成不容易在与多晶硅层2的界面上产生陷阱能级的第2保护膜(未图示)。例如，第l保护膜采用氮化硅膜、第2保护膜采用氧化硅膜。这种情况下，在形成非晶硅膜之前形成这些保护膜。接着，在图3(b)中利用照相蚀刻法(photo-etching)等将多晶硅层2加工成预定形状。例如，借助于使用CF4等氟(fluorine)化合物气体(gas)的等离子体蚀刻或反应离子蚀刻(RIE:ReactiveIonEtching)进行加工。这里，调整蚀刻条件，使得多晶硅层2的端部形状形成如图3(b)所示的锥形状。通过使多晶硅层2的端部形成锥形状，提高TFT50中的栅极耐压及解决栅电极的断线相关的故障。其后，如图3(c)所示，在形成有多晶硅层2的绝缘基板l上形成笫1栅极绝缘膜31。这时，第1栅极绝缘膜31的膜厚要比多晶硅层2的膜厚厚。例如，假定多晶硅层2的平均膜厚约为60nm，第1栅极绝缘膜31的膜厚约为80nm。另外，第1栅极绝缘膜31优选是富含氢的氧化膜，以便降低与多晶硅层2的界面上的陷阱能级密度。例如，如果<吏用由TE0S(TetraEthyl0rthoSilicate:正硅酸乙酯)和氧的等离子体CVD，则能够形成具有含氢量4mol^左右的氧化硅膜(Propertiesofchemicalvapordepositedtetraethylorthosi1icateoxides:Correlationwithdepositionparameters，annealing，andhydrogenconcentration、J.Vac.Sci.Technol.B8(1990)P.533-539、A-M.NguyenandS.P.Murarka:以下作为参考文献2)。依照此种方式，第1栅极绝缘膜31埋设在多晶硅层2的凹部。多晶硅层2被第1栅极绝缘膜31覆盖。此外，从第1栅极绝缘膜31上方实施平坦化处理。平坦化处理使用例如CMP法。CMP法中使用的浆料(slurry)(磨料)必须选择最适合于第1栅极绝缘膜31的材质的材料。当第1栅极绝缘膜31是氧化硅膜的情况下，使用例如二氧化铈(ceria)(氧化铈(cerium))系的浆料。在检测CMP处理的终点时，通常使用转台(turntable)驱动马达(motor)的电流监视器(monitor),但优选是4吏用就地检测(insitu)的光学式膜厚监视器。优选是实施平坦化处理后使得第1栅极绝缘膜31的表面粗糙度在100—区域中的RMS(RootMeanSquare:均方;f艮)值在10nm以下、而多晶硅层2的平均膜厚达到50nm。由此，多晶硅层2的表面的凸部暴露出来，形成如图3(d)所示的结构。依照此种方式，多晶硅层2的凸部被去除，第1栅极绝缘膜31上的凹凸变得平滑。另外，包含经过平坦化处理之后的第l栅极绝缘膜31的多晶硅层2的表面与锥形状的多晶硅层2的图案端部上以及图案周边部的绝缘基板l上形成的第l栅极绝缘膜31高度大致相同。此外，多晶硅层2的凸部的表面、多晶硅层2的凹部中设置的第l栅极绝缘膜31的表面、以及锥形状多晶硅层2的图案端部和图案周边部的第1栅极绝缘膜31的表面形成相同高度的抛光面。亦即，第1栅极绝缘膜31的整个表面以与绝缘基板1平行的形状变得平坦化。在第1栅极绝缘膜31实施平坦化处理之后，如图3(e)所示，在包含多晶硅层2和第1栅极绝缘膜31的去除面上形成第2栅极绝缘膜32。第2栅极绝缘膜32的膜厚是例如100nm左右，但可以根据TFT的性能对膜厚进行最优化。与第1栅极绝缘膜31相同，第2栅极绝缘膜32优选是富含氢的氧化膜，以便降低与多晶硅层2的界面上的陷阱能级密度。例如，如果寸吏用由TEOS(TetraEthylOrthoSilicate:正硅酸乙酯)和氢的等离子体CVD，则能够形成具有含氢量4迈01%左右的氧化硅膜(参考文献2)。按照上述方式即可形成由第l栅极绝缘膜31和第2栅极绝缘膜32这两层所构成的栅极绝缘膜3。由于多晶硅层2暴露出来，因此第2栅极绝缘膜32与多晶硅层2接触着形成。使用喷溅器(sputter)在栅极绝缘膜3上堆积金属材料形成栅电极，如图3(f)所示那样将栅电极4蚀刻为预定形状。使用例如Mo或Ti等高熔点材料作为栅电极4。或者也可以将这些高熔点材料置于上层并以Al等低电阻材料为主形成层叠膜用作栅电极4。蚀刻时，使用干(dry)蚀刻或湿(wet)蚀刻中适合栅电极4材质的任一种方法。此外，向源极区域21和漏极区域22中导入杂质。例如，在n沟道型TFT中，所导入的杂质是磷(phosphorus)(P)等n型杂质。可以使用离子(ion)注入法或离子掺杂法(iondoping)作为导入法。为了减小栅电极4和源极区域21的重叠(overlap)导致产生的寄生电容，优选是采用自对准(Self-Aligned)结构。将栅电极4作为遮罩(mask)并隔着栅极绝缘膜3向多晶硅层2中导入杂质。沟道区域23中不导入杂质。接着，在图3(g)中，在栅电极4和笫2栅极绝缘膜32上形成层间绝缘层5。层间绝缘层5优选是采用例如氮化硅膜，以便抑制氢的扩散。形成层间绝缘层5之后，实施350~500匸的热处理。借助于该热处理，使栅极绝缘膜3等氧化膜中的氢扩散，并与多晶硅层2中所存在的硅原子的悬挂键(dangling-bond)结合。由此可以降低导致TFT特性变差的陷阱能级。亦即，提高了Vth或栽流子迁移率等TFT特性。进一步，在栅极绝缘膜3和层间绝缘层5中形成接触孔，使源极区域21或漏极区域22暴露出来。此外，从层间绝缘层5上方形成A1或其合金等导电膜。使用通常的照相平版法等将该导电膜进行构图(patterning),即如图3(h)所示那样形成布线层6。布线层6成为例如图1所示的源极布线44。经过上述工序后，本发明的TFT50即告完成。依照此种方式，本发明中采用的是栅极绝缘膜3由笫1栅极绝缘膜31和第2栅极绝缘膜32这两层构成的结构。此外，第1栅极绝缘膜31覆盖着多晶硅层2形成在绝缘基板1的大致整个面上，然后，通过平坦化处理将整个面大致平坦地去除到使得多晶硅层2的表面在一定程度上暴露出来。由此，多晶硅层2表面上凸部被去除而变得平坦化。继而，就可以形成膜厚大致均匀的栅极绝缘膜3。因此，栅极耐压提高、TFT产品的成品率和可靠性提高。另外，在实施平坦化处理之后，在绝缘基板1的大致整个面上，第l栅极绝缘膜31的表面变得基本平坦。亦即，多晶硅层2的锥形部上形成的栅极绝缘膜31与多晶硅层2的中央部分高度大致相同。此外，在包含多晶硅层2和第1栅极绝缘膜31的去除面上形成第2栅极绝缘膜32。因此，多晶硅层2的锥形部上形成的栅极绝缘膜3通常比膜厚部的膜厚更厚。由此抑制了算式(l)中多晶硅膜厚tsi的锥形部中的薄膜效果。此外，抑制了亚阈值特性中肩形的产生，能够获得稳定的TFT阈值电压Vth。另外，包含多晶硅层2的栅极绝缘膜31的整个表面变得基本平坦，其上形成第2栅极绝缘膜32，由此，多晶硅层2的锥形部被栅极绝缘膜3完全覆盖。由此，多晶硅层2的锥形部所导致的栅极绝缘耐压故障得到解决。进一步，本发明中在多晶硅层2上不直接实施平坦化处理，而是从第1栅极绝缘膜31上方实施平坦化处理，直到多晶硅层2的表面在一定程度上暴露出来。因此，容易控制多晶硅层2的膜厚，膜厚的参差不齐得到抑制。此外，如算式(1)所示，Vth变得稳定。此外，本发明中示例说明的是使用CMP法对第1栅极绝缘膜31和多晶珪层2实施平坦化处理的情形，但也可以通过回蚀刻(etchback)实现平坦化。首先，在笫1栅极绝缘膜31上涂敷平坦性好的平坦化膜。如果使用复制工序中所用的光抗蚀剂(photoresist)作为平坦化膜，则不需要导入特殊设备。由于不需要构图，因此也可以将不含感光剂的基础(base)树脂用作平坦化膜。另外，也可以使用多层布线的绝缘膜材料中所使用的有机SOG、有机S0D或无机S0G。此外，在实施回蚀刻时，选择被蚀刻材料的蚀刻速度大致相同的方法。例如，可以使用C3F8、C2F"及CHF3气体进行RIE作为多晶硅层2、栅极绝缘膜31、及平坦化膜的蚀刻速度接近的方法。但是，在使用这些气体时污染物的附着会增多，因此回蚀刻后必须对栅极绝缘膜31表面充分进行清洗。由此，就能够与CMP法相同地使包含多晶硅层2的凸部的栅极绝缘膜31平坦化。另外，在本发明中示例说明的是利用对氢扩散产生抑制的膜来形成层间绝缘层5的情形，但也可以利用富含氢的膜形成层间绝缘层5。在此情况下，利用对氢扩散产生抑制的膜来形成覆盖着层间绝缘层5和布线层6的上部绝缘层(未图示)。继而，在形成上部绝缘层(未图示)之后，实施350-500"C的热处理。由此可以获得与利用对氢扩散产生抑制的膜来形成层间绝缘层5的情形相同的效果。亦即，陷阱能级降低、TFT特性提高。本发明中示例说明的是自对准结构的TFT的情形，但也可以采用包括GOLD结构在内的LDD结构的TFT。都能够获得与自对准结构的TFT相同的效果。权利要求1.一种薄膜晶体管阵列基板，其具备形成在基板上并具有预定的图案形状的多晶硅层；设置在上述基板和上述多晶硅层的表面上、具有与上述多晶硅层的表面相同的抛光面的表面的第l栅极绝缘膜；覆盖着上述多晶硅层和上述第1栅极绝缘膜而形成的第2栅极绝2.如权利要求l所述的薄膜晶体管阵列基板，上述多晶硅层的图案周边部的上述第1栅极绝缘膜与上述多晶硅层的表面高度大致相同。3.—种薄膜晶体管阵列基板，其具备形成在基板上并具有预定的图案形状的多晶硅层；设置在上述基板和上述多晶硅层的表面上、具有在上述多晶硅层的图案中央部、图案端部及图案周边部与上述多晶硅层的表面高度大致相同的表面的笫l栅极绝缘膜；覆盖着上述多晶硅层和上述笫1栅极绝缘膜而形成的第2栅极绝缘膜。4.如权利要求1、2或3所述的薄膜晶体管阵列基板，上述第1栅极绝缘膜和上述第2栅极绝缘膜包含氧化硅。5.如权利要求1、2或3所述的薄膜晶体管阵列基板，上述第2栅极绝缘膜包含lmol^以上的氢。6.如权利要求1、2或3所述的薄膜晶体管阵列基板，上述多晶硅层的预定图案形状的端部具有锥形状。7.—种显示装置，其具备权利要求1、2或3所述的薄膜晶体管阵列基板。8.—种薄膜晶体管阵列基板的制造方法，其具备用于在基板上形成具有凹凸表面的多晶硅层的工序；用于将上述多晶硅层加工成预定图案形状的工序；覆盖着上述多晶硅层堆积第1栅极绝缘膜的工序；去除并平坦化上述第1栅极绝缘膜和上述多晶硅层直至上述多晶硅层表面显露出来的工序；在上述去除后的第1栅极绝缘膜上覆盖着上述多晶硅层及上述笫1栅极绝缘膜形成第2栅极绝缘膜的工序。9.如权利要求8所述的薄膜晶体管阵列基板的制造方法，其特征在于，在对上述第1栅极绝缘膜和上述多晶硅层进行平坦化的工序中使用化学机械抛光。10.如权利要求8所述的薄膜晶体管阵列基板的制造方法，其特征在于，在对上述笫l栅极绝缘膜和上述多晶硅层进行平坦化的工序中，在上述第1栅极绝缘膜上涂敷平坦化膜，将上述平坦化膜与上述第1栅极绝缘膜和上述多晶硅层一起进行蚀刻并平坦化，直至上述多晶硅层表面显露出来。11.如权利要求8所述的薄膜晶体管阵列基板的制造方法，上述第1栅极绝缘膜和上述第2栅极绝缘膜使用氧化硅。12.如权利要求8所述的薄膜晶体管阵列基板的制造方法，其特征在于，上述第2栅极绝缘膜包含lmol。/4以上的氢。13.如权利要求11或12所述的薄膜晶体管阵列基板的制造方法，上述第1栅极绝缘膜和笫2栅极绝缘膜借助于使用TE0S的CVD形成。全文摘要本发明提供一种可靠性高、性能稳定的薄膜晶体管阵列基板及其制造方法。本发明的薄膜晶体管阵列基板具备形成在绝缘基板(1)上并具有预定的图案形状的多晶硅层(2)；设置在绝缘基板(1)和多晶硅层(2)的表面上、表面成为与多晶硅层(2)的表面相同的抛光面的第1栅极绝缘膜(31)；覆盖着多晶硅层(2)和第1栅极绝缘膜(31)而形成的第2栅极绝缘膜(32)。文档编号H01L29/51GK101123276SQ200710140718公开日2008年2月13日申请日期2007年8月9日优先权日2006年8月9日发明者永田一志,由良信介,远藤厚志申请人:三菱电机株式会社