具有过孔的集成电路的制造方法

专利名称：具有过孔的集成电路的制造方法
具有过孔的集成电路的制造方法相关申请的交叉参考本发明要求于2007年1月4日提交的德国专利申请第DE 102007001130.1号的优先权，其全部内容结合于此作为参考。
背景技术：
在各个技术领域中都使用具有半导体的集成电路，该集成电路 具有过孔(即，在两个层表面之间的电4妄触部)。例如，在三维集 成的存储装置领域中使用过孔，以使单个存储芯片彼此连接。在过 孔的制造中，由于被钝化且由导电材料填充的过孔的大纵横比，所 以存在增加的要求。此外，电过孔需要满足多个技术参数，例如， 电阻、电容、和电感应当專交小。出于这些和其他原因存在对本发明的需求。发明内容本发明的实施例提供了一种集成电路以及一种具有过孔的集 成电路的制造方法。在第一过程中， 一个实施例可以制造电接触部。 然后，使电接触部绝缘，并随后构成层。以这种方式，可以制造具有高纵;横比的电接触部，即，具有考虑到与其直径相比的接触部长 度的高比例。在其4也实施例中，4妄触部由石友构成。在其他实施例中，*接触部由诸如石友管的碳纤维构成。石灰纤维的 结构允许制造具有高欧姆电阻和高纵横比的接触部。在其他实施例中，层由诸如硅的半导体材料组成。可以通过使 用技术上简单的工艺来形成半导体材料层。使用用于形成层的硅允 许在层中进一步集成积i械和/或电组件和电路，例如，存+者芯片或逻 辑芯片。在其他实施例中，可以在衬底上外延地生长硅。在其他实施例中，可以制造碳纤维束形状的接触部。以这种方 式，可以使用 一种工艺技术来制造具有良好电特性的接触部。在一个实施例中，在4于底上沉积氧化石圭层。在氧化石圭层上沉积 石圭层。用于"l妄触部的具有预定面积的凹陷部^皮引入石圭层中，乂人而， 凹陷部达到埋入的氧化硅层。催化剂材料被引入凹陷部中。然后， 将碳沉积到催化剂材料上，并生成接触部。这使得接触部被轮廓分 明地形成。在其他实施例中，催化剂材并+可以用于形成碳J妄触部。 适当的催化剂可以例如是镍、铁、或钴，或者其组合。在该方法的其他实施例中，在衬底和4妾触部上沉积隔离层，以 使接触部绝缘。然后，去除从衬底表面到包围接触部的壳层表面的 隔离层。之后，在未覆盖的衬底和壳层表面上沉积层。可以通过高温分解含碳的气体来产生碳。例如，可以使用乙烯 和水蒸气来生长碳管。4妄触部可以具有1到500 nm的高度和10 nm到100 |am的直径。当由石友形成接触部时，在另一实施例中，通过高温分解地沉积 的碳来覆盖碳管。从而，通过碳来填充碳管之间的间隔。这提高了接触部的电特性。此外，碳管被机械稳定。在其他实施例中，碳管 接触部掺杂有电荷载流子，从而，提高了过孔的传导率。在其他实 施例中，高温分解地沉积的石友掺杂有电荷载流子。这也^是高了过孔 的传导率。在其他实施例中，在衬底上形成导电层，该导电层由碳管毡构 成。然后，通过高溫分解地沉积的碳(例如，使用碳层)来渗透碳 管。然后，在单个接触束中构成导电层，其中，导电层被向下去除 直至接触束。通过隔离层围绕接触束，并且从隔离层中去除半导体 表面并进行清洁。通过半导体层来填充在接触束之间的间隔。以这 种方式，可以容易地生产4妄触部，并且该^接触部具有独特的几^f可形 状。在本发明方法的另 一 实施例中，以具有至少 一个接触凹陷部的 隔离层的形式设置一个层。该隔离层被涂覆到衬底上，从而，接触 部被插入到接触凹陷部中。通过一种材料来填充在接触部与隔离层 之间的间隔。以这种方式来生成包括过孔的层。所描述的方法^是供 了以下优点，即包括接触凹陷部的层可以被制造而不论衬底是否包 4舌才妾触部。因此，可以4吏用不同的工艺以形成4妄触部和层。在该方法的一个实施例中，通过聚合物来填充在4妄触部和4妾触 凹陷部之间的间隔。在其他实施例中，至少部分地通过高温分解地沉积的石友来覆盖 碳管。本发明的一个实施例涉及一种方法，其中，在衬底上形成露出 的接触部，并且其中，至少接触部的壳层表面被隔离层顺序覆盖。 然后，通过诸如半导体材料的材料来填充在接触部之间的间隔。此 后，将电路引入到材料中，并且过孔以导电的形式连接到电路。接着，可以在进一步的处理中去除衬底。通过4吏用这一过程，可以获 得诸如半导体材料薄材料层，该薄材料层包括例如在进一步的处理 中可以从层的两侧进^f亍电4妄触的过孔。由于新的过程，4吏得过孔可 以具有高纵横比，这是因为与传统方法不同，不是通过产生一个过 孑L并i真充该过孔来制造该过孔的。在该过禾呈中，首先，制造用于过 孔的接触部，然后制造在其中设置有过孔的层。以这种方式，可以 生成具有较高纵片黄比的过孔。在制造期间，可以使用各种不同的导 电材料。在一个实施例中，由碳(例如，由碳管)来制造接触部。 石友纳米管也可以用于这一目的。与金属不同，允许对使用的材并+和 方法进行高温进一步处理，如通常在半导体技术中使用的。


附图是为了进一步理解本发明，并且并入并构成本说明书的一 部分。附图示出了本发明的实施例，并且与描述一起用于解释本发 明的原理。由于参考以下详细描述更好地理解本发明，所以将会容 易地理解本发明的其它实施例和本发明的一些预期优点。附图中的 元件不一定彼此相对按比例绘制。相同的参考标号表示对应的相似 部件。图1示出了用于提供过孔的第一方法。图2示出了用于提供过孔的第二方法。 图3示出了用于提供过孔的第三方法。 图4示出了用于提供过孔的第四方法。 图5示出了用于才是供过孔的第五方法。 图6示出了用于4是供过孔的第六方法。图7示出了衬底的其他实施例。
具体实施方式
在以下的详细描述中，参考构成本文一部分的附图，其中，通描述图的方向4吏用方向术语(例如，"顶部"、"底部"、"正面"、 "背面"、"前端"、"尾部，，等)。由于本发明实施例中的元件可以 定位于许多不同的方向，因此，方向术语是用来i兑明而不是用来限 制的。可以理解，可利用其它实施例，并且在不背离本发明范围的 情况下，可对结构或逻辑进4于改变。因此，以下详细的描述不是用 来限制本发明的，本发明的范围由所附权利要求限定。图1A至图1F示出了第一制造工艺的各个过程。在图1A的第 一过程中，提供衬底1。在衬底1上沉积P鬲离层2。衬底1可以是 任一种类的衬底，例如，硅晶片形状的硅。隔离层2可以由各种材 料(例如，氧化硅或氮化硅)构成。在隔离层2上的独立基础区3 中沉积催化剂层。铁、钴、或镍可被用作催化剂。例如，层可以具 有0.5nm的厚度。由于基础区3的布置和形状，乂人而确定了接触部 4的布置和横截面积。在催化剂区上形成电接触部4。为了这个目 的，可以使用各种形成工艺和各种导电材料。例如，可以通过CVD 工艺生长成纤维或管状(例如，单层管或多层管)的碳。在单层管 的情况下，管可以具有0.4nm到5nm的直径，以及在多层管的情 况下，管可以具有lnm到100nm的直径，因此，可以考虑纳米管。 从而，例如，在基础区3上形成多个管。例如，可以通过使用乙烯 CVD工艺来生长石友管，其中，乙烯、氩或氦、以及氢或水汽^皮用于 该CVD工艺。可以在10分钟以内执行沉积工艺。在CVD沉积工 艺中，例如，使用具有50 cm或更大的直径的石英炉以及具有100 cm 长度的加热区。通过增湿器以气流的形式提供水蒸气。可以将纯氩 (99.99% )或纯氦(99.99% )与40%的氢与1000 cmVmin的气流可以-故一同用作4吏用水蒸气的CVD工艺的气体环境。在IO分钟的沉 积时间期间，以温度750 。C通过10到150 cmVmin的乙烯流和在 10到500 ppm之间的湿选来实JE见CVD ;冗积工艺。作为催4匕剂，包 含厚度为10 nm的氧化铝和具有厚度为1 nm的4失的层可以涂覆到 包括具有厚度为1 nm到1000 nm的氧化硅层的硅晶片上。代替已描述的方法，也可以使用其它方法，其中，以碳纤维束 (具体为碳管)的形式形成接触部4。还可以通过使用导电的其他 才才泮+来生成4妄触部4，并且通过沉积工艺来生成4妄触部4。如图1C所示，在形成4妄触部4之后，至少*接触部4通过第二 隔离层来覆盖。例如，氧化硅和氮化硅可以用作第二隔离层5。为 了这个目的，第二隔离层5可以^又直4妾'沉积在4妾触部4上。在其它 实施例中，第二隔离层5可以广《j也^L积在4妄触吾P 4的表面上和隔 离层2上。此后，乂人隔离层2的表面上去除第二隔离层5，从而， 边缘区残留有包围接触部4的壳层。因此，根据所选的实施例，隔 离层2还可以保持由第二隔离层5覆盖。在进一步的方法过程中，如图1D所示的结果，通过层6来填 充在^妄触部4之间的间隔。诸如半导体材料的各种材并牛可以用来形 成层6。在一个实施例中，层6可以是硅。可以在温度750 。C到800 。C时沉积石圭。通过在过程压力100 mTorr处4吏用70 sccm的石圭烷流 (SiH4 ),可以实现120 nm/h的沉积速度。冲艮才居本方法〗吏用的实施 例，4矣触部4也可以祐:沉积层6覆盖，然后，可以通过去除处理去 除覆盖在接触部4的顶端区域中的沉积层，从而，层6的表面被设 计为平面。因》匕，可以4吏用CMP抛光工艺和湿々虫刻工艺。可以通 过在1000到1200 。C范围内的热处理可以进一步改进半导体材料的 质量。最后，如图1D所示，包括呈接触部4形式的过孔的层6可以 #皮用于其它处理和/或应用。在一个实施例中，如图1E所示，电路7被合并到层6中或层6 上，电路被电连接至接触部4。电路可以为各种类型，例如，诸如 ASIC电路、数据处理电路、或存储电路(具体地为DRAM存储电 路或闪存电路)的集成电路。存储电路还可以基于用于存储或处理 数据的自旋效应(MRAM)或者相变(PCRAM)或电阻式组件 (CBRAM、氧化物)。电路7还可以作为简单的电导体来工作，例 如，用于传感器或耀:机械应用(具体地用于纳机械应用)。电路7 可以通过接触线路23连接至接触部4,该接触线路23可以导电的 方式附着到层6的上表面和/或合并到层6中。在图1E和图1F中， 以阴影线的方式示出了层6的顶端区i或，以示出制造电路7所需的 层6的其它处理。在其它处理中，如图1F所示，可以去除邱于底1和隔离层2。为 了去除衬底1和/或隔离层2,可以使用诸如CMP抛光、湿蚀刻、 喷水分离(water jet splitting),或打磨4支术的已知才支术。图2A至图2E示出了用于形成包括至少一个过孔的层6的其它 方法。图2A示出了包括隔离层2的衬底1。隔离层2覆盖了衬底1 的表面。隔离层2可以由诸如氧化^圭的氧化物形成。在隔离层2上， 沉积其它层8。其它层8包括已在其中填充有催化剂层10的凹陷部 9。催化剂层10通常包括比其它层8更小的厚度。当以硅的形式形 成其它层8时，通过4吏用光刻掩才莫处理和随后的蚀刻处理来形成凹 陷部9。因此，其它层8一皮向下去除直至隔离层2的表面。例如， 催化剂层IO可以为圓形或矩形，并具有从10nm到100pm之间的 宽度或直径。例如，催化剂表面10的材料可以为镍、铁或钴、或 者其组合。催化剂材并牛可以作为催化剂层10直4妻沉积在凹陷部9 中，或者通过剥离(lift-off)法构成并插入到凹陷部9中。隔离层2可以具有IO到100nm的厚度。同样，其他层8可以 具有10到200 nm的厚度。例如，催化剂层10可以具有0.5 nm的 厚度，并且包括镍、铁或钴。在其它处理中，在催化剂层10上生长碳管束。束的高度可以 在1至500 nm之间，例如，在1到100 jam之间。为了沉积碳管， 可以^使用各种方法，因此如图1中描述的，可以4吏用作为碳源的乙 歸和水蒸气来沉积v谈。结果，可以获4寻4妄触部4, 乂人而如图2B所 示的，由石友管束形成每个4妄触部4。在其它处理中，通过第二隔离层5来覆盖接触部4的表面和其 它层8的表面。例如，可以由氮化硅和/或氧化硅来形成第二隔离层5。 沉积的第二隔离层5^皮向下去除直至壳层表面5， 乂人而露出其它 层8的一部分表面。例如，第二 (其他)层8的整个表面纟皮向下露 出直至壳层表面5的基础区。例如，可以通过回蚀刻来去除第二隔 离层5。还可以由结晶石圭层来形成其它层8。4妄着，在4妄触部4之间(即，在壳层表面5之间)形成层6。 在一个实施例中，层6被作为外延地沉积的硅层来形成，从而，可 以实现150到300 nm/min的石圭生长速度。例如，以j氐温外延处理来 沉积石圭，通过使用热化学气相沉积以超真空来选择性地沉积硅。在 该处理中，可以在800。C的温度处将乙硅烷(Si2H6)、氢气、和氯气 用作在CVD反应器中的沉积物。因此，生成了外延生长的石圭层， 从而，层的生长可以在温度为80(TC且压力为大约24mTorr处达到 不大于150nm/min。在该处理中，适用具有最小硅氯比为1的10% 的石圭;乾以及氢和氯。通过描述的沉积纟支术可以实现j对于氧4匕石圭和氮 化硅的更好的选择性，因此，较低的局部氯压力被满足，以确保选 择性。以这种方式，在一个实施例中，形成作为外延淀积珪层的层6。 然后，电路7被引入层6上和/或层6中。图2C示出了处理的 这一阶^:。在其它处理中，例如，通过蚀刻工艺来去除4于底1和隔离层2。 以这种方式，可以获4寻^H牛层13。可以在4皮此的顶部布置多个纽/f牛 层13, 乂人而获^寻组件层13的堆叠14。单个纽/f牛层13可以通过粘 合和/或焊接技术彼此电连接和机械连接。因此，例如， 一个或多个 组件层13的电接触部彼此连接。此夕卜， 一个或多个组件层13的电 路可以彼此电连接。组件层13可以彼此相同或不同。以这种方式， 可以制造组4牛层13的堆叠14。不同的组件层13的4妾触部4通过电 层或者直4^波此连4妾。可以在晶片之间、晶片上的管芯之间、或者 管芯上的管芯之间执行焊接处理。图3A至图3F示出了制造包4舌过孔的层6的第三方法。图3A示出了包括隔离层2和其它层8的衬底1，该其它层8 包括有在其中结合有催化剂层10的凹陷部9。 4艮据图2A生成该布 置。最后，在催化剂层10上沉积由碳纤维(具体为碳管)构成的 4妄触部4。 *接触部4可以为由多个^友纤维或石灰管构成的束的形式。 分别根据已结合图1解释的方法来生成碳纤维或碳管。图3B示出 了该处理阶,殳。才妄下来，在其它处理中，在4妄触部4上以石友层15的形式高温 分解地沉积碳。因此，通过碳来分别覆盖碳纤维或碳管。结果，例图3C示出了在沉积高温分解的石灰之后的图3B的》文大截面图， 从而，示出了呈包括有几个碳管20的束的形状的接触部4，从而， 通过高温分解的碳15来填充管之间的间隔。高温分解地沉积的石友 15改善了导电性以及纤维的机械稳定性。因此，也可以由高温分解 地沉积的石灰15来覆盖其它层8。可以/人其它层8的表面上去除,友层15。为了沉积碳，使用诸如甲烷或乙炔的前体，其在例如750。C到 1200。C的温度处高温分解，并以碳的形式沉积。高温分解地沉积的 碳可以包括被设计为薄片的具有高密度的各向异性层结构。在750 。C范围内的低沉积温度处形成具有各向同性特性的层结构。在其它实施例中，还可以通过4吏用电荷载流子来掺杂碳层15。 可以在碳的高温分解的沉积期间，或者在沉积石友层15之后进4亍掺 杂。为了进4亍掺杂，可以4吏用氮、石粦、石申、或硼。在沉积碳层15之后，涂覆第二隔离层5。第二隔离层5可以由 氮化石圭或氧化石圭构成。图3C示出了该处理阶,殳。在其它实施例中，从其它层8的表面上去除碳层15，然后，仅 沉积第二隔离层5。去除乂人其它层8到围绕4妄触部4的环形区i或的 第二隔离层5。最后，在4妄触部4之间沉积由诸如石圭的材津+构成的 层6。例如，可以通过选择的外延沉积方法来沉积石圭。在jt匕之后， 在层6内或上分别沉积电路7。电路7可以导电的形式通过接触线 路23电连接至接触部4，接触线路23沉积在层6内或上。图3D 示出了该处理阶羊殳。在其它处理中，去除衬底1和隔离层2。以这种方式，获4寻第 二组件层16。在图3E中示出了该处理阶段。通过4吏用几个第二组 件层16，可以生成具有第二组件层16的堆叠，如通过结合图2E 的组件层13的堆叠14所示出的一样。图4示出了制造包括过孔4的层6的第四方法。图4A示出了 通过隔离层2覆盖的衬底1。通过其它层8覆盖隔离层2。通过催 化剂层10来覆盖其它层8。衬底1可以是任一类型的衬底，例如， 硅晶片。例如，沉积在衬底1上的隔离层2可以由氧化硅构成。隔 离层2包括1到500 nm的厚度。沉积在隔离层2上的其它层8可以由硅构成，并具有10到200 nm的厚度。可以由氧化石圭层覆盖由 硅构成的层8的表面，其厚度在0.5到4nm的范围内。沉积在其它 层8上的催化剂层10可以具有0.2到3 nm(例如，0.5 nm )的厚度。 例如，可以使用镍、铁或钴作为催化剂层10的材料。通过4吏用上述方法，在催化剂层10上生长由-友管20构成的碳_ 层17。碳层17可以使碳管20的毡(felt)。代替碳管20，也可以提 供碳纤维。因此，碳管20在催化剂层10上生长，并包括不大于100 pm的长度。基本垂直于催化剂层10的表面来设置碳管20。图4B 示出了该处理阶,殳，,人而以放大截面图的形式示出了石灰管。通过4吏 用结合图l描述的、用于沉积由碳构成的接触部4的方法来执行由 石灰管构成的层的生长。可以通过高温分解的石友15来部分地覆盖由 碳管20构成的石友层17。图4B的放大截面图示出了高温分解地沉 积的碳15的层，其至少部分地填充在碳管20之间的间隔。根据所 选的实施例，可以通过高温分解地沉积的碳15完全填充间隔。在其它处理中，如图4C所示，构建由碳管20和高温分解的碳 15构成的石灰层17,以生成电4矣触部4。为了进4于构建，可以将石更质 掩模用于使用氢、氧、或空气的各向异性蚀刻处理中。根据所选的实施例，在以碳管20的束的形式构建碳层17之后 还可以执行通过高温分解的碳15的涂覆。然后，通过第二隔离层5来覆盖被配置为碳管20的束的接触 部4。通过蚀刻4支术从石圭层10的4妄触部4之间完全去除在石圭层10 上的隔离层5和天然氧化物层。因此，隔离层的间隔层蚀刻(spacer etching)与使用稀氢氟酸的湿蚀刻清洁一起^皮采用。此后，层6被_ 形成在接触部4之间。因此，例如，根据上述方法来形成作为外延 硅层的娃。然后，在层6内和/或上沉积电路7。电路7可以通过使用4妻触线路23以导电的方式连4妄至4妄触部4。图4D示出了该处J里阶段。在其它处理中，去除衬底1和隔离层2。图4E示出了该处理阶段。如图4F所示，根据图4E示出的第四组件层24可以生成包括 多个第四组件层24的堆叠14。单个组件层13可以通过诸如晶片焊 接的焊接技术彼此电连接和机械连接。此外，不同的第四组件层24 的电^各7可以通过"l妄触部4以导电的方式4皮此连4妄。图5A至图5G示出了制造包括过孔4的层6的第五方法。首 先，如图5A所示，提供包括催化剂层10的衬底1。衬底1可以具 有载体晶片的形状或者SOI晶片的形状，该载体晶片包括具有0.5 到4 nm的厚度的氧化硅表面，以及该SOI晶片包括具有10到500 nm的厚度的隔离介质层和具有0.5到4 nm的厚度的氧4匕石圭表面。 然而，还可以z使用用于形成衬底的其它材料。催4b剂层10覆盖#十 底表面1,并且例如可以包括镍、铁或钴。催化剂层10可以具有 0.2至'J 1 nm (侈寸^口， 0.5 nm ) 6勺厚度。在4妄下来的处理中，如图4所示，在催化剂层10上生长由碳 管20构成的石友层17。如结合图4所述的，可以通过高温分解的石友 15来覆盖(即，渗透)碳层17。以这种方式，可以实现碳管20的 才几械稳定性。此夕卜，在沉积期间或者在沉积之后，可以通过离子注 入或者通过添加具有硼、；粦、砷、或氮的气体的现场掺杂来掺杂高 温分解的石灰15。图5B示出了该处理阶4爻。此后，可以构建由-友管20构成的石友层17，以生成呈石灰管20 形状的单个接触部4。为了这个目的，使用例如蚀刻掩模和各向异 性蚀刻处理。才艮据选取的实施例，在形成接触部4之前，可以不在接触部4上沉积高温分解的碳层15，从而可以执-f亍离子注入以及其 他掺杂4支术。图5C示出了该处理阶段。在构建4妾触部4之后，通 过第二隔离层5覆盖接触部4的表面。第二隔离层5可以由氮化硅 或氧化》圭构成。图5D示出了该过禾呈。图5D示出了一个局部层24，该局部层 ^L插入到相应地成形的第二局部层26中，该相应地成形的第二局 部层包括具有接触凹陷部18的层6。图5E示出了该处理阶段。第 二局部层26包括第二衬底19，该第二衬底包括具有已集成的电路 7的层6。在层6中，才艮据几何形状和4妾触部4的布置来形成4妾触 凹陷部18。如上所述，层6可以由石圭或其4也材并牛构成。在装配期间， 4妄触部4^皮插入到才妄触凹陷部18中。才艮据选取的实施例，孑妾触部4 可以^皮4翁入到具有或者不具有第二隔离层5的4妾触凹陷部18中。 在4妄触凹陷部18的区域中，在第二衬底19上形成导电层30。导电 层30以导电的方式直^妄或者通过连^妄线^各23连"l妾至电iE各7。图5E 示出了该处理阶^殳。在其它处理中，去除衬底l,并获得根据图5F的布置。通过液 体隔离材料27 (例如，通过聚合物)分别填充在电接触部4和层6 之间或者在第二隔离层5和层6之间的空腔。此后，还可以去除第 二坤于底19。此外，可以去除其上仍布置有催化剂层16的4妄触部4 的顶端区i或。以这种方式获得如图5G所示的第三组件层28。在回流焊^接处理中，通过4吏用导电层20的焊4妻来连掮4矣触部 4。以这种方式改进了导电层20与4矣触部4之间的电4妄触。通过4吏用结合图5A至图5G描述的方法，可以获得具有过孔 的层，该过孔包括具有高纵横比的接触部4，从而能够以各种工艺 来生成接触部4和具有接触凹陷部18的层6,并且它们;波此独立。 这可以提供更灵活的制造工艺。图6示出了制造包括具有接触部4的过孔的层6的其他方法， 具有电路7和接触部4的层6可以通过使用已描述的方法来生成。 然后，在4妄下来的处理中，去除4妄触部4，并获4寻第二4妻触凹陷部 22。当形成碳管束形状的接触部4时，通过使用氧等离子体或氢等 离子体来去除碳管束。在图6A中示出了该处理阶段。为了简化处 理，在沉积第二隔离层5之前，在4妄触部4上沉积由钽层和/或氮4匕 钽层构成的其他导电涂层29。还可以沉积其他难:溶、导电初3牛。导 电支撑板21被涂覆到层的底端，其由诸如钬或氮化钛的金属构成。层6已经包括有电路7。以这种方式，获得包括电路7和第二 才妄触凹陷部22的层6。在其它处理中，通过导电材^h(例如，经过电镀的铜)来》真充 第二^妄触凹陷部22。以这种方式，获4寻如图6B所示的具有4妄触部 4的层6。接触部4通过接触线路23连接至电路7。根据选取的实施例，能够以堆叠的形式在4皮此顶部i殳置多个 层。在图6C中示出了该实施例。图6D示出了具有表示电4妾触部4 的具有i真满的第二4妄触凹陷部22的堆叠。图7A示出了使用硅作为衬底1的其他实施例，该衬底上设置 有在硅层之下的硅-锗层，硅层对应于层8。在硅-锗层上外延生长 硅层。硅-锗层是一个独立的层。以这种方式，可以代替SOI衬底， 提供不太昂贵的结构。根据使用的实施例，还可以利用硅在其上外 延生长的其他结构。在如上图所述地沉积接触部4之后，在硅层上 外延地沉积硅。以这种方式，获得包括接触部4的外延石圭层，接触 部4具有高纟从才黄比。石圭-锗层可以具有10到100nm的厚度。图7B示出了包括硅、SiGe、和硅层的衬底，催化剂层10被沉 积在SiGe层上，因此，在催化剂层10上生长4妄触部4，具体地，接触部4由碳管构成，因此在4妾触部4之间形成层6。可以通过高 温分解地沉积的石友来覆盖和渗透石灰管。可以通过湿蚀刻处理选择性 地溶解对应于硅层的硅-锗层。从而，获得具有过孔4的薄硅层。尽管于此已示出并且描述了特定的实施例，^旦本领域技术人员 应当意识到，在不背离本发明范围的情况下，不同的替换和/或等同 的实现可以替代已示出和描述的特定实施例。该应用应当覆盖这里 论述的特定实施例的任何改编或者变化。因此，意味着本发明<又<又 由权利要求及其等同物所限制。
权利要求
1.一种制造集成电路的方法，包括在衬底上由导电材料形成至少一个接触部；以及在所述衬底上沉积直至所述接触部的预定高度的层，包括在所述层中通过所述接触部来提供导电过孔，所述过孔从所述层的一侧引导到相对侧。
2. 根据权利要求1所述的方法，包括在所述层上或者所述层中 形成电路。
3. 才艮才居4又利要求1所述的方法，其中包4舌所述4姿触部至少部分 i也由碳构成。
4. 根据权利要求3所述的方法，其中包括所述接触部由碳纤维 构成。
5. 才艮据4又利要求1所述的方法，包括以碳纤维束的形式沉积一 才妄触部。
6. 根据权利要求4所述的方法，包括形成作为碳纤维的碳管。
7. 根据权利要求1所述的方法，包括涂覆用于在所述衬底的预 定区域上沉积石灰的催化剂材料，/人而沉积所述石灰并通过所述催 化剂材料来生成所述4妄触部。
8. 根据权利要求1所述的方法，包括由半导体材料来沉积所述 层。
9. 才艮据权利要求8所述的方法，包括由硅来形成所述层。
10. 根据权利要求9所述的方法，包括外延沉积所述硅。
11. 根据权利要求1所述的方法，包括沉积具有厚度大于所述接 触部高度的所述层，并向下去除所述层直至所述4妾触部的顶 端。
12. 才艮据权利要求1所述的方法，包括在所述衬底上沉积氧化硅 层，在所述氧化石圭层上沉积硅层，将用于所述4妄触部的凹陷部 引入到所述石圭层中并达到埋入的氧化石圭层，以及沉积用于在所 述凹陷部中沉积所述碳的催化剂材料，并且在所述催化剂材料 上沉积;暖管并形成所述接触部。
13. 根据权利要求12所述的方法，包括沉积具有1到500 nm的 厚度的所述氧化石圭层。
14. 根据权利要求12所述的方法，包括沉积具有10到200 nm 之间的厚度的所述氧化硅层。
15. 根据权利要求11所述的方法，其中包括从由镍、铁、或钴 组成的组中选取的至少 一种材料^皮作为催化剂来沉积。
16. 根据权利要求1所述的方法，包括在所述衬底和所述接触部 上沉积隔离层，用于隔离所述4矣触部，然后，向下去除所述4于 底表面上的所述隔离层直至在所述接触部周围的壳层表面，并 且所述接触部保持被所述隔离材料覆盖。
17. 根据权利要求16所述的方法，其中包括所述隔离层由氮化石圭或氧4b《圭组成。
18. 根据权利要求1所述的方法，包括形成由碳管构成的所述接 触部，并通过乙烯和水蒸气来沉积所述碳管。
19. 才艮据4又利要求1所述的方法，其中包括所述4妄触部具有1 到500 nm的高度。
20. 根据权利要求1所述的方法，其中包括所述接触部具有10 nm 到100 nm的直径。
21. 根据权利要求1所述的方法，包括形成由碳管构成的所述接 触部，并通过经过高温分解地沉积的石友来覆盖所述^友。
22. 根据权利要求1所述的方法，其中包括所述接触部由碳构成， 并且所述碳通过电荷载流子掺杂。
23. 根据权利要求20所述的方法，其中包括通过高温分解地沉 积的所述碳被掺杂。
24. 根据权利要求1所述的方法，包括在所述衬底上形成碳纤维 的导电层，所述导电层^皮图样化，以生成单个4妄触部，并通过 隔离层来覆盖所述接触部。
25. 4艮据权利要求24所述的方法，包括在图样化所述4妄触部之 前，通过高温分解地沉积的碳来渗透石友纤维的所述导电层。
26. 才艮据权利要求24所述的方法，包括形成作为碳管的所述-灰 纤维。
27. 根据权利要求1所述的方法，包括以隔离层的形式提供具有 至少一个4妄触凹陷部的一个层，在所述4十底上涂覆所述隔离层，在所述^妾触凹陷部和在所述4妻触部之间的中间部中沉积所 述4妄触部，以及利用材并+来填充所述隔离层。
28. 根据权利要求27所述的方法，包括在载体上形成所述隔离 层，在将所述隔离层连接到所述衬底之后，去除所述载体。
29. 根据权利要求27所述的方法，包括通过聚合体来填充所述 中间部。
30. 根据权利要求27所述的方法，包括在所述隔离层中或所述 隔离层上形成电路，将所述电路以导电的方式连接至至少一个 所述4妄触部。
31. 根据权利要求1所述的方法，包括〗吏用所述接触部作为牺牲 4妄触部，在形成所述隔离层时去除所述4妄触部并获4寻<接触凹陷 部，通过导电材料来填充所述接触凹陷部，以及获得第二电接 触部。
32. 才艮据4又利要求1所述的方法，包4舌通过钽/氮化钽层来覆盖所述4妄触部；以及 在所述钽/氮化钽层上沉积所述隔离层。
33. —种集成电路装置，包括衬底，具有由^灰纤维束构成的4妾触部，所述束作为过孔 被嵌入到层中。
34. 根据权利要求33所述的装置，其中包括所述束具有小于100 (am的直径。
35. 根据权利要求33所述的装置，其中包括将具有过孔的多个 层设置为堆叠。
36. 根据权利要求33所述的装置，其中包括所述碳纤维摻杂有 杂质。
37. 根据权利要求33所述的装置，其中包括所述碳纤维被形成 为碳管。
38. #4居权利要求33所述的装置，其中包括所述碳纤维至少部 分地被由高温分解生成的碳所覆盖。
39. 才艮据斥又利要求38所述的装置，其中包括通过高温分解地沉 积的^灰来填充在所述^友纤维之间的所述中间部。
40. 根据权利要求33所述的装置，其中包括所述装置被制造成 电路的一部分。
41. 才艮据4又利要求33所述的装置，其中包括所述装置^皮制造成 存储电路的一部分。
42. 根据权利要求33所述的装置，其中包括所述隔离层被形成 为所述束周围的壳层，所述壳层^皮沉积的石圭层围绕。
43. 根据权利要求42所述的装置，其中包括所述硅为外延沉积 的硅。
44. 根据权利要求33所述的装置，其中包括所述束具有在1 (im 到100pm之间的高度。
45. 4艮据4又利要求33所述的装置，其中包括所述束具有在10 nm 到100 nm之间的直径。
46. 才艮据4又利要求33所述的装置，其中包括具有接触部的多个 层4皮-没置为过孔，所述多个层通过焊4妄连^^波此才几械连4妄，以 及所述层的所述4妄触部^皮此电连4妾。
47. —种集成电路，包括衬底；至少一个接触部，形成在所述村底上且由导电材料构成；层，所述层沉积在所述衬底上直至所述4妄触部的预定高 度，包括在所述层中通过所述接触部提供的导电过孔，所述过 孔/人所述层的一侧引导到相对侧。
48. 根据权利要求47所述的集成电路，包括形成在所述层上或所述层中的电路。
49. 根据权利要求47所述的集成电路，其中包括至少部分地由 〃暖构成的所述4妄触部。
50. 根据权利要求49所述的集成电路，其中包括由碳纤维构成 的所述接触部。
51. 根据权利要求47所述的集成电路，包括以碳纤维束的形式 沉积的一接触部。
52. 根据权利要求50所述的集成电路，包括作为碳纤维形成的 碳管。
53. 根据权利要求47所述的集成电路，包括在所述4于底上的氧化石圭层； 沉积在所述氧化石圭层上的石圭层；凹陷部，用于所述4妄触部的所述凹陷部#1引入到所述石圭 层中并达到埋入的氧化石圭层；以及催化剂材^",用于在所述凹陷部中沉积所述碳，以及沉 积在所述催化剂材料上并形成所述接触部的碳管。
全文摘要
本发明涉及一种集成电路，以及一种用于制造集成电路的方法。在一个实施例中，在衬底上形成导电材料的至少一个接触部。在衬底上将层沉积至接触部的预定高度。在层中通过接触部提供导电过孔。
文档编号H01L21/768GK101217128SQ20071030709
公开日2008年7月9日 申请日期2007年12月27日 优先权日2007年1月4日
发明者哈里·黑德勒, 弗朗茨·科鲁普尔, 罗兰·伊尔西格勒 申请人:奇梦达股份公司