专利名称：用于光探测器阵列的前侧电触点及其制造方法
技术领域：
本发明的实施方案涉及正一本征一负(PIN)或者负一本征一正 (NIP)光电二极管阵列，以及制造PIN/NIP光电二极管阵列的方法。
背景技术：
正一本征一负(PIN)光电二极管(或者"PIN二极管")在本领 域中是公知的。PIN光电二极管包括夹在分别用作阳极和阴极的较重的 p掺杂和n掺杂半导体区之间的轻掺杂本征区。PIN光电二极管的传感 器表面通常涂覆有氧化物或氮化物钝化层。PIN 二极管的名字源于正、 本征和负(P-I-N)材料的叠层顺序。
一般来说，光电二极管是将光转化成电流的半导体器件。PIN 二 极管通常在其作为入射辐射的强度、波长和调制率的函数的电导率方 面显示出增加。
发明内容
简要地说，本发明的实施方案包括光电二极管，该光电二极管包
括具有前表面和后侧表面的半导体。该半导体包括具有第一导电性的
第一有源层，具有与第一导电性相反的第二导电性的第二有源层，以
及分开第一和第二有源层的本征层。光电二极管还包括具有穿过第二 有源层和本征层延伸到第一有源层中的深度的多个隔离沟槽。该隔离
沟槽设置为将光电二极管分成多个单元，且形成与多个单元中每一个 下方的第一有源层电连通的中心沟槽区。侧壁有源扩散区沿着每一个 隔离沟槽侧壁延伸隔离沟槽深度，并且通过用第一导电性的掺杂剂掺 杂隔离沟槽的至少部分侧壁而形成。导电材料填充隔离沟槽。第一电 触点经由中心沟槽区与多个单元中每一个下方的第一有源层电连通。多个第二电触点分别与多个单元中一个的第二有源层电连通。第一电 触点和该多个第二电触点形成在光电二极管的前表面上。
本发明的另一实施方案包括制造光电二极管的方法，该方法包括 提供具有前表面和后侧表面的半导体的步骤。该半导体包括具有第一 导电性的第一有源层、具有与第一导电性相反的第二导电性的第二有 源层，以及将第一和第二有源层分开的本征层。该方法还包括形成具 有穿过第二有源层和本征层延伸到第一有源层中的深度的多个隔离沟
槽的步骤。该隔离沟槽设置为将光电二极管分成多个单元，和形成与 多个单元中每一个下方的第一有源层电连通的中心沟槽区。该方法还
包括以下步骤用第一导电性的惨杂剂掺杂隔离沟槽的至少部分侧壁， 以形成沿着每个隔离沟槽侧壁延伸隔离沟槽深度的侧壁有源扩散区， 用导电材料填充隔离沟槽，形成经由中心沟槽区与多个单元中每一个 下方的第一有源层电连通的第一电触点，以及形成分别与多个单元中 一个的第二有源层电连通的多个第二电触点。第一电触点和该多个第 二电触点形成在光电二极管的前表面上。
本发明的再一实施方案包括在绝缘体上硅(SOI)半导体的至少两 个电元件之间形成电触点的方法，该方法包括下列步骤提供具有第 一导电性的第一区域和第二导电性的第二区域的绝缘体上硅半导体， 形成穿过第一区域延伸到第二区域中的至少一个沟槽，用第二导电性 的掺杂剂掺杂至少一个沟槽的侧壁，以沿着每个隔离沟槽侧壁形成侧 壁有源扩散区，用导电材料填充该至少一个沟槽，以及形成经由该至 少一个沟槽和侧壁有源扩散区而与第一区域电连通的第一电触点。
当结合附图时，将更好地理解本发明优选实施方案的以下详细描 述。为了说明本发明，图中示出了目前优选的实施方案。然而，应当 理解，本发明不限于所示出的精确排列和手段。图中
图1是根据本发明第一优选实施方案的光电二极管的俯视图，所示的图省略了氧化物层，且示出了半透明的第一电触点，以说明在第 一电触点下方的中心沟槽区；
图2是沿着图1的线2 — 2取得的图1的光电二极管的局部侧面剖 视图，该图省略了外围的隔离沟槽，且示出了中心沟槽区的第一种排 列；
图3是根据本发明的第二优选实施方案的光电二极管的局部侧面 剖视图，该图省略了第二有源层，省略了外围的隔离沟槽，且示出了 中心沟槽区的第二实施方案排列；
图4A-4F是一系列局部侧面剖视图，该图省略了第二有源层，省 略了外围的隔离沟槽，且示出了制造过程中各阶段中的图3的光电二 极管；
图5A和5B是用于制造图1和3的光电二极管的制造方法的步骤 的流程图；和
图6是在绝缘体上硅(SOI)半导体的至少两个电元件之间形成电 触点的方法的流程图。
具体实施例方式
仅为了方便起见，以下描述中使用某些术语，且这些术语不作限 制作用。词"右"、"左"、"下部"和"上部"指所参考的图中的 方向。词"向里"和"向外"分别是指指向和远离所描述物体几何中 心及其所指部件的方向。术语包括上面具体提到的词、其派生词以及 相似意义的词。此外，如在权利要求书和说明书相应部分中使用的词 "一"和"一个"指的是"至少一个"。
如在此所使用的，导电性的参考应当反映所示出和所描述的实施 方案。然而，本领域技术人员知道p型导电性能与n型导电性相转换 且该器件在功能方面仍正确。因此，在此使用了导电性的地方，技术 人员应当意识到，在以n型导电性作参考的地方，可替换为p型导电 性，反之亦然。图标记表示相似元件，图1
一2中示出了根据本发明第一优选实施方案的正一本征一负(PIN)光 电二极管10。 PIN光电二极管IO优选分成多个单独的单元12。于图1 中示出四个单元12，但是单元12的数量可以更多或更少。光电二极管 10是具有光敏性前表面14和后侧表面16的半导体。光电二极管10包 括形成第一有源层22的半导体基板20。第一有源层22具有后侧表面 24和顶表面26。使用具有第一导电性的掺杂剂重掺杂第一有源层22。 第一导电性优选是n型，且第一有源层22优选形成阴极。作为替换， 第一导电性可以是p型，且第一有源层22可形成阳极。优选地，基板 20由硅(Si)形成，但是作为替换，可由其他材料例如砷化镓(GaAs)、 锗(Ge)以及半导体制造领域非常公知的其他适合材料形成。
具有与第一有源层顶表面26相邻的后侧表面32和顶表面34的第 二半导体层30形成本征层36。优选地，使用n型掺杂剂轻掺杂本征层 36。作为替换，本征层36可由基本不含有杂质的半导体材料形成。因 此，不应认为术语"本征"是限制性的，且本发明的本征层36可包括 由半导体制造领域中公知的各种常规材料形成的纯的和掺杂的半导体 基板。
光电二极管10进一步包括形成具有与第一有源层30的第一导电 性相反的第二导电性的第二有源层42的第三半导体层40。第二有源层 42具有与本征层顶表面34相邻的后侧表面44。第二有源层42具有顶 表面46。第二导电性优选是p型，且第二有源层42优选形成阳极。作 为替换，第二导电性可以是n型，且第二有源层可形成阴极。本征层 36将第一和第二有源层22、 42分开。
优选地，氧化物层50形成在第二有源层顶表面46上。氧化物层 50具有与第二有源层顶表面46相邻的后侧表面52和顶表面54。氧化 物层50 (如果存在的话)形成改善了光电二极管10的光吸收效率的介 电千涉反射镜。形成多个隔离沟槽70，且沟槽70至少部分地用于将光电二极管 IO分成多个(示出为4个)单元12。如半导体制造领域中公知的，沟 槽70降低了单元12之间的电串扰。沟槽70优选深度为D。，穿过氧化 物层50 (如果存在的话)、第二有源层42、本征层36并至少部分地 延伸到第一有源层22中。优选提供外围沟槽72和内部沟槽74。外围 沟槽72至少在光电二极管10的至少一部分外部周界附近延伸。内部 隔离沟槽74通常设置在内部以将光电二极管10分成单元12，将每个 单元12相互电隔离。内部隔离沟槽74还设置为形成与多个单元12中 每一个的第一有源层22电连通的中心沟槽区76。更具体地，在所示出 的实施方案中，中心沟槽区76通过分别从光电二极管10的一侧向相 反侧延伸的两个中间内部沟槽74的交叉而形成。中心沟槽区76还包 括两个同心的基本为方形的(当从图1的俯视图看时)中间沟槽图案， 其每一个中心都在两个中间内部沟槽74的交叉点附近。每个沟槽70 都包括优选设置在距离光电二极管顶表面14深度为D。处的沟槽底部 78和沟槽侧壁80。如以下将进一步讨论的，用第一导电性的掺杂剂掺 杂沟槽侧壁80，以形成沿着每一个隔离沟槽侧壁80延伸隔离沟槽深度 的侧壁有源扩散区82。隔离沟槽70优选填充有导电材料84，诸如掺 杂的或未掺杂的多晶硅。
在中心沟槽区76中的隔离沟槽70设置为在相邻沟槽70的侧壁80 之间具有横向间距L (见图l和2)。在图l和2中所示出的实施方案 中，横向间距L不大于侧壁有源扩散区82横向深度Ld (见图3)的两 倍。因此，侧壁有源扩散区82在中心沟槽区76中相邻沟槽70之间至 少基本连续横向延伸。
在光电二极管前表面14上，第一电触点90形成在中心沟槽区76 的顶部上，且该第一电触点90与多个单元12中每一个下方的第一有 源层22电连通。由于第一电触点90与优选阴极第一有源层22电接触， 因此第一电触点90优选是阴极。多个第二电触点(未示出)也形成在光电二极管前表面14上。多个第二电触点中每一个都与一个单元12 的第二有源层42电连通。由于第二电触点(未示出)与优选阳极的第 二有源层42接触，因此第二电触点优选是阳极。
现在参考图3，在第二实施方案的光电二极管IO，中，中间沟槽区 76'中相邻沟槽70之间的横向间距L'由第一实施方案光电二极管10的 横向间距L增加。第二实施方案的横向间距L，大于每一相邻侧壁有源 扩散区82的横向深度Lo的两倍。由此，在第二实施方案中心沟槽区 76'中，相邻侧壁有源扩散区82在相邻沟槽70之间仅部分延伸。通过 第二实施方案中心沟槽区76'的较大占地面积或者俯视图截面面积，第 二实施方案第一电触点90'的长度和宽度等量增加。另外，第二实施方 案光电二极管10'的操作和结构与第一实施方案光电二极管10的结构 和操作基本相同或相似。
继续参考图3，通过增加第二实施方案横向间距L',以使得侧壁 有源扩散区82在相邻隔离沟槽70之间仅部分延伸，至少部分本征层 顶部表面34可以用第一导电性的掺杂剂掺杂，以形成至少一个且优选 为(如所示出的)多个本征层上表面有源扩散区86。本征层上表面有 源扩散区86由此在本征层上表面34上形成了连至沟槽侧壁有源扩散 区82的电触点。
现在参考图4A — 4F和5A—5B，使用制造方法100制造第一和第 二实施方案光电二极管10和10'。仅为了方便起见，方法100的步骤 由"第一"、"第二"等表示，且这种命名法不必表示所进行步骤的 顺序。方法IOO包括第一步骤110，提供掺杂以形成具有第一导电性的 第一有源层22的半导体基板20。在第二步骤120中，形成本征层36 的第二层30形成在第一有源层22上。在第三步骤130中，形成具有 与第一导电性相反的第二导电性的第二有源层42的第三层40形成在 本征层36上。在第四步骤140中，氧化物层50形成在第二有源层42 上。在第五步骤150中，光致抗蚀剂掩模形成在氧化物层50上。第一至第五步骤110至150是常规的且不需要进一步详细地描述。
在第六步骤160中，形成多个隔离沟槽70，每个沟槽70都具有深 度D。且其穿过第二有源层42和本征层36延伸且至少部分延伸到第一 有源层22中。隔离沟槽70设置为将光电二极管10或10'分成多个单 元12。隔离沟槽70进一步设置为形成与多个单元12中的每一个下方 的第一有源层22电连通的中心沟槽区76。
优选地，通过常规半导体制造工艺，诸如等离子体蚀刻、反应离 子蚀刻(RIE)或化学蚀刻，形成沟槽70。如果需要的话，可使用常规 工艺，诸如等离子体蚀刻或湿法蚀刻，平坦化沟槽侧壁80。图4A表 示完成第一至第六步骤110至160之后加工中的光电二极管10或者 10，，然而注意第三步骤130的第二有源层42已经从图4A中省略了 。
在优选的第七步骤170中，蚀刻与沟槽70上边缘相邻的氧化物层 50以形成底切区56。常规光致抗蚀剂掩模60可用于保护未被蚀刻的 那部分氧化物层50。底切区56优选使用湿法蚀刻工艺形成。如下所讨 论的，提供底切区56有利于形成本征层上表面有源扩散区86。图4B 表示一旦完成第一至第七步骤110至170之后加工中的光电二极管10 或10，。
在第八步骤180中，使用半导体制造领域中非常公知的常规技术 去除光致抗蚀剂掩模60，留下氧化物层50以形成在沟槽70或者相邻 的沟槽顶部边缘中都不存在的氧化物掩模。在第九和第十步骤190和 200中，分别形成沟槽侧壁80和本征层上表面有源扩散区82、 86。在 第九步骤190中，毯式扩散工艺对沟槽侧壁80和与沟槽侧壁相邻的本 征层上表面施加第一导电性的掺杂剂。在第十步骤200中，推进自步 骤190的沉积，以产生有源扩散区82和86。图4C表示完成第一至第 九步骤110—190之后加工中的光电二极管10或10'。图4D表示完成 第一至第十步骤110 — 200之后加工中的光电二极管10或10'。使用常规技术，诸如离子注入、固体扩散、液体扩散、旋涂沉积、
等离子体掺杂、气相掺杂、激光掺杂等，进行步骤190、 200的掺杂工 艺。掺杂硼B导致较重的p型区，掺杂磷导致较重n型区，而掺杂砷 Ar导致较重的n型区。根据本征层36的材料和所需的掺杂强度，可以 利用其它掺杂剂，诸如锑Sb、铋Bi、铝A1、铟In、镓Ga等。
在第十一步骤210中，用导电材料诸如多晶硅填充隔离沟槽70。 多晶硅84可以是掺杂的或是未掺杂的。优选使用常规化学机械抛光 (CMP)工艺去除任何过量的多晶硅。图4E表示完成第一至第十一步 骤110 — 210之后加工中的光电二极管10或10'。
在第十二步骤220中，去除至少在中心沟槽区76中的部分氧化物 层50，以暴露出本征层36的部分上表面。然后，在第十三步骤230中， 优选对中心沟槽区76的上表面实施掺杂剂扩散工艺，以提供第一电触 点90和多晶硅84之间良好的欧姆接触。在第十四步骤240中，第一 电触点90形成在中心沟槽区76的上表面上。第一电触点卯由此分别 与侧壁和本征层上表面有源扩散区82和86电连通。图4F表示完成第 一至第十四步骤110 — 240之后加工中的光电二极管IO或10'。在第十 五步骤250中，形成多个第二电触点(未示出)，其分别与每个单元 12的第二有源层42电连通。
使用半导体制造领域中公知的常规技术，诸如溅射、蒸发和/或 电镀，形成第一电触点90和多个第二电触点(未示出)。电触点可由 用于形成电触点的常规材料形成，所述材料诸如铝、铝硅合金、铜、 金、银、钛、钨、镍、或者掺杂或未掺杂的多晶硅。
方法IOO可改进以用作在绝缘体上硅(SOI)半导体的至少两个电 元件之间形成电触点的方法。参考图6， SOI方法300包括第一步骤 310，提供具有第一导电性的第一区和第二导电性的第二区的绝缘体上硅半导体(和前面一样，方法300步骤的顺序标志符不必反映所实施
步骤的顺序)。在第二步骤320中，形成穿过第一区延伸到第二区中 的至少一个沟槽。在第三步骤330中，至少一个沟槽的侧壁掺杂有第 二导电性的掺杂剂，以沿着每一个隔离沟槽侧壁形成侧壁有源扩散区。 在第四步骤340中，用导电材料诸如掺杂或未掺杂的多晶硅填充至少 一个沟槽。在第五步骤350中，形成与第一区经由至少一个沟槽和侧 壁有源扩散区电连通的第一电触点。
由前述内容，可看出本发明的实施方案涉及具有第一电触点和形 成在光敏感前表面上的多个第二电触点的光电二极管。本发明的实施 方案进一步涉及制造这种光电二极管的方法。本领域技术人员应当理 解，可对上述实施方案作出改变，而不超出其宽泛的发明原理。因此 应当理解，本发明不限于所公开的具体实施方案，而是旨在覆盖本申 请的构思和范围内的改进。
权利要求
1. 一种光电二极管，该光电二极管包括半导体，该半导体具有前表面和后侧表面并且包括具有第一导电性的第一有源层，具有与第一导电性相反的第二导电性的第二有源层，和将第一和第二有源层分开的本征层；多个隔离沟槽，具有穿过第二有源层和本征层延伸到第一有源层中的深度，该隔离沟槽设置为将光电二极管分成多个单元，且该隔离沟槽设置为形成与所述多个单元中每一个下方的第一有源层电连通的中心沟槽区；侧壁有源扩散区，沿着每个隔离沟槽侧壁延伸隔离沟槽深度，并通过用第一导电性的掺杂剂掺杂隔离沟槽的至少部分侧壁而形成；填充隔离沟槽的导电材料；经由中心沟槽区与所述多个单元中每一个下方的第一有源层电连通的第一电触点；和分别与所述多个单元之一的第二有源层电连通的多个第二电触点，第一电触点和所述多个第二电触点形成在光电二极管的前表面上。
2. 如权利要求1的光电二极管，其中隔离沟槽设置在中心沟槽区 中，以在相邻沟槽之间具有不大于每个侧壁有源扩散区横向深度两倍 的横向间距，以使侧壁有源扩散区在中心沟槽区中的相邻沟槽之间基 本连续地横向延伸。
3. 如权利要求2的光电二极管，其中隔离沟槽设置在中心沟槽区 中，以在相邻沟槽之间具有基本上等于每个侧壁有源扩散区横向深度 两倍的横向间距。
4. 如权利要求1的光电二极管，其中所述沟槽设置在中心沟槽区 中，以在相邻沟槽之间具有大于每个侧壁有源扩散区横向深度两倍的横向间距，以使侧壁有源扩散区在中心沟槽区中的相邻沟槽之间仅部 分横向延伸。
5.如权利要求1的光电二极管，其中第一导电性是p型和n型中 的一种，并且第二导电性是p型和n型中的另一种。
6. 如权利要求1的光电二极管，
7. 如权利要求6的光电二极管， 性的掺杂剂。
8. 如权利要求6的光电二极管， 杂有第一导电性的掺杂剂。其中所述导电材料是多晶硅。 其中所述多晶硅掺杂有第一导电其中本征层的至少部分上表面掺
9. 如权利要求1的光电二极管，其中第一有源层是阴极和阳极中 的一种，并且第二有源层是阴极和阳极中的另一种。
10. 如权利要求1的光电二极管，其中每个隔离沟槽沿着沟槽深 度的形状基本上呈线性且具有纵轴。
11. 如权利要求10的光电二极管，其中隔离沟槽纵轴基本上垂直 于所述前表面。
12. —种制造光电二极管的方法，该方法包括 提供半导体，该半导体具有前表面和后侧表面并且包括 具有第一导电性的第一有源层，具有与第一导电性相反的第二导电性的第二有源层，和 将第一和第二有源层分开的本征层；形成具有穿过第二有源层和本征层延伸到第一有源层中的深度的 多个隔离沟槽，该隔离沟槽设置为将光电二极管分成多个单元，且该隔离沟槽设置为形成与所述多个单元中每一个下方的第一有源层电连 通的中心沟槽区；用第一导电性的掺杂剂掺杂隔离沟槽的至少部分侧壁，以形成沿着每个隔离沟槽侧壁延伸隔离沟槽深度的侧壁有源扩散区；用导电材料填充隔离沟槽；形成经由中心沟槽区与所述多个单元中每一个下方的第一有源层 电连通的第一电触点；和形成分别与所述多个单元之一的第二有源层电连通的多个第二电 触点，第一电触点和所述多个第二电触点形成在光电二极管的前表面 上。
13. 如权利要求12的制造光电二极管的方法，其中本征层的至少 部分上表面掺杂有第一导电性的掺杂剂，以形成至少一个本征层上表 面有源扩散区。
14. 如权利要求13的制造光电二极管的方法，其中本征层上表面 的掺杂包括第一步骤毯式掺杂；和之后的第二步骤推进工艺。
15. 如权利要求12的制造光电二极管的方法，其中沟槽侧壁的掺 杂使用离子注入、固体扩散、液体扩散、旋涂沉积、等离子体掺杂、 气相掺杂和激光掺杂中的一种来实施。
16. 如权利要求12的制造光电二极管的方法，其中沟槽侧壁的掺 杂包括第一步骤毯式掺杂；和之后的第二步骤推进工艺。
17. 如权利要求12的制造光电二极管的方法，其中所述多个隔离 沟槽使用等离子体蚀刻、反应离子蚀刻(RIE)和化学蚀刻中的一种形 成。
18. 如权利要求12的制造光电二极管的方法，该方法进一步包括在第二有源层上形成氧化物层； 在氧化物层上形成光致抗蚀剂层以形成蚀刻掩模； 蚀刻光致抗蚀剂掩模下方的氧化物层，以形成接近光致抗蚀剂掩 模边缘的底切区。
19. 如权利要求18的制造光电二极管的方法，其中使用反应离子 蚀刻来蚀刻所述氧化物层。
20. 通过如权利要求12的方法制造的光电二极管。
21. 在绝缘体上硅(SOI)半导体的至少两个电元件之间形成电触点的方法，该方法包括提供具有第一导电性的第一区和第二导电性的第二区的绝缘体上硅半导体；形成穿过第一区延伸到第二区中的至少一个沟槽； 用第二导电性的掺杂剂掺杂所述至少一个沟槽的侧壁，以沿着每 一个隔离沟槽侧壁形成侧壁有源扩散区；用导电材料填充所述至少一个沟槽；和形成经由所述至少一个沟槽和侧壁有源扩散区而与第一区电连通 的第一电触点。
全文摘要
一种光电二极管，其包括半导体，该半导体具有前和后侧表而以及由本征层分开的具有相反导电性的第一和第二有源层。填充有导电材料的多个隔离沟槽延伸到第一有源层中，将光电二极管分成多个单元，并形成与每个单元下方的第一有源层电连通的中心沟槽区。侧壁有源扩散区沿着每个侧壁延伸沟槽深度，并通过用第一导电性的掺杂剂掺杂至少部分侧壁而形成。第一触点经由中心沟槽区与每个单元下方的第一有源层电连通。多个第二触点分别与所述多个单元之一的第二有源层电连通。第一和第二触点形成在光电二极管的前表面上。
文档编号H01L29/76GK101432885SQ200780014816
公开日2009年5月13日 申请日期2007年3月2日 优先权日2006年3月2日
发明者休·J·格里芬, 康纳尔·布罗冈, 科马克·麦克纳马拉, 罗宾·威尔逊 申请人:艾斯莫斯技术有限公司