专利名称：完全和均匀地硅化的栅极结构及其形成方法
技术领域：
本发明涉及半导体器件中晶体管结构的形成，并且更具体地涉及 MOS/CMOS (金為氧化物半导体/互补金属氧化物半导体)器件中硅化物导 体的形成。
背景技术：
随着复杂的集成半导体器件的设计的进化，存在对于单个器件中更多的 功能、增加的性能和降低的功耗的持续的要求。为了满足这些要求，设计者 发现了缩减晶体管几何、减小寄生效应和泄漏和增加速度的途径。每次具体 的技术到达其性能的极限，设计者都提出新技术和设计策略以便允许整个新 一代的更小、更密、更有效的半导体器件。该在半导体器件设计中的持续进 化的模式已经基本未衰退地持续了接近四十年并且没有停止的迹象。
当前，半导体制造工艺中的临界尺寸已经被减小至进入深亚微米范围。 然而某些临界尺寸的减小，(例如MOS晶体管的栅极长度)，要付出代价 相关器件特性的降低。经常该降低足够明显使得通过减小特征尺寸所获得的 优点可以被抵消。例如随着栅极电介质的厚度已经被减小(现在在厚度方 面远小于20埃)， 一结果是增加了栅极泄漏电流和增加了从多晶硅栅极结构 的掺杂剂的扩散(经常称作"多晶硅耗尽效应")。现在在栅极结构中使用掺 杂多晶硅的替代物，例如金属和硅化物，以便緩和多晶硅耗尽效应并且控制 泄漏电流，并且因而确保高度集成CMOS器件的电性能。
硅化物是硅和金属的合金。在现代半导体工艺中，在硅器件制造中使用硅化物作为导体材料变得日益普遍。钛的硅化物(例如TiSb)、钴的硅化物
(CoSi2)、镍的硅化物(NiSi2)和各种其它金属的硅化物已经被成功地用作 导体材料。当以该方式被使用时，硅化物结合了金属和多晶硅的优点，展示 了非常低的电阻率-明显地低于多晶硅-和极小或没有电迁移。
硅化物通过导致起导体或电极作用的金属-硅合金(硅化物)形成的称 为"硅化，，的退火(烧结)工艺而形成。例如，Ti可以被沉积于硅上并且在 RTA (快速热退火)工艺中被退火以便形成TiSi2。硅化物形成工艺在Si和 被沉积的金属之间的界面开始，并且从此向外"生长"。任何未转换的金属 可以随后通过选择性的蚀刻而被去除。
硅化工艺的自对准变体，称为"自对准多晶硅化(salicidation)"或"自 对准多晶硅化工艺(salicide process)"(通过合并"自对准(Self - Aligning )" 中的字母"s，，和"A"和硅化"(silicidation and silicide )，'而形成的术语)， 是其中硅化物导体仅在其中被沉积的金属(它在退火之后变为硅化物的金属
成份)与硅直接接触的区域中形成的工艺。
硅化物4册极典型地通过自对准多晶硅化而形成，其中掺杂的多晶硅栅极 被硅化物形成金属(例如Co)的层覆盖并且随后被转换为金属硅化物(通 过硅化)。硅化物栅极导体提供了比传统多晶硅栅极更好的器件性能，由于 减小了栅极掺杂剂耗尽，然而，仅当栅极是完全和均匀硅化时才可以实现最 佳整体性能。尽管许多工艺宣称生产"完全硅化的"栅极导体，但是其对于 硅化物形成的"梯度，，性质的依赖趋于在栅极中生产非均匀的硅化物成份(由 于栅极多晶硅至硅化物的非均匀的转换)。通常难于在栅极中均匀地和完全 地将多晶硅转换为硅化物，因为长的扩散路径和由于与硅化工艺相关的体积 膨胀引起的压应力。当多晶硅未被完全地和均匀地转换为硅化物时，器件性 能下降，并且由于在栅极硅化物成份上的器件到器件的变化，器件到器件参 数变化增加。
通过将临界尺寸持续减小至深亚微米范围所产生的另一问题(通常与栅 极硅化无关)是传统光刻构图技术被推至其最小特征尺寸界限之外。已经变 得需要考虑用于在半导体晶片上构图的亚光刻特征的技术(即构图比使用传 统光刻技术可以实现的更小的特征尺寸)。
当前技术水平(和未来的CMOS技术)要求连接CMOS器件，例如场 效应晶体管(FET)至线后端(BEOL)布线的50nrn以下的金属导体。然而，当前可以获得的0.93数字孔径(NA)光刻工具仅可以解析直径100nm或更 大的开口的光刻图案。将来』代的1.2NA光刻工具期望生产具有直径小至 70nm至80nm的开口的光刻图案，但是也未小至足以生产希望的50nm的直 径。没有生产更小的、希望的开口的工具，就不能实现最大潜在的电路密度。 这仅是传统光刻工具如何在试图生产某些希望的半导体特征中在其极限上 或极限之外的实例之一，指出了亚光刻特征构图的需求。
由于涉及制造纳米结构(纳米尺度结构)的挑战，不断地寻找新技术和 材料，以便使纳米制造(纳米结构的制造)更为容易，更为廉价和更为通用。 在该方面称为嵌段共聚物的材料的膜示出了极大的潜力，因为它们自组装为 有序的，化学区分的(即微-相分离)的畴，其具有从10至40nm范围的尺 寸。嵌段共聚物膜可以被用作在半导体、光学和磁介质材料中建造纳米结构 的模板(即抗蚀剂)，具有亚光刻线宽、余量和公差，和线-边缘特性，其 由热力学而非标准抗蚀剂工艺所控制。
自组装的现象本质上不是未知的。自组装的一些容易识别的实例范围从 雪花至海螺壳至沙丘，所有这些都响应具体的外部条件而形成一些类型的规 则或有序的图案。自组装嵌段共聚物性能基本相同，但是产生纳米尺度尺寸 的重复图案
嵌段共聚物由不同聚合的单体构成。例如，Ps-b-PMMA是聚苯乙烯-b-聚(曱基曱基丙烯酸曱酯)的缩写并且通过首先聚合苯乙烯，并且随后聚 合MMA而制成。该聚合物是"双嵌段共聚物"因为它包含两个不同的化学 嵌段。三嵌段、四嵌段、五嵌段等也可以被制成。双嵌段共聚物使用"活性 聚合(living polymerization )"技术而制成，例如原子转移自由基聚合(ATRP ), 可逆添加碎片链转移(RAFT)，活性阳离子或活性阴离子聚合。嵌段聚合物 在本文中尤为关注，因为其在正确的热力学条件下"微相分离"从而形成周 期性的纳米结构的能力。
图1A是现有技术结构100的平面图，该结构100包括第一聚合物的纳 米尺度垂直柱104的规则的、构图的平面阵列，其形成于第二聚合物102的 平面层内并且在所有侧被其包围。该规则构图的阵列通过包括第 一和第二共 聚物的混合物的双嵌段共聚物的自组装而形成，在该情形第一和第二共聚物 是聚苯乙烯(柱104)和PMMA (周边场102)。
图1B是对于图1A的上述现有技术的结构IOO的截面图。包括纳米尺度垂直聚苯乙烯柱104和PMMA 102的周边平面场的结构的构图的阵列形成 于基板材料106"的表面上。该基板106可以是工艺中的半导体晶片、光学材 料或;兹介质材料。
尽管在半导体晶片上形成纳米结构的嵌段共聚物的有用性，它们现在尚 未示出尤其对于构图CMOS器件有用。总而言之，CMOS技术要求单独结 构单位的精确布置和定位以便成功地在布线层中形成金属线和通孔。通过自 组装嵌段共聚物形成的纳米尺度结构的大的、有序的阵列可以是规则的，但 是其空间频率取决于共聚物成份并且对于所有实际用途的目的，其空间"相 位"是不可预测的。结果，通过这些自组装嵌段共聚物产生的图案缺少对于 在CMOS技术中生产线和通孔有用的结构所要求的精确和可预测的对准和 定位。
发明内容
因此，本发明技术的目的是提供完全和均匀的硅化MOS栅极结构。 本发明技术的又一目的是以可应用于普通CMOS工艺并且与普通
CMOS工艺相容的方式提供完全和均匀地硅化的栅极导体。
本发明技术的又一目的是完成前述目的同时最小化额外的工艺步骤。 本发明技术的又一目的是可靠地并且可预测地完成栅极多晶硅至硅化
物的完全转换。
本发明技术的又一 目的是实现MOS栅极导体中均匀的硅化物成份。 根据本发明，通过暴露先前形成的多晶硅栅极导体的顶部，随后用亚光 刻、亚临界尺寸、纳米尺度"通孔"(开口 )深深地"穿孔"所述导体栅极， 而形成遍及栅极的整个体积的高度均匀的硅化物成份。硅化物形成金属(例 如，钴、鴒等)随后被沉积于被暴露的多晶硅栅极上方，覆盖所述多晶硅栅 极并且填充穿孔。RTA (快速热退火)工艺随后被用于转换多晶硅为硅化物。 因为多晶硅栅极导体的极其小但是深的穿孔，大量的多晶硅表面区与硅化物 形成金属接触，并且该接触区延伸遍及多晶硅的体积。这导致完全和非常均 匀的多晶硅的硅化。使用传统光刻技术不能产生的穿孔，利用自组装双嵌段
共聚物的薄层而形成。当被退火时，共聚物将其自身组织为规则的亚光刻纳 米尺度的柱的图案，其被"显影，，以便去除形成柱的聚合物成份，由此留下 可以被用作形成穿孔(通过传统蚀刻技术，例如RIE)的"模板"的纳米尺度开口的图案。选择性的蚀刻工艺确保仅有被暴露的栅极多晶硅被穿孔。本 质上，本发明的技术采用了自对准硅化，或"自对准多晶硅化"工艺。
根据本发明的 一方面，源极/漏极导体的硅化可以与栅极硅化分开进行。 这通过在当源极、漏极和栅极导体都被暴露时的点的硅化而被实现。因为栅 极导体非常高，所以与源极/漏极导体区相比，在该点仅有栅极导体的浅顶部
被转换为硅化物。氮化物(例如Si3N4)衬层随后被设置于整个半导体器件 上方，形成ILD (层间电介质，例如Si02)层并且4吏用CMP (化学机械抛 光)工艺以回抛光并且平坦化足够远，以便去除栅极导体的被硅化的部分并 且暴露未转换的栅极多晶硅。在该点，仅有被暴露的、可转换的硅是栅极导 体的顶部。接着，双嵌段共聚物被沉积(在有机下层和硬掩模层顶上)并且 通过退火被构图。共聚物层被"显影，，并且栅极通过选择性的蚀刻工艺被穿 孔。以下更详细地描述该工艺。随后进行被穿孔的栅极导体的硅化。
根据本发明的另 一方面，当栅极硅化与源极/漏极导体硅化分开进行时， 不同的硅化物成^分可以被用于栅杈导体，例如，通过在多晶硅栅极导体的硅
(silicide - forming metal)硅化栅极。
根据本发明的另 一方面，源极/漏极导体和栅极导体的硅化可以同时进 行，同时仍然实现栅极多晶硅的完全和均匀的珪化。这通过在当源极/漏极导 体和栅极导体都被暴露的工艺点(形成栅极"叠层"紧接着之后)在整个半 导体器件上方布置平坦化的有机下层而实现。栅极导体整体坐落于源极/漏极 导体的层级的上方。硬掩模层被设置在下层上方，并且自组装双嵌段共聚物 层被设置在硬掩模层的顶上。共聚物层被退火以便形成重复的纳米尺度图 案，随后被显影以形成纳米尺度开口的图案，其用作蚀刻模板。蚀刻工艺允 许穿过下层进行，并且进入栅极多晶硅直至栅极多晶硅被深深地穿孔，但是 在到达薄栅极电介质之前停止。通过在该点停止，源极/漏极导体保持未被触 动。剩余的共聚物层"模板"、硬掩模层和下层都被去除，并且进行源极/漏 极导体和栅极导体的硅化。因为穿孔，栅极多晶硅在源极/漏极导体被转换的 同时被完全和均匀地转换。
根据本发明的一方面，在半导体器件上完全和均匀硅化的栅极导体的形 成可以通过首先提供在其中一或更多的栅极叠层已经被形成于硅基板上的 点的工艺中的半导体器件而实现。各栅极叠层还包括覆盖薄栅极电介质的栅极导体，薄栅极电介质将栅极导体与在基板中所界定的对应的沟道区间隔 开。栅极导体材料可以是多晶硅。在该点，栅极导体的顶部和源极/漏极区被 暴露。接着，进行硅化以便转换源极/漏极导体区和栅极导体的顶部。由于该 工艺固有地是自对准的，所以它是"自对准多晶硅化，，工艺。接着，衬层形 成于半导体器件上方，并且ILD(电介质)层形成于衬层上方并且被平坦化。 平坦化被允许持续直至表面被抛光回至足够远，从而去除栅极导体的被硅化 的顶部。由此暴露未转换的栅极导体材料。包括自组装双嵌段共聚物层的多 层材料被沉积于半导体器件上方，并且共聚物层被退火以便引起其自组织为 纳米尺度的聚合物结构的图案。随后进行显影步骤(例如，湿或干蚀刻)， 以便将通过聚合物层形成的图案转移为对应的掩模层中(硬掩模)的纳米尺 度开口的图案。通过开口进行选择性的蚀刻工艺以便产生延伸进入栅极导体 的穿孔。硅化随后通过沉积硅化物形成金属于半导体器件上方而进行。金属 填充栅极穿孔，允许金属延伸入栅极的体积。后续的退火引起栅极导体的完
全和均匀的硅化，例如，通过RTA (快速热退火)。
才艮据本发明的一方面，多层材料包括双嵌段共聚物层下面的硬掩模层。 根据本发明的另一方面，多层材料包括硬掩模层下面的有机下层。 根据本发明的另一方面，衬层是硅氮化物。
根据本发明的另 一方面，双嵌段共聚物是PS - PMMA嵌段共聚物。 根据本发明的各方面，硅化物形成金属可以选自包括M、 Ti、 Pt、 Co、 Ta及包括这些金属的合金的集合。
本发明的另一方面提供了与在工艺中的半导体器件上形成完全合均匀 硅化的栅极导体的稍微不同的方法，其中栅极导体和源极/漏极导体的硅化同 时完成。半导体器件具有形成于硅基板上的一或更多的栅极叠层，各栅极叠 层还包括覆盖薄栅极电介质的栅极导体，薄栅极电介质将栅极导体与在基板 中界定的对应的沟道区间隔开。在该点上， 一或更多的栅极导体的顶部，和 在基板中所界定的源极/漏极都被暴露。包括平化层(leveling layer)和自组 装双嵌段共聚物层的多层被设置在半导体器件的上方并且双嵌段共聚物层 被退火，以导致将其自身组织为纳米尺度聚合物结构的重复图案。共聚物层 随后被显影以便去除聚合物结构，由此在其中产生纳米尺度开口的重复图 案。选择性的蚀刻(例如RIE-反应离子蚀刻)穿过开口在共聚物层中进行， 以形成延伸进入一或更多的栅极导体的纳米尺度穿孔，随后多层材料被去除。硅化物形成金属被沉积于半导体器件上方，延伸进入并且填充栅极导体 穿孔，并且覆盖现在被暴露的源极和漏极导体区。进行自对准多晶硅化步骤
(例如通过RTA),以便同时转换一或更多的栅极导体和所述源极和漏极区 为硅化物。
根据本发明的一方面，衬层可以在自对准多晶硅化步骤之后形成于半导 体器件上方。衬层可以是硅氮化物。
根据本发明的另一方面，层间电介质(ILD)可以被设置在衬层上方并 且^皮平坦4b。
根据本发明的各方面，多层材料可以包括双嵌段共聚物层下面的硬掩模 层并且平化层可以是有机下层材料。
根据本发明的另 一方面，双嵌段共聚物可以是PS' - PMMA嵌段共聚物。
根据本发明的各方面，硅化物形成金属可以选自包括Ni、 Ti、 Pt、 Co、 Ta及包括这些金属的合金的集合。
考虑到其随后的描述，本发明技术的其它目的、特征和优点将变得显见。
参考下列描述和附图，本发明的这些和其它特征将更为显见，其中 图1A是根据现有技术的自对准、自组装共聚物层的平面图。 图1B是根据现有技术的图1A的自对准、自组装共聚物层的截面图。 图2A是根据本发明，形成MOS晶体管栅极"叠层"紧接着之后的、 工艺中的半导体器件的截面图。
图2B是根据本发明，图2A的半导体器件在多晶硅化工艺步骤之后的
图2C是根据本发明，图2B的半导体器件在形成氮化硅(Si3N4)衬层 的工艺步骤之后的截面图。
图2D是根据本发明，图2C的半导体器件在层间电介质(ILD )的沉积 和平坦化之后的截面图。
图2E是根据本发明，图2D的半导体器件在有机下层、硬掩模层和自 对准、自组装共聚物层的沉积之后的截面图。
图2F是根据本发明，图2E的半导体器件在退火之后的截面图。
图2G是根据本发明，图2F的半导体器件在选择性地蚀刻以便穿孔栅极多晶硅之后的截面图。
图2H是根4居本发明，图2G的半导体器件在硅化和平坦化之后的截面图。
图3A是根据本发明，紧接着MOS晶体管栅极"叠层"形成之后的、 工艺中的半导体器件的截面图。
图3B是根据本发明，图3A的半导体器件在有机下层、硬掩模、和自 对准、自组装共聚物层的沉积之后的截面图。
图3C是根据本发明，图3B的半导体器件在选择性地蚀刻以便穿孔栅 极多晶硅之后的截面图。
图3D是根据本发明，图3C的半导体器件在有机下层、硬掩模和共聚 物层的去除之后，和硅化之后的截面图。
图3E是才艮据本发明，图3D的半导体器件在形成氮化硅(Si3N4)衬层 之后的截面图。
图3F是根据本发明，图3E的半导体器件在层间电介质(ILD )材料的 沉积之后的截面图。
具体实施例方式
本发明的技术生产了具有遍及栅极体积的高度均匀的硅化物成份的完 全硅化的栅极导体，通过暴露先前形成的多晶硅栅极导体的顶部，随后用亚 光刻、亚临界尺寸、纳米尺度"通孔"(开口 )而深"穿孔"多晶硅栅极导 体。硅化物形成金属(例如钴、鴒等)随后被沉积于被暴露的多晶硅栅极上 方，覆盖所述多晶硅栅极并且填充穿孔。RTA (快速热退火)工艺随后被用 于转换多晶硅为硅化物。因为深穿孔，与硅化物形成金属接触的多晶硅的表 面区在多晶硅转换技术之前被大大增加。不仅金属和未转换的多晶硅之间的 接触的总面积增加，而且硅化物形成金属深深地延伸进入多晶硅并且遍及其 体积，导致基本均匀的多晶硅的硅化。贯穿本申请，词"均匀(地)"意指 "基本均匀(地)"或"接近均匀(地)"并且不一定意味着"完全均匀(地)"。 相似地，词"完全"意指"接近完全"或"靠近完全"并且不一定意味着"绝 对完全"。自组装双嵌段共聚物被用于形成用作形成穿孔的"模板"的规则 的亚光刻纳米尺度图案。选择性的蚀刻工艺确保仅有被曝光的栅极多晶硅被 穿孔。在本质上，本发明的技术采用了自对准硅化，或"自对准多晶硅化"工艺。
双杀r段共聚物图案的使用尤其是有利的，因为它能够生产比MOS工艺
的临界尺寸小(亚临界)的大的、规则的图案，并且比既便使用最先进的光 刻技术所可能的小得多。同时，本发明的技术对于栅极穿孔的准确的空间频 率和空间相位高度不敏感。与必须在半导体晶片的相对大的区上精密和精确 地对准以便有用的导体和通孔不同，均匀硅化不取决于图案对准(如果"穿 孔"足够深，直径足够小并且被合适地间隔开)。
在此描述本发明的技术的两个基本变体源极和漏极硅化与栅极硅化分 别完成的第一个技术，和源极、漏极、和栅极硅化都在同一工艺步骤中完成 的第二个技术。第一个技术允许(但不要求)由与用于形成源极和漏极导体 不同的硅化物构成的栅极导体的形成(例如通过使用不同的硅化物形成金 属)。
图2A是第一和第二MOS晶体管"叠层，，216和226形成紧接着之后的 工艺中的半导体器件200A的截面图。在该图中，基板202具有在其中形成 的对应的第一和第二沟道区(通常分别由参考标号210和220所指示)。第 一栅极叠层216形成于第一沟道区210上方并且第二栅极叠层226形成于第 二沟道区220上方。浅沟槽隔离(STI)区204形成于第一和第二沟道区210 和220之间的基板202中，有效地将其相互电隔离。
第一栅极叠层216包括第一多晶硅栅极导体212，通过第一薄栅极电介 质214与第一沟道区210间隔开。第一氧化物隔离体217 (例如SiO。围绕 第一多晶硅栅极导体212和第一薄栅极电介质214。通过先前的工艺留下的 氮化物材料(例如Si3Nj 215覆盖并且"支持"氧化物隔离体217的外壁。 第二栅极叠层226包括第二多晶硅栅极导体222,通过第二薄栅极电介质224 与第二沟道区220间隔开。第二氧化物隔离体227围绕第二多晶硅栅极222 和第二薄栅极电介质224。通过先前的工艺留下的氮化物材料225覆盖并且 "支持"第二氧化物隔离体227的外壁。
图2B是半导体器件200B的截面图，对应于首先生产第一硅化物源极/ 漏极导体219A和219B和第二硅化物源极/漏极导体229A和229B的珪化步 骤之后的图2A的半导体器件200A。同时，第一和第二多晶硅栅极导体212 和222的^5圭化物顶部218和228净皮分别形成。因为4册才及导体212和222的高 度，仅有小部分栅极多晶硅被转楝为硅化物。图2C是半导体器件200C的截面图，对应于形成硅氮化物(Si3N4)衬层 230的工艺步骤之后的图2B的半导体器件200B。硅氮'化物衬层230覆盖半 导体器件200C的整个表面，包括第一和第二栅极叠层216和226。
图2D是半导体器件200D的截面图，对应于层间电介质(ILD，例如 Si02) 232的沉积和CMP (化学机械抛光)平坦化之后图2C的半导体器件 200C。平坦化工艺完全去除第一和第二多晶硅栅极导体212和222的硅化的 顶部218和228 ，并且暴露未转换的 多晶 硅栅极材料。
图2E是半导体器件200E的截面图，对应于有机下层234的沉积，其后 的硬掩模层236和自对准、自组装双嵌段共聚物层238的沉积之后的图2D 的半导体器件200D。该双嵌段共聚物层238可以是，例如PS-PMMA(聚 苯乙烯-PMMA)双嵌段共聚物。因为共聚物层238比基板薄得多，所以指 示了平化(平坦化)有机下层234和硬掩斗莫层236的4吏用。有机下层234起 两个作用1 )增加后续栅极蚀刻工艺的工艺窗口 (即延长工艺可以出现的 时间量)；和2)平坦化。
图2F是根据本发明技术的半导体器件200F的截面图，对应于退火以便 构图双嵌段共聚物层238之后的图2E的半导体器件200E。退火工艺引起双 嵌段共聚物238将其自身组织为重复的图案，特征为规则的、亚光刻、亚临 界尺寸、重复的纳米尺度柱238A的规则阵列。在PS-PMMA双嵌段共聚 物的具体情形，柱是聚苯乙烯。
图2G是半导体器件200G的截面图，对应于显影和选择性地蚀刻以便 穿孔第 一和第二多晶硅栅极导体212和222之后的图2F的半导体器件200F。 在显影步骤中，聚苯乙烯柱(238A，图2F)被去除，从而在共聚物层238 中留下纳米尺度开口 240的规则的、重复的图案。后续的选择性蚀刻穿过硬 掩模层236延伸该开口图案。蚀刻工艺(优选高选择性的RIE-反应离子蚀 刻)有效地向下"钻"入多晶硅栅极212和222,使用开口 240的图案作为 一种"钻模板"以便穿孔硬掩模236、下层234,并且进入多晶硅栅极212 和222，以便产生深深地延伸进入多晶硅栅极212和222的穿孔240的图案。
图2H是根据本发明的半导体器件200H的截面图，对应于硅化和平坦 化之后的图2G的半导体器件200G。硅化以传统方式完成，通过沉积硅化物 形成金属和退火。优选^5圭化物形成金属是Ni、 Ti、 Pt、 Co或TaSi。硅化物 形成金属填充开口 (240，图2G)大大增加了多晶硅栅极212和222之间的接触并且深深地穿入其中。结果，容易地通过RTA完成栅极多晶硅至均匀 的硅化物成份的转换，产生完全和均,硅化的第一和第二栅极导体212A和 212B，如图中所示。平坦化为半导体器件200H对于后续工艺(例如布线层 的形成等)做好准备。
上面对于图2A-2H所示出和描述的栅极叠层216和226是典型的 CMOS工艺的代表。
因为源极/漏极导体和栅极导体的硅化分别进行，所以对于图2A-2H上 述的工艺在形成硅化物源极/漏极导体(图2B)和珪化物栅极导体(图2H) 时能够采用不同的硅化物形成金属。使用不同的硅化物允许不同的功函被施 加于源极/漏极和栅极导体，并且引起不同的物理应力。这些差别可以被有利 地用于单独优化源极/漏极和4册极导体的特性。
以下相对于图3A-3F描述稍微不同的工艺流程，使用本发明的技术， 以便同时完成源极/漏极导体和栅极导体的硅化。
图3A是第一和第二MOS晶体管4册极"叠层"316和326的形成紧接着 之后的工艺中的半导体器件300A (对比200A,图2A)的截面图。这基本 是与上面对于图2A所示出和描述的相同的起始点。在该图中，基板302具 有在其中形成的对应的第一和第二沟道区(通常分别由参考标号310和320 所指示)。第一栅极叠层316形成于第一沟道区310上方并且第二栅极叠层 326形成于第二沟道区320上方。浅沟槽隔离(STI)区304在基板302中形 成于第一和第二沟道区310和320之间，有效地将其相互电隔离。第一栅极 叠层316包括第一多晶硅4册极导体312,通过第一薄栅极电介质314与第一 沟道区310间隔开。第一氧化物隔离体317围绕第一多晶硅栅极导体312和 第一薄栅极电介质314。通过先前的工艺留下的氮化物材料(例如Si3N4)315 覆盖并且"支持"第一氧化物隔离体317的外壁。第二栅极叠层326包括第 二多晶硅栅极导体322,通过第二薄栅极电介质324与第二沟道区320间隔 开。第二氧化物隔离体327围绕第二多晶硅栅极322和第二薄栅极电介质 324。通过先前的工艺留下的氮化物材料325覆盖并且"支持"第二氧化物 隔离体327的壁。
图3B是根据本发明技术的半导体器件300B的截面图，对应于有机下 层334、硬掩模层336、和自对准、自组装共聚物层338的沉积和平坦化之 后的图3A的半导体器件300A。共聚物层338已经被退火，引起其将其自身组织为重复的图案，其特征为规则的、亚光刻、亚临界尺寸、重复的纳米尺
度柱338A的规则阵列。W比238, 238A，图2F )。
图3C是半导体器件300C的截面图，对应于显影和蚀刻之后的图3B的 半导体器件300B。共聚物层338的显影去除聚苯乙烯柱338A。后续的蚀刻 工艺(优选包括高选择性的RIE-反应离子蚀刻)有效地向下"钻"入多晶 硅栅极312和322,使用开口图案作为一种"钻模板"以便切穿硬掩模336、 下层334，并且进入多晶硅栅极312和322,以便产生深深地延伸进入多晶 硅栅极312和322的穿孔340的图案。选择性的蚀刻工艺适于(例如通过时 间和/或通过材料选择性)在穿透到足够深以到达栅极电介质(314, 324)和 硅基板302之前停止。
图3D是半导体器件300D的截面图，对应于有机下层334、硬掩模336 和留下的共聚物层338的去除之后，和自对准硅化之后的图3C的半导体器 件300C。自对准硅化工艺同时形成硅化物源极/漏极导体319A、 319B、 329A 和329B源极完全和均匀的硅化栅极导体312A和322A。
图3E是根据本发明的半导体器件300E的截面图，对应于硅氮化物 (Si3N4)衬层330形成之后的图3D的半导体器件300D。
图3F是半导体器件300F的截面图，对应于层间电介质(ILD )材料332 的沉积和平坦化之后的图3E的半导体器件300E。在该点，半导体器件300F 已经准备就绪用于进一步的处理(例如布线层的形成等)。
该第二工艺技术，如上面对于图3A-3F所描述的，具有一些具体的优 点。与上面对于图2A-2H所描述的第一技术相比，该第二方法保持了栅极 高度，因为没有CMP工艺。此外，该第二技术允许更多的衬层沉积，因为 在工艺期间栅极高度未被减小。相对较高的栅极的主要优点是它导致较低的 栅极电阻。更多的衬层沉积的优点与衬层作为应力(拉或压)引入材料的衬 层的作用相关。物理应力的施加可以被用于提高晶体管的性能。例如，沿器 件沟道的压应力增加了 p型FET中的驱动电流并且減小n型FET中的驱动 电流。沿器件沟道的拉应力增加n型FET中的驱动电流并且减小p型FET 中的驱动电流。根据FET的导电类型(即p或n)，应力衬层可以在拉应力 (优选对于nFET)或压应力(优选对于pFET)下。
由于第二技术(图3A-3F)不涉及CMP步骤并且没有衬层材料被去除， 所以使用该技术施加于栅极的物理应力比当使用第一技术时高。较高的应力可以被用于改善器件的性能。
本发听的技术的关键的方面是在栅极多晶硅中以远低于工艺的临'界尺 寸，和远低于通过光刻技术实现的最小尺寸的尺寸形成纳米尺度"穿孔"的 能力。正是栅极多晶硅的穿孔允许相对高的栅极导体的均匀硅化。这样的完 全和均匀的硅化/硅化倘若没有沉积硅化物形成金属深深地沉积进入并且遍 布栅极多晶硅的体积的能力则是不可能的。
本发明的技术的一个更为显见的优点是它提供了形成均勻成份的全硅 化栅极导体的可预测、可靠的方法。结果，不仅实现了硅化物栅极导体的通 常的益处，而且于通过生产非均匀硅化物栅极成份的工艺制造的器件相比， 实现了更为 一致的器件到器件性能参数。
本发明的技术对于生产垂直柱结构(即基本垂直于共聚物层的平面的柱
结构)的PS-PMMA双嵌段共聚物在上面被描述。在平面图上，这些柱结 构展示基本圆(即它们具有基本圆的截面，当垂直于共聚物层的平面观察 时)，暗示圓柱形状。本领域的普通技术人员应当立刻理解柱结构的准确形 状并不重要。重要的是至少一共聚物的元件可以被去除(例如通过化学显 影)，留下可以用于后续通过蚀刻进行栅极多晶硅的"穿孔"的合适地构图 的"抗蚀剂"。这包括任何双嵌段共聚物、三嵌段共聚物等，其可以被"显 影，，以便产生纳米尺度开口的图案，所述开口适于用孔、槽或者可以容易地 替代的任何合适的形状来穿孔栅极。任何这样的替代完全在本发明的精神和 范围之内。
本领域的普通技术人员将立刻理解和意识例如本发明的技术的半导体 工艺技术旨在计算机控制下的自动化设备上进行。该自动化设备的控制被指 令集所引导，所述指令通常被提供于例如磁盘或磁带的计算机可读介质上， 或者通过电子转移介质，例如计算机网络或互连网。以计算机可读的形式在 计算机可读的介质或电子转移介质上收录控制自动化设备的指令以便形成 在此上面所描述的半导体结构和器件完全在本发明的精神和范围内。
尽管已经对于某些优选的实施例或多个实施例示出和描述了本发明，但 是当阅读和理解本说明书和附图时，其他本领域技术人员将意识到某些等同 替代和改进。具体地，对于通过上述发明性的元素进行的各种功能，用于描 述这样的元素的术语(包括对"装置"的指称)旨在对应，除非另外指示， 进行被描述的元素的具体功能(即功能等效)的任何元素，既便未结构等同于进行本发明的示例实施例中在此所示出的功能的所公开的结构。另外，尽 管仅对于几个实施例之一公开了本发明的具体特征，但是'这样的特征可以如
的特征结合。
权利要求
1. 一种在半导体器件上形成完全和均匀地硅化的栅极导体的方法，包括的步骤是提供包括硅基板(202、302)的半导体器件和形成于所述硅基板上的一或更多的栅极叠层(216、226、316、326)，所述一或更多的栅极叠层各自还包括覆盖薄栅极电介质(214、224、314、324)的栅极导体(212、222、312、322)，所述薄栅极电介质将所述栅极导体与在所述硅基板中所界定的对应的沟道区(210、220、310、320)间隔开；设置覆盖所述一或更多的栅极导体的自组装双嵌段共聚物层(238、338)；退火所述双嵌段共聚物层以导致所述双嵌段共聚物层将其自身组织为纳米尺度聚合物结构的重复图案；显影所述双嵌段共聚物层以在其中形成纳米尺度开口(238A、338A)的重复图案；使用所述被显影的双嵌段共聚物层作为蚀刻模板而选择性地蚀刻，以便形成延伸进入一或更多的栅极导体的纳米尺度穿孔(240、340)，随后在所述一或更多的栅极导体上方沉积硅化物形成金属；并且自对准多晶硅化以便转换所述一或更多的栅极导体为硅化物(212A、222A、312A、322A)。
2. 根据权利要求1的方法，其中所述一或更多的栅极导体在自对准多 晶硅化之前是多晶硅。
3. 根据权利要求1的方法，其中所述自对准多晶硅化通过高温快速热 退火(RTA)而完成。
4. 根据权利要求l的方法，其中所述双嵌段共聚物是PS-PMMA嵌段 共聚物。
5. 根据权利要求1的方法，其中所述硅化物形成金属选自由M、 Ti、 Pt、 Co、 Ta和所述金属的合金构成的组。
6. 根据权利要求1的方法，其中所述选择性蚀刻工艺包括反应离子蚀 刻(RIE)。
7. 根据权利要求l的方法，还包括在设置双嵌段共聚物层(238、 338)之前设置覆盖所述一或更多的栅极导体的硬掩模层(236、 336)的步骤。
8. —种半导体器件上的完全和均匀地硅化的栅极导体，所述栅极导体 通过下列步骤形成提供包括硅基板(202、 302)的半导体器件和形成于所述硅基板上的一 或更多的栅极叠层(216、 226、 316、 326)，所述一或更多的栅极叠层还包 括覆盖薄栅极电介质(214、 224、 314、 324)的栅极导体(212、 222、 312、 322 ),所述薄栅极电介质将所述栅极导体与在所述硅基板中所界定的对应的 沟道区(210、 220、 310、 320)间隔开；设置覆盖所述一或更多的栅极导体的自组装双嵌段共聚物层(238、 338 );纳米尺度的聚合物结构的重复图案；显影所述双嵌段共聚物层以便在其中形成纳米尺度的开口 ( 238A 、 338A)的重复图案；使用所述被显影的双嵌段共聚物层作为蚀刻模板而选择性地蚀刻，以便 形成延伸进入一或更多的栅极导体的纳米尺度穿孔(240、 340),随后在所 述一或更多的栅极导体上方沉积硅化物形成金属；并且自对准多晶硅化以便转换所述一或更多的栅极导体为硅化物(212A、 222A、 312A、 322A)。
9. 根据权利要求8的完全和均匀硅化的栅极导体，其中所述一或更多 的栅极导体在自对准多晶硅化之前是多晶硅。
10. 根据权利要求8的完全和均匀硅化的栅极导体，其中所述自对准多 晶硅化通过高温快速热退火(RTA)而完成。
11. 根据权利要求8的完全和均匀硅化的栅极导体，其中所述双嵌段共 聚物是PS - PMMA嵌段共聚物。
12. 根据权利要求8的完全和均匀硅化的栅极导体，其中所述硅化物形 成金属选自由Ni、 Ti、 Pt、 Co、 Ta和所述金属的合金构成的组。
13. 根据权利要求8的完全和均匀硅化的栅极导体，其中所述选择性蚀 刻工艺包括反应离子蚀刻(RIE)。
14. 根据权利要求8的完全和均匀硅化的栅极导体，其中在设置置双嵌 段共聚物层(238、 338 )之前硬掩模层(236、 336)被设置得覆盖所述一或更多的栅极导体。
15. —种在半导体器件上形成的完全和均匀硅化的栅极导体的方法，包括的步骤是提供包括硅基板(202、 302)和形成于所述硅基板上的一或更多的栅极 叠层(216、 226、 316、 326)的半导体器件，所述一或更多的栅极叠层各自 还包括覆盖薄栅极电介质(214、 224、 314、 324)的栅极导体(212、 222、 312、 322),所述薄栅极电介质将所述栅极导体与在所述硅基板中所界定的 对应的沟道区(210、 220、 310、 320)间隔开，所述沟道区具有在其相对端 界定的源4及和漏4及区；在所述半导体器件上方设置平化层(234、 334);设置覆盖所述平化层的自组装双嵌段共聚物层(238、 338 );为纳米尺度的聚合物结构的重复图案；显影所述双嵌段共聚物层以便在其中形成纳米尺度的开口 ( 238A 、 338A)的重复图案；通过所述共聚物层中的开口选^H"生地蚀刻，以〃使形成延伸进入一或更多 的栅极导体的纳米尺度穿孔(240、 340);在所述半导体器件上方沉积硅化物形成金属；并且自对准多晶硅化以便转换所述一或更多的栅极导体为硅化物(212A、 222A、 312A、 322A、 319A-B、 329A-B)。
16. 根据权利要求15的方法，其中所述一或更多的栅极导体在自对准 多晶硅化之前是多晶硅。
17. 根据权利要求15的方法，还包括在设置双嵌段共聚物层(238、 338 ) 之前设置覆盖所述有机层的硬掩模层(236、 336)的步骤。
18. 根据权利要求15的方法，其中所述选择性的蚀刻工艺还包括将所 述共聚物层中的开口的图案转移至所述硬掩模层的步骤。
19. 根据权利要求15的方法，其中所述自对准多晶硅化步骤包括高温 快速热退火(RTA)。
20. 根据权利要求15的方法，其中所述双嵌段共聚物是PS-PMMA嵌 段共聚物。
21. 根据权利要求15的方法，其中所述硅化物形成金属选自由Ni、 Ti、Pt、 Co、 Ta和所述金属的合金构成的组。
22. 根据权利要求15的方法，其中所述选择性蚀刻工艺包括反应离子 蚀刻(RIE)。
23. —种半导体器件上的完全和均匀地硅化的栅极导体，所述栅极导体 通过下列步骤形成提供包括具有形成于所述珪基板上的一或更多的栅极叠层(216、 226、 316、 326)的硅基板(202、 302)的半导体器件，所述一或更多的栅极叠层 还包括覆盖薄栅极电介质(214、 224、 314、 324)的栅极导体(212、 222、 312、 322)，所述薄栅极电介质将所述栅极导体与在所述硅基板中所界定的 对应的沟道区(210、 220、 310、 320)间隔开，所述沟道区具有在其相对端 界定的源极和漏极区；在所述半导体器件上方设置平化层(234、 334);设置覆盖所述平化层的自组装双嵌段共聚物层(238、 338 );为纳米尺度的聚合物结构的重复图案；显影所述双嵌段共聚物层以便在其中形成纳米尺度的开口 ( 238A 、 338A)的重复图案；通过所述共聚物层中的开口选择性地蚀刻，以便形成延伸进入一或更多 的栅极导体的纳米尺度穿孔(240、 340);在所述半导体器件上方沉积硅化物形成金属；并且自对准多晶硅化以便转换所'述一或更多的栅极导体为硅化物(212A、 222A、 312A、 322A、 319A-B、 329A-B)。
24. 根据权利要求23的完全和均匀硅化的栅极导体，其中所述一或更 多的栅极导体在自对准多晶硅化之前是多晶硅。
25. 根据权利要求23的完全和均匀硅化的栅极导体，其中在设置双嵌 段共聚物层之前硬掩模层被设置得覆盖所述有机层。
26. 根据权利要求23的完全和均匀硅化的栅极导体，其中所述选择性 的蚀刻工艺还包括将所述共聚物层中的开口的图案转移至所述硬掩模层的 步骤。
27. 根据权利要求23的完全和均匀硅化的栅极导体，其中所述自对准 多晶硅化包括高温快速热退火(RTA)。
28. 根据权利要求23的完全和均匀硅化的栅极导体，其中所述双嵌段 共聚物是PS " PMMA嵌段共聚物。
29. 根据权利要求23的完全并且均匀硅化栅极导体，其中所述硅化物 形成金属选自由Ni、 Ti、 Pt、 Co、 Ta和所述金属的合金构成的组。
30. 根据权利要求23的完全和均匀硅化的栅极导体，其中所述选4奪性 蚀刻工艺包括反应离子蚀刻(RIE)。
全文摘要
完全和均匀的硅化栅极导体通过采用亚光刻、亚临界尺寸、纳米尺度开口深地“穿孔”硅化物栅极导体而生产。硅化物形成金属(例如钴、钨等)随后被沉积，多晶硅栅极，覆盖其并且填充穿孔。退火步骤将所述多晶硅转换为硅化物。因为深穿孔，与硅化物形成金属接触的多晶硅的表面面积大为增加，超过传统硅化技术，导致所述多晶硅栅极被完全转换为均匀的硅化物成份。自组装双嵌段共聚物被用于形成被用作形成穿孔的蚀刻“模板”的规则的亚光刻纳米尺度图案。
文档编号H01L29/94GK101548390SQ200780045094
公开日2009年9月30日 申请日期2007年10月11日 优先权日2006年12月5日
发明者李伟健, 杨海宁 申请人:国际商业机器公司