专利名称：功率mos晶体管与肖特基二极管的集成方法及结构的制作方法
技术领域：
本发明涉及半导体集成电路结构以及制造技术，特别涉及一种功率MOS晶体管与 肖特基二极管的集成方法，以及根据上述方法形成的结构。
背景技术：
功率MOS晶体管集成肖特基二极管，可以显著提高器件的交频特性。在半导体集 成电路中，典型的功率MOS晶体管集成肖特基二极管的结构如图l所示，其左半部分形成功 率MOS晶体管，右半部分形成肖特基二极管。 现有的将功率MOS晶体管集成肖特基二极管的方法有以下几大缺点多一层光 刻，成本增加；如图2所示，现有技术中两种器件相互分离，占用较大面积；工艺流程相对较 复杂，成本增加。 可见传统的工艺方法虽然能把两种器件集成在一个芯片上，但是由于其存在以上 三大缺点，限制了它的市场前景。
发明内容
本发明所要解决的技术问题是提供一种功率MOS晶体管与肖特基二极管的集成
方法能够减小制造工艺的成本，使工艺流程简单化。同时本发明还提供一种功率MOS晶体
管与肖特基二极管的集成结构，能够减少器件所占用的面积，降低器件成。 为解决上述技术问题，本发明功率MOS晶体管与肖特基二极管的集成方法的技术
方案是，包括以下步骤 在硅片上形成栅极； 2)在需要形成肖特基的区域采用形成阻挡层，进行体区注入，并在去除阻挡层之 后进行推进； 3)接着进行源区注入和推进；
4)然后形成深槽接触孔； 5)进行第一次接触孔注入，在深槽接触孔侧壁形成欧姆接触，并进行快速热退 火； 6)进行第二次接触孔注入，在深槽接触孔底部形成肖特基接触；
7)继续后续工艺形成M0S管 作为本发明功率M0S晶体管与肖特基二极管的集成方法的进一步改进是，步骤4) 可以分为以下几个步骤 a在硅衬底上依次形成硬质掩膜层和光刻胶作为保护层；
b进行接触孔的曝光，刻蚀到硅衬底表面；
C进行深槽接触孔刻蚀。 本发明功率MOS晶体管与肖特基二极管的集成结构的技术方案是，肖特基二极管 集成在功率MOS晶体管接触孔底部。
本发明功率M0S晶体管与肖特基二极管的集成方法将肖特基二极管嵌套在MOS晶 体管每个单元内，大大简化工艺流程，更重要的是节省一个光刻层。并且利用本发明方法形 成的结构縮小了芯片面积。
下面结合附图和实施例对本发明作进一步详细的说明 图1为已有技术中肖特基二极管和功率MOS器件集成结构示意图； 图2为现有肖特基二极管与功率MOS器件集成结构版图面积示意图； 图3为本发明方法流程示意图； 图4为本发明方法流程结构示意图； 图5为本发明肖特基二极管与功率MOS器件集成结构截面示意图； 图6为本发明版图面积示意图。
具体实施例方式
如图3所示，采用本发明方法集成肖特基二极管和功率M0S晶体管集成包括以下 步骤 首先，采用常规的工艺步骤，在硅衬底上采用干法刻蚀形成功率MOS晶体管的沟 槽型的栅极。 其次，如图4a所示，在后续工艺中需要形成接触孔的区域，也就是在需要形成肖 特基的区域，形成阻挡层。该阻挡层可以避免在后续的体区注入影响到需要形成肖特基的 区域。阻挡层可以采用光刻胶形成阻挡层。在形成阻挡层之后，在硅衬底上进行体区注入， 此处采用B进行体区注入，注入能量为80-280KEV，接着去除阻挡层，在去除阻挡层之后进 行体区推进，可以采用热处理方法进行推进，推进的时间为30-120分钟，温度为1000-1150 摄氏度。 接着，如图4b所示，采用常规的工艺进行MOS管的源区注入和推进，其中源区注入 的离子为As，注入能量为60-100kev，推进时工艺参数为温度为900-1000摄氏度，时间为 10-40分钟。 然后，如图4c所示，首先，在硅衬底上依次形成硬质掩膜层和光刻胶作为保护层， 然后进行接触孔的曝光，刻蚀到硅衬底表面。如图4d所示，进行深槽接触孔刻蚀，刻蚀深度 为0. 5-0. 7践。 如图4e所示，进行第一次接触孔注入，注入离子为BF2，倾斜40_60度，然后快速热
退火的温度为600-1050摄氏度，时间为10-40秒，在深槽接触孔侧壁形成欧姆接触。形成欧
姆接触可以在整个侧壁，也可以在上半部，只要离子保证不注到深槽接触孔底部就可以了。
进行快速热退火时，退火的温度在600-1050摄氏度，时间控制在10-40S范围内。 如图4f所示，进行第二次接触孔注入，注入B，注入能量为2-8E12，在深槽接触孔
底部形成肖特基接触。 最后形成了集成在功率M0S晶体管内的肖特基二极管，其截面图如图5所示，肖特 基二极管集成在功率MOS晶体管接触孔底部。如图6所示，采用本发明的肖特基二极管和 功率MOS晶体管集成的器件，其版图面积仅仅为功率MOS晶体管的版图面积，而减少了肖特基二极管的版图面积，因此减少了器件的面积。 而且采用本发明方法不需要在功率MOS晶体管之外打开一块区域以形成肖特基 图形，因此不仅仅縮小了芯片面积，而且节省了一套光刻版，简化了工艺流程。
权利要求
一种功率MOS晶体管与肖特基二极管的集成方法，其特征在于，包括以下步骤1)在硅片上形成栅极；2)在需要形成肖特基的区域采用形成阻挡层，进行体区注入，并在去除阻挡层之后进行推进；3)接着进行源区注入和推进；4)然后形成深槽接触孔；5)进行第一次接触孔注入，在深槽接触孔侧壁形成欧姆接触，并进行快速热退火；6)进行第二次接触孔注入，在深槽接触孔底部形成肖特基接触；7)继续后续工艺形成MOS管。
2. 根据权利要求1所述的功率M0S晶体管与肖特基二极管的集成方法，其特征在于，步 骤2)中采用光刻胶做阻挡层。
3. 根据权利要求1所述的功率M0S晶体管与肖特基二极管的集成方法，其特征在于，步 骤2)中采用B进行体区注入，注入能量为80-280KEV。
4. 根据权利要求1所述的功率M0S晶体管与肖特基二极管的集成方法，其特征在于，步 骤2)中采用热处理方法进行推进，推进的时间为30-120分钟，温度为1000-1150摄氏度。
5. 根据权利要求1所述的功率M0S晶体管与肖特基二极管的集成方法，其特征在于，步 骤4)可以分为以下几个步骤a在硅衬底上依次形成硬质掩膜层和光刻胶作为保护层； b进行接触孔的曝光，刻蚀到硅衬底表面； c进行深槽接触孔刻蚀。
6. 根据权利要求5所述的功率M0S晶体管与肖特基二极管的集成方法，其特征在于，步 骤c中的深槽接触孔刻蚀深度为0. 5-0. 7 ii m。
7. 根据权利要求1所述的功率MOS晶体管与肖特基二极管的集成方法，其特征在于，步 骤5)中注入B&，倾斜40-60度，然后快速热退火的温度为600-1050摄度，时间为10-40秒。
8. 根据权利要求1所述的功率MOS晶体管与肖特基二极管的集成方法，其特征在于，步 骤6)中注入B，注入能量为2-8E12。
9. 一种功率MOS晶体管与肖特基二极管的集成结构，其特征在于，肖特基二极管集成 在功率MOS晶体管接触孔底部。
全文摘要
本发明公开了一种功率MOS晶体管与肖特基二极管的集成方法，包括以下步骤1)在硅片上形成栅极；2)在需要形成肖特基的区域采用形成阻挡层，进行体区注入，并在去除阻挡层之后进行推进；3)接着进行源区注入和推进；4)然后形成深槽接触孔5)进行第一次接触孔注入，在深槽接触孔侧壁形成欧姆接触，并进行快速热退火；6)进行第二次接触孔注入，在深槽接触孔底部形成肖特基接触；7)继续后续工艺形成MOS管。本发明还公开了一种肖特基二极管集成在功率MOS晶体管接触孔底部。利用本发明方法制备的集成电路不仅减少所占用的面积，更能够减少工艺步骤，降低成本。
文档编号H01L21/822GK101752311SQ20081004412
公开日2010年6月23日 申请日期2008年12月17日 优先权日2008年12月17日
发明者孙效中, 张朝阳, 李江华, 王凡 申请人:上海华虹Nec电子有限公司