专利名称：图像传感器及其制造方法
技术领域：
本发明涉及一种图像传感器及其制造方法。
背景技术：
图像传感器是一种用于将光图像转换成电信号的半导体器件。图像传感
器可划分为电荷耦合器件(CCD)图像传感器或互补型金属氧化物半导体 (CMOS)图像传感器(CIS)。
通常，CIS采用金属氧化物半导体(MOS)晶体管以切换方式依次检测 输出。根据采用控制电路与信号处理电路作为外围电路的CMOS技术，MOS 晶体管的数量与像素的数量一致。
通常，CIS包含用于接收光和产生光电荷的光电二极管以及根据单位像 素排列的MOS晶体管。
MOS晶体管可包含转移晶体管、复位晶体管、存取晶体管、以及选择晶 体管。转移晶体管将产生在连接的光电二极管中的光电荷转移到浮置扩散 区。复位晶体管将浮置扩散区的电位设置到预定的电平，并通过将光电荷放 电来复位浮置扩散区。存取晶体管充当源极跟随缓冲放大器，其中将浮置扩 散区的电压施加到栅极。通过切换操作，选择晶体管执行寻址。
通常，转移晶体管包含栅极、用于运送电荷的沟道、以及作为浮置扩 散区的漏极(下文中，将漏极称为浮置扩散区)。
在转移晶体管的通常操作中，当光入射到光电二极管时，会产生光电荷， 并且开启转移晶体管的栅极。然后，降低由沟道控制的阈值电压，并且将产 生在光电二极管中的光电荷通过沟道移动到浮置扩散区。
随着CIS变得日益集成化，单位像素的尺寸减少了并且光响应区(即， 光电二极管)的尺寸也减少了。
通过光电二极管结区的高电场，常常产生漏电流。
因此，需要通过改变图像传感器的光电二极管的结构来改善暗态漏电流的特性，使得在不影响电荷转移效率的情况下，可以减小光电二极管的电场。
发明内容
本发明的实施例提供一种图像传感器及其制造方法，该图像传感器能够 减小光电二极管中的结区的电场，从而抑制漏电流，改善光电二极管的性能。
在一个实施例中，图像传感器可包括栅极，位于半导体衬底上；沟道 区，位于所述栅极下方的所述半导体衬底中；第一p-型惨杂区，位于所述栅 极的第一侧并且与所述沟道区相邻；第二p-型掺杂区，位于所述第一p-型掺 杂区下方并且与所述栅极间隔开；n-型掺杂区，位于所述半导体衬底中，其 中至少一部分所述n-型掺杂区位于所述第二 p-型掺杂区下方；以及浮置扩散 区，位于所述栅极的第二侧。
在另一实施例中， 一种图像传感器的制造方法可包括如下步骤在半导 体衬底中形成沟道区；在所述沟道区上形成栅极；在所述栅极的第一侧形成 第一p-型掺杂区；在所述第一p-型掺杂区下方形成第二p-型掺杂区，其中所 述第二 p-型掺杂区与所述栅极间隔开；在所述半导体衬底中形成n-型掺杂 区，其中至少一部分所述n-型掺杂区位于所述第二p-型掺杂区下方；以及在
所述栅极的第二侧形成浮置扩散区。
本发明能够减小光电二极管中的结区的电场，抑制漏电流，改善光电二 极管的性能。
在附图和以下的描述中将阐述一个或多个实施例的细节。根据具体实施 方式和附图以及权利要求书，本发明的其它特征对于本领域普通技术人员将 变得清楚。
图1至图5是示出根据本发明实施例的图像传感器的制造工艺的横截面 视图。
图6中的(a)是示出掺杂浓度与掺杂深度的关系曲线的图表。 图6中的(b)是示出电场与掺杂深度的关系曲线的图表。
具体实施例方式
5当此处使用术语"上"或"上方"或"其上"时，如果涉及层、区、图 案或结构，应当理解，该层、区、图案或结构直接在另一个层或结构上，或 者也可以存在中间层、中间区、中间图案或中间结构。当此处使用术语"下" 或"下面"时，如果涉及层、区、图案或结构，应当理解，该层、区、图案 或结构直接在另一个层或结构下，或者也可以存在中间层、中间区、中间图 案或中间结构。
图5是示出根据本发明实施例的图像传感器的横截面视图。
图像传感器可包括栅极50、沟道区40、第一p-型掺杂区60、第二p-型掺杂区70、 n-型掺杂区80、以及浮置扩散区100。栅极50可设置在半导 体衬底10上，沟道区40可设置在位于栅极50下的半导体衬底IO中。第一 p-型掺杂区60可设置在栅极50的一侧并且邻近和接触沟道区40。第二 p-型掺杂区70可以与栅极50相间隔，并且设置在第一 p-型掺杂区60下。
可在第一 p-型掺杂区60和第二 p-型掺杂区70下设置n-型掺杂区80。 可在栅极50的与第一 p-型掺杂区60相对的一侧设置浮置扩散区100。
在实施例中，半导体衬底10可为重掺杂的，型^++)衬底。可在半导体 衬底10上设置轻掺杂的p-型层(p-Epi)。该p-Epi层可通过执行外延工艺而形 成。
可在栅极50的一侧设置光电二极管(PD)，包括第一p-型掺杂区60、 第二 p-型掺杂区70、以及n-型掺杂区80。可在栅极50的另一侧设置浮置扩 散区100。
可设置第一p-型掺杂区60以使其接触沟道区40。在实施例中，第二p-型掺杂区70可以与栅极50间隔开并且设置在第一 p-型掺杂区60下方，以 与第一 p-型掺杂区60具有阶梯式结构。可在包括第一 p-型掺杂区60与第二 p-型惨杂区70的半导体衬底10的深区中设置n-型掺杂区80，使得n-型掺杂 区80设置在第一p-型掺杂区60与第二p-型掺杂区70下方。此外，n-型掺 杂区80可延伸至位于沟道区40下方的区。
这样，光电二极管可以具有PNP结构。虽然通过实例描述了 PNP光电 二极管，但本发明的实施例并不局限于此。
在实施例中，第一^型掺杂区60可由高浓度，型杂质^++)形成，第二 p-型掺杂区70可由低浓度p-型杂质(p—)形成。例如，第一 p-型掺杂区60与第
6二 p-型掺杂区70分别可包含BF2或硼(B)离子，n-型掺杂区80可包含砷(As) 或磷(P)离子。
在实施例中，设置在第一p-型掺杂区60下方的第二p-型惨杂区70的宽 度可以小于第一p-型掺杂区60的宽度。也就是说，第二p-型掺杂区70可与 栅极50间隔开，并且与第一p-型掺杂区60具有阶梯式结构。同样，第二p-型掺杂区70的深度比第一 p-型掺杂区60的深度大出约2倍至约10倍。
这样，可在n-型掺杂区80与第一 p-型掺杂区60之间设置轻掺杂的第二 p-型掺杂区70，以形成光电二极管的顶部结区并且减少顶部结电场。
根据本发明实施例的图像传感器可以包括阶梯式结构的光电二极管的 p-型掺杂区，所以可在保持从光电二极管到转移晶体管的沟道的转移特性的 同时，减少光电二极管的顶部结电场。这样，可将由于高电场而发生的光电 二极管的异常漏电流最小化。这能够改善暗噪声或噪点(hotpixel)特性。
现在将参照图1至图5描述根据本发明实施例的图像传感器的制造方法。
参见图1，可在半导体衬底10上形成栅极50。
半导体衬底10可为重掺杂的，型衬底( ++)，而且，在实施例中，可在 半导体衬底10上执行外延工艺以形成轻掺杂的p-型层(p-Epi)。
可形成器件隔离层20，以在半导体衬底10的预定区中定义有源区和场 区。器件隔离层20可通过任意本领域公知的适合的工艺形成，例如，浅沟 槽隔离(STI)工艺。
半导体衬底10可以包括第一 p-型阱区31和第二 p-型阱区32。第一 p-型阱区31可与位于栅极50 —侧的器件隔离层20相邻。第二 p-型阱区32可 形成在位于栅极相对侧的半导体衬底10上。在实施例中，可在栅极50下 方形成一部分第二p-型阱区。
为了控制阈值电压并且能够移动电荷，可在半导体衬底10的表面注入 杂质离子以形成沟道区40。
栅极50可形成在位于由器件隔离层20定义的有源区中的半导体衬底10 上。可采用任意本领域公知的适合工艺形成栅极50，例如通过沉积和图案化 栅极电介质和栅极导电层来形成栅极50。例如，可以以包含多晶硅、金属(例 如钩)和金属硅化物的单层或多层结构形成栅极导电层。参见图2，可在栅极50的一侧形成第一 p-型掺杂区60。可通过注入高 浓度(p—)的p-型惨杂剂形成第一 p-型掺杂区60。例如，通过注入高浓度的 BF2或B离子可以形成第一 p-型掺杂区60。
在实施例中，可通过先形成暴露半导体衬底10的位于栅极50 —侧的部 分的光致抗蚀剂图案200，之后采用光致抗蚀剂图案200作为离子注入掩模 执行离子注入工艺，来形成第一p-型掺杂区60。当执行离子注入工艺时，可 以在半导体衬底10中注入高浓度p-型掺杂剂。在离子注入工艺的过程中， 可以使用大约为0°至15。的倾斜角。
在特定实施例中，可以通过以大约为10keV至40keV的注入能量注入 BF2离子，来形成第一p-型掺杂区60。
因此，可在半导体衬底10表面的浅区中形成第一 p-型掺杂区60。
参见图3，可在第一 p-型掺杂区60下方形成第二 p-型掺杂区70。
可通过注入低浓度(p-)的p-型掺杂剂形成第二 p-型掺杂区70。也就是说， 第二p-型掺杂区70中的杂质浓度可低于第一p-型掺杂区60中的杂质浓度。 例如，通过注入低浓度的BF2或B离子，可形成第二p-型掺杂区70。在实 施例中，可以比第一 p-型掺杂区60的深度大出约2倍至约10倍的深度形成 第二p-型掺杂区70。
在实施例中，可采用光致抗蚀剂图案200作为离子注入掩模，通过离子 注入工艺，形成第二p-型掺杂区70。当执行离子注入工艺时，可在半导体衬 底10中注入低浓度的p-型掺杂剂。在离子注入工艺的过程中，可使用大约 10。至45。的倾斜角。此处，光致抗蚀剂图案200可以是用于第一p-型掺杂区 60的光致抗蚀剂图案200。
在特定实施例中，可通过以约60 keV至约160 keV的注入能量和约 0.5xl012cm—2至约3xl(^cm-2的掺杂剂量注入BF2离子，来形成第二 p-型掺 杂区70。
在替代实施例中，可通过以约15keV至约20keV的注入能量和约 0.5xl012 cnf2至3xl012 cm—2的掺杂剂量注入B离子，来形成第二 p-型掺杂区 70。
由于可采用比第一 p-型掺杂区60更大的能量在第二 p-型掺杂区70上执 行离子注入工艺，所以第二p-型掺杂区70可形成在第一p-型掺杂区60下方。在某些实施例中，p-型掺杂分布可具有有助于减小电场强度的阶梯式形状。
同样，由于通过具有倾斜角的离子注入工艺形成第二p-型掺杂区70，所 以第二p-型掺杂区70可与栅极50的边缘间隔开。也就是说，在某些实施例 中，由于通过具有约10。至约45。的倾斜角的离子注入工艺来形成第二p-型掺 杂区70，所以第二p-型掺杂区70可与栅极50相间隔。因此，这使得能够改 善沟道区40和随后形成的n-型掺杂区80之间的电荷转移特性。例如，在一 实施例中，第二p-型掺杂区70与栅极50之间的空隙可形成为约0.05pm至 约0.25 jim。
参见图4，可在位于第一 p-型掺杂区60和第二 p-型掺杂区70下方的半 导体衬底10中形成n-型掺杂区80。通过注入n-型杂质(nO)可形成n-型掺杂 区80。例如，通过注入As或P离子可形成n-型掺杂区80。可在半导体衬 底10的比第二 p-型掺杂区70更深的区中形成n-型掺杂区80。
在实施例中，可采用光致抗蚀剂图案200作为离子注入掩模，通过离子 注入工艺，形成n-型掺杂区80。在离子注入工艺的过程中，可以以约0。至 约15。的倾斜角将n-型掺杂剂注入到半导体衬底10中。例如，可通过以比第 二 p-型掺杂区70高出约2倍至约10倍的注入能量执行离子注入工艺，形成 n-型掺杂区80。因此，n-型掺杂区80可形成在半导体衬底IO的深区中。光 致抗蚀剂图案200可为形成第一 p-型掺杂区60和/或第二 p-型掺杂区70时 所使用的光致抗蚀剂图案200。
如上所述，可形成包括第一 p-型掺杂区60、第二 p-型掺杂区70、 n-型 掺杂区80以及半导体衬底10的PNP光电二极管。第二 p-型掺杂区70可形 成在第一p-型掺杂区60与n-型掺杂区80之间，以帮助减小结电场。虽然通 过实例描述了 PNP光电二极管，但本发明的实施例并不局限于此。
因此，尽管已经描述了顺序形成第一 p-型掺杂区60、第二 p-型掺杂区 70以及n-型掺杂区80的方法，但本发明的实施例并不局限于此。例如，可 在第一p-型掺杂区60之前形成第二p-型掺杂区70和n-型掺杂区80。在另 一实施例中，可在形成n-型掺杂区80和第一 p-型掺杂区60之后形成第二 p-型掺杂区70。
虽然未示出，但在一个实施例中，可通过由后续工艺形成间隔件90，然 后采用间隔件90作为离子注入掩模执行离子注入工艺，来设置第二 p-型掺
9杂区70。这样，第二 p-型掺杂区70可与栅极50相间开，并且与第一 p-型 掺杂区60具有阶梯式结构。同样，可省略用于形成第二 p-型掺杂区70的额 外掩模工艺，从而简化工艺。
参见图5，可在栅极50的侧壁上形成间隔件90，并且可形成浮置扩散 区100以接收位于栅极50的一侧上的光电二极管中所产生的光电子。在实 施例中，可形成暴露半导体衬底10位于栅极50 —侧的一部分的光致抗蚀剂 图案(未示出)，之后采用光致抗蚀剂图案作为离子注入掩模以形成LDD 区。其后，可去除光致抗蚀剂图案，在栅极50的侧壁上形成间隔件卯。然 后，可在栅极50的该侧注入高浓度的n-型杂质，以形成浮置扩散区IOO。
图6中的(a)是示出掺杂浓度与掺杂深度的关系曲线的图表。x轴代表 掺杂深度，y轴代表杂质的掺杂浓度。图6中的(b)是示出电场与掺杂深度 的关系曲线的图表。xl轴代表掺杂深度，yl轴代表杂质的电场强度。
参见图6中的(a)，参数值8表示n-型掺杂区的分布，参数值6表示 p-型掺杂区的分布，参数值5表示根据本发明实施例的由n-型和p-型掺杂区 形成的网状掺杂分布(net d叩ing profile)(其中(n-型掺杂分布)+ (p-型 掺杂分布)=(网状变化))。特别地，p-型掺杂区的分布具有和第一 p-型 掺杂区60和第二p-型掺杂区70—致的阶梯式形状。因此，网状掺杂分布也 显示为阶梯式形状。
参见图6中的(b)，参数值600和700分别表示根据本发明实施例的 光电二极管的电场特性和现有技术的光电二极管的电场特性。尽管未示出， 现有技术的光电二极管包括p-型半导体衬底、n-型掺杂区、高浓度p-型掺杂 区、以及顶部结区(C)。 n-型掺杂区与高浓度p-型掺杂区连接的点具有高电场 特性，因此呈现高斯分布。由于根据本发明的p-型掺杂分布具有阶梯式形状， 所以顶部结区(C)具有比现有技术弯曲的低电场特性。同时，图6中的(b) 的参数字母(D)表示下部结区。
p-型掺杂分布示出阶梯形状，并且顶部结区(C)中的电场减小了，从而抑 制了由于高电场产生的漏电流，并且也抑制了暗噪声和噪点问题。这能够改 善图像传感器的质量。
同样，在维持第一p-型惨杂区60不变的同时，可形成下部第二p-型掺 杂区70，从而改善产生在光电二极管中的光电子的转移效率。此外，在某些实施例中，由于可以以形成第一p-型掺杂区60时使用的光致抗蚀剂图案200来形成第二 p-型掺杂区70，所以可在没有额外掩模工艺的情况下形成第二 p-型掺杂区70，从而改善了图像传感器的质量以及图像传感器制造方法的效率。
根据本发明的实施例，在光电二极管的顶部结区中，可在第一p-型惨杂区和n-型惨杂区之间形成低浓度第二p-型掺杂区，从而减少了顶部结区的电场。因此，可减少产生在顶部结区的电场强度，以减少由于电场强度引起的漏电流，改善暗噪声和噪点特性。
在本说明书中对于"一个实施例"、"一实施例"、"示例性实施例"等的任意引用表示结合该实施例所描述的特定特征、结构或特性包括在本公开内容的至少一个实施例中。在说明书中各个位置中的这种短语的出现不必都涉及相同的实施例。此外，当结合任意实施例描述特定特征、结构或特性时，可认为在本领域普通技术人员所属范围内，可结合其它实施例实现这种特征、结构或特性。
尽管对实施例的描述中结合了其中多个示例性实施例，但可以理解的是本领域技术人员完全可以推导出许多其它变化和实施例，并落入本公开内容的原理的精神和范围之内。特别是，可以在该公开、附图和所附权利要求的范围内对组件和/或附件组合设置中的排列进行多种变化和改进。除组件和/或排列的变化和改进之外，其他可选择的应用对于本领域技术人员而言也是显而易见的。
权利要求
1. 一种图像传感器，包括栅极，位于半导体衬底上；沟道区，位于所述栅极下方的所述半导体衬底中；第一p-型掺杂区，位于所述栅极的第一侧并且与所述沟道区相邻；第二p-型掺杂区，位于所述第一p-型掺杂区下方并且与所述栅极间隔开；n-型掺杂区，位于所述半导体衬底中，其中至少一部分所述n-型掺杂区位于所述第二p-型掺杂区下方；以及浮置扩散区，位于所述栅极的第二侧。
2. 如权利要求1所述的图像传感器，其中所述第一p-型惨杂区的杂质浓 度高于所述第二 p-型掺杂区的杂质浓度。
3. 如权利要求1所述的图像传感器，其中所述第一 p-型掺杂区的宽度 大于所述第二 p-型掺杂区的宽度。
4. 如权利要求3所述的图像传感器，其中所述第一 p-型掺杂区与所述 第二 p-型掺杂区形成为阶梯式形状。
5. 如权利要求1所述的图像传感器，其中所述第二 p-型掺杂区的深度 比所述第一 p-型掺杂区的深度大出约2倍至约10倍。
6. 如权利要求1所述的图像传感器，其中所述浮置扩散区与所述沟道区相邻。
7. 如权利要求1所述的图像传感器，还包括 第一p-型阱区，位于所述n-型掺杂区的一侧；以及 第二p-型阱区，位于所述半导体衬底中，其中所述浮置扩散区设置在所述第二p-型阱区中。
8. 如权利要求7所述的图像传感器，其中所述第二 p-型阱区的一部分 位于所述栅极下方。
9. 如权利要求7所述的图像传感器，其中所述第二 p-型阱区与所述沟 道区相邻。
10. —种图像传感器的制造方法，包括如下步骤 在半导体衬底中形成沟道区； 在所述沟道区上形成栅极； 在所述栅极的第一侧形成第一 p-型掺杂区；在所述第一 p-型掺杂区下方形成第二 p-型掺杂区，其中所述第二 p-型掺杂区与所述栅极间隔开；在所述半导体衬底中形成n-型掺杂区，其中至少一部分所述n-型掺杂区 位于所述第二p-型掺杂区下方；以及在所述栅极的第二侧形成浮置扩散区。
11. 如权利要求10所述的方法，其中形成所述第一p-型掺杂区的步骤包 括采用离子注入掩模执行第一离子注入工艺，形成所述第二 p-型惨杂区的歩 骤包括采用所述离子注入掩模执行第二离子注入工艺。
12. 如权利要求ll所述的方法，其中所述第二离子注入工艺以约10°至 约45。的倾斜角进行。
13. 如权利要求10所述的方法，其中所述n-型掺杂区在形成所述第一 p-型掺杂区与形成所述第二 p-型掺杂区之前形成。
14. 如权利要求IO所述的方法，其中所述第一 p-型掺杂区的杂质浓度 大于所述第二 p-型掺杂区的杂质浓度。
15. 如权利要求10所述的方法，其中形成所述第一p-型掺杂区的步骤包 括以约0。至约15。的倾斜角执行离子注入工艺。
16. 如权利要求10所述的方法，其中形成所述第二p-型掺杂区的步骤包 括以约10°至约45°的倾斜角执行离子注入工艺。
17. 如权利要求10所述的方法，其中形成所述第一 p-型掺杂区的步骤包 括以第一注入能量执行第一离子注入工艺，形成所述第二 p-型掺杂区的步骤 包括以第二注入能量执行第二离子注入工艺，所述第二注入能量比所述第一 注入能量高出约2倍至约10倍。
18. 如权利要求17所述的方法，其中形成所述n-型掺杂区的步骤包括以 第三注入能量执行第三离子注入工艺，所述第三注入能量比所述第二注入能 量高出约2倍至约10倍。
19. 如权利要求10所述的方法，其中形成所述第二p-型掺杂区的步骤包 括采用位于所述栅极的所述第一侧的间隔件作为离子注入掩模，来执行离子 注入工艺。
20. 如权利要求10所述的方法，其中形成所述n-型掺杂区的步骤包括以 约0°至约15。的倾斜角执行离子注入工艺。
全文摘要
本发明提供一种图像传感器及其制造方法。该图像传感器可包括栅极、沟道区、第一p-型掺杂区、第二p-型掺杂区、n-型掺杂区以及浮置扩散区。栅极可以设置在半导体衬底上，沟道区可设置在位于栅极下的半导体衬底中。第一p-型掺杂区可以设置在栅极的一侧并与沟道区相邻。第二p-型掺杂区设置在第一p-型掺杂区下方并且与栅极间隔开。n-型掺杂区可设置在第一p-型掺杂区与第二p-型掺杂区下方，浮置扩散区可设置在栅极的另一侧。本发明能够减小光电二极管中的结区的电场，从而抑制漏电流，改善光电二极管的性能。
文档编号H01L27/146GK101471358SQ200810182180
公开日2009年7月1日 申请日期2008年11月24日 优先权日2007年12月26日
发明者金钟玟 申请人:东部高科股份有限公司