专利名称：图像传感器及其制造方法
技术领域：
本发明涉及图像传感器及其制造方法。
背景技术：
图像传感器是用于将光学图像转化为电信号的半导体器件。通常，图
像传感器可分类为电荷耦合器件(CCD)图像传感器或互补金属氧化物硅 (CMOS)图像传感器(CIS)。在图像传感器制造期间，可以使用离子注 入在衬底中形成光电二极管。随着为了在不增加芯片尺寸的条件下增加像 素数目而减小光电二极管的尺寸，光接收部分的面积也减小，由此导致图 像质量的降低。而且，由于堆叠高度的降低幅度不和光接收部分的面积的 降低降低一样大，所以由于称为艾里斑(Airy disk)的光^f射作用导致入 射到光接收部分的光子数目也减少。
用于形成相关光电二极管的技术包括使用非晶硅(Si)、或使用诸如 晶片-至-晶片接合的方法在硅(Si)衬底中形成读出电路，和在所述读出电 路上和/或上方形成光电二极管(称为"三维(3D)图像传感器")。光电二 极管通过金属互连与读出电路连接。由于在转移晶体管两侧上的源极和漏 极二者都重掺杂有n-型杂质，所以可能发生电荷共享现象。当发生电荷共 享现象时，输出图像的灵敏度降低并且可产生图像误差。而且，由于光电 荷不易于在光电二极管和读出电漆t间移动，所以可产生暗电流和/或可4吏 饱和度以及灵敏度降低。
发明内容
一些实施方案涉及在最大化填充因子的同时防止发生电荷共享的图像 传感器及其制造方法。 一些实施方案涉及图像传感器及其制造方法，其通 过在光电二极管和读出电路之间提供用于光电荷的迅速移动通道来最小 化暗电流源并最小化饱和度和灵敏度的降低。
一些实施方案涉及图像传感器，包括第一衬底，在所述第一村底上 形成有包括金属互连的电路；和在所述第一衬底上方的光电二极管，所述光电二极管接触所述金属互连，其中所述第一衬底的所述电路包括在所 述第一衬底上方的晶体管；在所述晶体管侧面的电结区；和连接至所述金 属互连并接触所述电结区的第一导电型区域。
一些实施方案涉及图像传感器，包括笫一衬底，在所述第一衬底上 形成有包括金属互连的电路；和在所述第一衬底上方的光电二极管，所述 光电二极管接触所述金属互连，其中所述电路包括在所述第一衬底上方 的晶体管；在所述晶体管侧面的电结区；和连接至所述金属互连并接触所 述电结区的第一导电型区域。所述电结区可具有掺杂有第二导电型杂质的 上部.
一些实施方案涉及制造图像传感器的方法，包括在第一衬底上方形 成包括金属互连的电路；和在所述金属互连上方形成光电二极管，其中所 述第一衬底的所述电路的形成包括在所述第一衬底上方形成晶体管；在 所述晶体管侧面形成电结区；和形成连接至所述金属互连并与所述电结区 接触的第一导电型区域。
示例性图l~7说明根据一些实施方案的图像传感器及制造图像传感 器的方法。
具体实施例方式
在此处的实施方案的描述中，应理解当层(或膜)称为在另一层或衬 底'上，的时候，其可以直接在另一层或衬底上，或也可存在插入的层。此 外，应理解当层称为在另一层"下"的时候，其可以直接在另一层下，也可 存在一个或更多个插入的层。另外，也应理解当层称为在两层"之间"时， 其可以是在所述两层之间的仅有的层，或也可存在一个或更多个插入的 层。
示例性图l是根据一些实施方案的图像传感器的截面图。如示例性图 l所示，根据一些实施方案的图像传感器可包括其上形成有金属互连150 和电路的第一衬底100;和在第一衬底100上形成的接触金属互连150的 光电二极管210。第一衬底IOO的电路可包括在第一衬底100上方的晶 体管120;在晶体管120侧面的电结区140;和连接至金属互连150并与电结区140接触的高浓度第一导电型区域147。
在示例性图1中说明的图像传感器中，可在晶体半导体层210a中形成 光电二极管210 (见示例性图3)。根据一些实施方案，由于图像传感器可 使用位于电路上方的光电二极管，并且光电二极管形成在晶体半导体层 中，所以可最小化乃至防止在光电二极管内部产生缺陷。电路可包括晶体 管120和金属互连150。
以下，将参考示例性图2 ~ 6描述根据一些实施方案的制造图像传感器 的方法。如示例性图2所示的，4艮据一些实施方案的制造图4象传感器的方 法包括提供其上形成有金属互连150和电路的第一衬底100。第一衬底 100可以是但不限于第二导电型衬底。例如，在第二导电型第一衬底100 中形成器件隔离层110，以由此限定有源区。在有源区中可形成包括晶体 管120的电路。例如，晶体管120可包括转移晶体管(Tx) 121、重置晶 体管(Rx) 123、驱动晶体管(Dx) 125、和选择晶体管(Sx) 127。然后 可形成包括浮置扩散区(FD) 131以及源^l/漏极区133、 135和137的离 子注入区域130。
以下将更全面地描述在一些实施方案中在第一衬底100上形成电路的 方法。晶体管120可形成在第一衬底100上，晶体管120可以4^但不限于 转移晶体管(Tx)。电结区140可形成在晶体管120—个侧面。例如，电 结区140可以是但不限于PN结。例如，电结区140可包括在第二导电 型阱141或第二导电型外延层上形成的第一导电型离子注入层143、和在 第一导电型离子注入层143上形成的第二导电型离子注入层145。例如， 如示例性图2所示，PN结140可以是但不限于P0(145)/N-(143)/P-(141)结。
高浓度第一导电型区域147可连接至金属互连150并可接触电结区 140。高浓度第一导电型区域147可以是但不限于高浓度N+离子注入区域 即N+结。例如，高浓度第一导电型区域147可形成为接触电结区140的 侧面，但是不限于此。即，高浓度第一导电型区域147可电连接至电结区 140的第一导电型离子注入层143。
在高浓度第一导电型区域147上方可形成金属互连的接触插塞151a。 一些实施方案的读出电路允许由设置在芯片上部的光电二极管产生的电 子通过金属互连150向衬底100的N+结147移动，并且也允许在N+结147 中的电子向N-结143移动。这允许4T操作。同时，为将在芯片上设置的光电二极管210连接至第一衬底100，重 掺杂n-型杂质以形成用于实现欧姆接触的高浓度第一导电型区域147。如 果转移晶体管(Tx) 121的源极和漏极连接至高浓度第一导电型区域147， 那么源极和漏极可具有相同的电势，导致在读出信号时由于电荷共享而使 得饱和度降低和灵敏度降低。在一些实施方案中，因此，电结区140例如 0/^^-结可形成在第一衬底100中，如示例性图2所示。
与作为N+结的浮置扩散(FD) 131的节点不同，？0/^^-结140 (施 加于其的电压没有全部传输的电结区140)在预定电压下夹断，该电压称 作钉扎电压(pinning voltage )，并且可取决于P0区域145和N-区域143 的掺杂浓度。当转移晶体管Tx 121导通时，由芯片上部中的光电二极管 210产生的电子移动至？0/^^-结140，并且传递至浮置扩散(FD) 131 的节点并转化为电压。
由于P0/N-ZP-结140的最大电压值变成钉扎电压，并且浮置扩散(FD) 131的节点的最大电压值变成通it^ Vdd电压中减去重置晶体管(Rx)123 的阈值电压(Vth)而获得的电压值，所以由芯片上部中的光电二极管210 产生的电子可以通过转移晶体管(Tx) 121两侧之间的电位差完全转储至 浮置扩散(FD) 131的节点而没有电荷共享。因此，和光电二极管简单地 连接至N+结的情况不同，根据一些实施方案可最小化乃至避免诸如饱和 度降低和灵^t度降低的限制。
#>据一些实施方案，可在P0/N-ZP-结140的表面上或上方形成用于欧 d^接触的N+结147。形成N+结147和M1C接触151a的工艺可产生泄漏 源。这是由于用施加于？0/]\-1-结140的反向偏压操作器件，并因此可在 Si表面上产生电场。在电场内部在接触形成工艺期间产生的晶体缺陷可作 为泄漏源。而且，在N+结147形成于P0/N-ZP-结140的表面上的情况下， 由于N+/P0结147/141可进一步产生电场，其也提供泄漏源。
因此，在根据一些实施方案的布局中接触151a可以形成在未掺杂有 P0层但是包括N+连接区域147的有源区中并可连接至N-结143。因此， 在Si表面上不产生电场，这可有助于3D集成CIS的暗电流的减小。
在第一衬底100上或上方可形成层间电介质160，并且也可以形成金 属互连150。金属互连150可包括但不限于第一金属接触151a、第一金属 151、第二金属152、第三金属153和第四金属接触154a。
7如示例性图3所示，在第二衬底200上可形成晶体半导体层210a。由 于光电二极管210可形成在晶体半导体层210a中，所以可最小化乃至防止 光电二极管内的缺陷。例如，通过外延生长方法可在第二衬底200上或上 方形成结晶半导体层210a。然后，可将氢离子注入第二衬底200和晶体半 导体层210a之间的界面中，以形成氢离子注入层207a。氢离子的注入可 在注入用于形成光电二极管210的杂质离子之后进行。
如示例性图4所示，杂质离子可注入晶体半导体210a中，以形成光电 二极管210。例如，第二导电型导电层216可形成在晶体半导体层210a的 上部中。第二导电型导电层216可以是高浓度p-型导电层。例如，通it^ 第二衬底200的基本整个表面无掩模地实施第一无掩模离子注入 (blanket-ion implantation),可在晶体半导体层210a上或上方形成高浓 度P-型导电层216。例如，第二导电型导电层216可形成为小于约0.5pm 的结深度。
然后，通过在笫二衬底200的基本上整个表面无掩模地实施第二无掩 模离子注入，可在第二导电型导电层216下方形成第一导电型导电层214。 第一导电型导电层214可以是低浓度n-型导电层。低浓度第一导电型导电 层214可形成为约l.Opm至约2.0fim的结深度。
然后，根据一些实施方案，高浓度第一导电型导电层212可形成在第 一导电型导电层214下方。例如，通过在第二衬底200的基本上整个表面 无^^模地实施第三无4^模离子注入，可在第一导电型导电层214下方形成 高浓度N+导电层212，使得高浓度N+导电层212可有助于欧姆接触。
如示 例性图5所示，第一衬底100和第二衬底200可彼此掩^，使得 光电二极管210接触金属互连150。例如，通过使第一衬底100和第二衬 底200彼此接触，然后通过等离子体实施活化以增加M表面中的表面能， 可实施所述#^,此后，通过对第二衬底200实施热处理，氢离子注入层 207a可变为氬气层。
如示例性图6所示，然后可移除第二衬底200的一部分，并保留氩气 层下方的光电二极管210，使得可暴露光电二极管210。例如通过使用切割 设备诸如刀片可实施第二衬底200的除去。然后可进行隔离用于每个单元 像素的光电二极管210的蚀刻工艺。然后可用像素间电介质填充蚀刻的部 分。然后，可实施用于形成上电极和滤色器的工艺。示例性图7《—根据一些实施方案的图〗象传感器的截面图，其中光电二 极管220可形成在非晶层中。例如，光电二极管220可包括电连接至金 属互连150的#层223;和在#层223上或上方的第二导电型导电层 225。图像传感器还可包括在金属互连150和本征层223之间的第一导电 型导电层221。以下将描述根据一些实施方案形成光电二极管220的工艺。 通过在其上形成有包括金属互连150的电路120的第一衬底100上或上方 实施沉积工艺，而不是通过备^，可形成光电二极管220。
例如，在第一衬底100上或上方可形成第一导电型导电层221，使得 第一导电型导电层221接触金属互连150。如果需要，可在不形成第一导 电型导电层221的务降下进行后续工艺。第一导电型导电层221可作为在 一些实施方案中使用的PIN 二极管的N-层。即，第一导电型导电层221 可以是但不限于N-型导电层。
第一导电型导电层221可由n-掺杂的非晶硅形成，但不限于此。即， 第一导电型导电层221可由通过在非晶硅中加入Ge、 C、 N、 O或类似物 而形成的a-Si: H、 a國SiGe: H、 a國SiC、 a國SiN: H、或a-SiO: H或类合乂 物形成。而且，第一导电型导电层221可通过例如化学气相沉积(诸如等 离子体增强CVD)形成。例如，通过其中PH3、 P2Hs等与硅烷(S氾4)气 体混合的PECVD，可由非晶硅形成第一导电型导电层221。
在第一导电型导电层221上或上方可形成^层223，并且可作为在 一些实施方案中采用的PIN 二极管的I-层。#层223可由非晶硅形成， 并且可通过CVD例如PECVD形成。例如，；Mi层223可通过l吏用珪烷 (SiH4 )气体的PECVD由非晶硅形成。
然后，在;M^层223上或上方可形成第二导电型导电层225。第二导 电型导电层225和#层223可原位形成。第二导电型导电层225可作为 在一些实施方案中使用的PIN二极管的P-层。即，第二导电型导电层225 可以^_但不限于p-型导电层。第二导电型导电层225可由P-掺杂的非晶硅 形成，但是不限于此。
第二导电型导电层225也可通过CVD例如PECVD形成。例如，第二 导电型导电层225可通过其中硼(B)或类似物与硅烷(SiH4)气体混合 的PECVD由非晶硅形成。然后，可在第二导电型导电层225上形成上电 极240。上电极240可由具有高透光性和高电导率的透明电极材料形成。例如，上电极240可由氧化铟锡(ITO)、氧化镉锡(CTO)等形成。
根据一些实施方案的图像传感器及其制造方法可提供电路和光电二极 管的垂直集成。根据一些实施方案，制造具有垂直构造的3-维(3D)图像 传感器的方法可在最小化暗电流的同时提供与4-Tr像素操作的情况一样 的相关双采样(CDS )，所述暗电流可在将于芯片上部中形成的光电二极管 连接至形成有电路的衬底(Si-sub)的接触蚀刻工艺以及高浓度N+掺杂工 艺期间产生。因此，可最小化噪音和暗电流。
此外，根据一些实施方案，电路和光电二极管的垂直集成可获得接近 于100%的填充因子。此外，根据一些实施方案，尽管象素尺寸相同，但 是由于垂直集成，电路和光电二极管的垂直集成可提供高于相关传感器的 灵敏度。虽然一些实施方案通常涉及互补金属氧化物半导体(CMOS)图 像传感器，但是这样的实施方案不限于CMOS传感器，而是可以容易地应 用于任何利用光电二极管的图像传感器。
对本领域技术人员显然和明显的是在公开的实施方案中可做出各种 改变和变化。因此，只要这些显然和明显的改变和变化在所附权利要求和 其等同物的范围之内，则所〃^开的实施方案意闺覆盖这些显然和明显的改 变和变寸匕。
权利要求
1. 一种图像传感器，包括第一衬底，在所述第一衬底上方形成有包括金属互连的电路；和在所述第一衬底上方的光电二极管，所述光电二极管接触所述金属互连，其中所述第一衬底的所述电路包括在所述第一衬底上方的晶体管；在所述晶体管侧面的电结区；和连接至所述金属互连并接触所述电结区的第一导电型区域。
2. 根据权利要求l所述的图像传感器，其中所述第一导电型区域接触所 述电结区的侧面。
3. 根据权利要求2所述的图像传感器，其中在所述第一导电型区域上方 设置有所述金属互连的接触插塞。
4. 根据权利要求l所述的图像传感器，其中所述电结区包括PN结。
5. 根据权利要求l所述的图像传感器，其中所述电结区包括PNP结。
6. 根据权利要求l所述的图像传感器，其中所述电结区具有掺杂有p-型 杂质的上部，所述电结区包括PN结。
7. 根据权利要求1所述的图像传感器，其中所述晶体管包括转移晶体管。
8. —种图像传感器，包括第一衬底，在所述第一衬底上方形成有包括金属互连的电路；和 在所述第一衬底上方的光电二极管，所述光电二极管接触所述金属互连，其中所述电路包括在所述第 一衬底上方的晶体管；在所述晶体管侧面的电结区；和连接至所述金属互连并接触所述电结区的第一导电型区域， 其中所述电结区具有掺杂有第二导电型杂质的上部。
9. 根据权利要求8所述的图<象传感器，其中所述第一导电型区域接触所述电结区的侧面。
10. 根据权利要求9所述的图像传感器，其中在所述第一导电型区域上方 设置有所述金属互连的接触插塞。
11. 根据权利要求8所述的图像传感器，其中所述电结区具有掺杂有p-型 杂质的上部，所述电结区包括PN结。
12. 根据权利要求8所述的图像传感器，其中所述晶体管包括转移晶体管。
13. 根据权利要求8所述的图像传感器，其中所述电结区包括PNP结。
14. 一种制造图像传感器的方法，所述方法包括 在第一衬底上方形成包括金属互连的电路；和 在所述金属互连上方形成光电二极管； 其中所述第一衬底的所述电路的形成包括在所述第一衬底上方形成晶体管； 在所述晶体管的侧面形成电结区；和形成连接至所述金属互连并接触所述电结区的第一导电型区域。
15. 根据权利要求14所述的方法，其中所述第一导电型区域的形成包括 形成所述第一导电型区域以接触所述电结区的侧面。
16. 根据权利要求15所述的方法，其中所述第一导电型区域的形成包括 在所述第一导电型区域上方形成所述金属互连的接触插塞。
17. 根据权利要求14所述的方法，其中所述电结区的形成包括形成PN结。
18. 根据权利要求14所述的方法，其中所述电结区的形成包括形成PNP 结。
19. 根据权利要求14所述的方法，其中所述电结区的形成包括用第二导 电型杂质掺杂上部。
20. 根据权利要求19所述的方法，其中所述电结区包括PN结。
全文摘要
图像传感器及其制造方法，所述图像传感器包括第一衬底和光电二极管。在第一衬底上方形成包括金属互连的电路。光电二极管形成在第一衬底上方并接触金属互连。第一衬底的电路包括在第一衬底上方的晶体管，在晶体管侧面的电结区，和第一导电型区域。第一导电型区域连接至金属互连并接触电结区。
文档编号H01L27/146GK101471366SQ20081018655
公开日2009年7月1日 申请日期2008年12月25日 优先权日2007年12月28日
发明者沈喜成 申请人:东部高科股份有限公司