专利名称：晶圆及制作方法、系统级封装结构及封装方法
技术领域：
本发明涉及半导体制造技术领域，尤其涉及晶圆及制作方法、系统级封装结构及
封装方法。
背景技术：
随着便携式电子元件变得越来越小，必须縮小电子元件的半导体封装的尺寸。为 了达到上述目的，广泛的使用系统级封装技术，其理由是因为系统级封装技术可增加半导 体封装的容量。 系统级封装(system in package, SIP)在一个半导体封装结构内不仅可以组装多 个芯片，还可以将不同类型的器件和电路芯片叠在一起，构建成更为复杂的、完整的系统， 如申请号为200710127363的中国专利申请中所提供的技术方案。 系统级封装技术的优越性包括可提供更多新功能，多种工艺兼容性好，灵活性和 适应性强，成本低，易于分块测试，以及开发周期较短等。系统级封装采用近十年来快速发 展的倒装焊技术，与引线键合相比，倒装焊技术具有直流压降低、互连密度高、寄生电感小、 热特性和电学性能好等优点，但费用较高。 现有进行系统级封装的工艺如图1至图3所示。参考图l，提供一晶圆IO，所述晶 圆10的第一表面上包含焊盘14 ;在晶圆10上形成第一氧化硅层112 ;在第一氧化硅层112 上用旋涂法形成第一光刻胶层(未图示)，通过曝光、显影工艺，在第一光刻胶层上定义出 通孔图形；以第一光刻胶层为掩膜，沿通孔图形刻蚀第一氧化硅层112和晶圆IO，形成通孔 15，所述刻蚀方法为干法刻蚀或湿法刻蚀；灰化法去除第一光刻胶层后，在第一氧化硅层 112上形成第二光刻胶层(未图示)，通过曝光、显影工艺，在第二光刻胶层上定义出金属连 接点阵列图形；以第二光刻胶层为掩膜，沿金属连接点阵列图形刻蚀第一氧化硅层112至 露出晶圆IO，形成金属连接点阵列开口 16。 如图2所示，用热氧化法或化学气相沉积法在通孔15内侧形成绝缘介质层12，所 述绝缘介质层12的材料为氧化硅等；然后，在第一氧化硅层112及晶圆IO上形成导电层 13，并且导电层13填充满通孔15及金属连接点阵列开口 16，所述通孔15内的导电层13 通过金属连接点阵列开口 16内的导电层13与焊盘14电连接；平坦化导电层13至露出第 一氧化硅层112，所述平坦化工艺为化学机械抛光法；将晶圆10的第二表面进行减薄至使 通孔15穿透晶圆IO，所述减薄的方法为化学机械抛光法，其中第二表面与第一表面为相对 面；在晶圆10的第二表面用化学气相沉积法形成第二氧化硅层111 ;对第二氧化硅层111 进行刻蚀露出通孔15内的导电层13。 如图3所示，将用上述方法处理过的几片晶圆进行依次垒叠封装，即将第一晶圆 10a金属连接点阵列开口内的导电层13a与第二晶圆10b通孔内的导电层13b进行回流焊 接，使第一晶圆10a与第二晶圆10b电导通，并且使用阳极键合法或粘胶法将第一晶圆10a 的第一氧化硅层11a2与第二晶圆10b的第二氧化硅层llbl进行键合；然后，再于第二晶圆 10b上放置第三晶圆10c，并将第二晶圆10b金属连接点阵列开口内的导电层13b与第三晶圆10c通孔内的导电层13c进行回流焊接，使第二晶圆10b与第三晶圆10c电导通，并且使 用阳极键合法或粘胶法将第二晶圆10b的第一氧化硅层11b2与第三晶圆10c的第二氧化 硅层llcl进行键合。 现有技术在进行系统级封装过程中，由于焊盘区域与通孔区域是分立的，使占用 面积增大，进而增大了封装的尺寸，提高了成本。
发明内容
本发明解决的问题是提供一种晶圆及制作方法、系统级封装结构及封装方法，防 止封装尺寸增大，用料成本提高。 为解决上述问题，本发明提供一种晶圆的制作方法，包括提供晶圆，所述晶圆的 第一表面上形成有焊盘及露出焊盘的第一氧化硅层，焊盘上形成有金属层，晶圆内包含有 与焊盘电连接的金属连线层；减薄晶圆的第二表面，所述第一表面与第二表面为相对面； 在晶圆的第二表面上形成第二氧化硅层，在第二氧化硅层及晶圆中形成露出金属连线层的 通孔；在通孔内填充满导电层。 可选的，所述第一氧化硅层的厚度为500埃 10000埃。形成第一氧化硅层的方 法为化学气相沉积法。 可选的，所述第二氧化硅层的厚度为500埃 10000埃。形成第二氧化硅层的方
法为热氧化法或化学气相沉积法。 可选的，减薄晶圆的方法为化学机械抛光法。 可选的，形成通孔的方法为干法刻蚀法或湿法刻蚀法。 可选的，晶圆内还包括将焊盘与金属连线层连通的导电插塞。 可选的，焊盘还包括与相邻晶圆通孔内导电层连接的延长部分。 可选的，金属连线层还包括与本晶圆通孔内导电层连接的延长部分。
本发明提供一种晶圆，包括位于晶圆第一表面上的焊盘；位于晶圆第一表面且
露出焊盘的第一氧化硅层；位于焊盘上的金属层；位于晶圆内且与焊盘电连接的金属连线
层；位于晶圆第一表面相对的第二表面上的第二氧化硅层；位于第二氧化硅及晶圆内且露
出金属连线层的通孔；填充满通孔的导电层。 可选的，晶圆内还包括将焊盘与金属连线层连通的导电插塞。 可选的，所述第一氧化硅层的厚度为500埃 10000埃。 可选的，所述第二氧化硅层的厚度为500埃 10000埃。 可选的，焊盘还包括与相邻晶圆通孔内导电层连接的延长部分。 可选的，金属连线层还包括与本晶圆通孔内导电层连接的延长部分。 本发明提供一种系统级封装的方法，包括将其中一个晶圆焊盘上的金属层与另
一个晶圆通孔内的导电层焊接，并将其中一个晶圆的第一氧化硅层与另一个晶圆的第二氧
化硅层进行键合。 可选的，所述键合的方法为阳极键合法或粘胶法。 本发明提供一种系统级封装的方法，包括提供第一晶圆及第二晶圆，所述第一 晶圆和第二晶圆的第一表面上形成有焊盘及露出焊盘的第一氧化硅层，焊盘上形成有金属 层；将第一晶圆焊盘上的金属层与第二晶圆焊盘上的金属层焊接，使第一晶圆与第二晶圆电导通，并将第一晶圆的第一氧化硅层与第二晶圆的第一氧化硅层进行键合；减薄第二晶圆的第二表面，所述第二晶圆的第一表面与第二表面为相对面；在第二晶圆的第二表面上形成第二氧化硅层后，在第二氧化硅层及第二晶圆中形成露出与焊盘电连接的金属连线层的通孔；在通孔内填充满导电层。 可选的，所述第一氧化硅层的厚度为500埃 10000埃。形成第一氧化硅层的方法为化学气相沉积法。 可选的，所述第二氧化硅层的厚度为500埃 10000埃。形成第二氧化硅层的方法为化学气相沉积法或热氧化法。 可选的，所述键合的方法为阳极键合法或粘胶法。 可选的，减薄晶圆的方法为化学机械抛光法。 可选的，焊盘还包括与相邻晶圆通孔内导电层连接的延长部分。 可选的，金属连线层还包括与本晶圆通孔内导电层连接的延长部分。
本发明提供一种系统级封装结构，包括至少两个晶圆；各晶圆包含位于晶圆第
一表面上的焊盘；位于晶圆第一表面且露出焊盘的第一氧化硅层；位于焊盘上的金属层；
位于晶圆内且与焊盘电连接的金属连线层；位于晶圆第一表面相对的第二表面上的第二氧
化硅层；位于第二氧化硅及晶圆内且露出金属连线层的通孔；填充满通孔的导电层，其中
相邻晶圆之间一个晶圆通孔内的导电层与另一晶圆的焊盘电连接。 可选的，焊盘还包括与相邻晶圆通孔内导电层连接的延长部分。 可选的，金属连线层还包括与本晶圆通孔内导电层连接的延长部分。 可选的，晶圆内还包括将焊盘与金属连线层连通的导电插塞。 可选的，所述系统级封装结构还包括一底部晶圆，底部晶圆包含位于晶圆第一表面上的焊盘；位于晶圆第一表面且露出焊盘的第一氧化硅层；位于焊盘上的金属层；位于晶圆内且与焊盘电连接的金属连线层。 可选的，所述第一氧化硅层的厚度为500埃 10000埃。
可选的，所述第二氧化硅层的厚度为500埃 10000埃。 与现有技术相比，本发明具有以下优点由于通孔直接与金属连线层连通，并且通孔内的导电层通过金属连线层及导电插塞与焊盘电导通。通孔区域与焊盘区域位于晶圆的同一区域，占用晶圆的面积减小，解决了用料成本问题。
图1至图3是现有工艺形成系统级封装的示意图； 图4是本发明制作晶圆的具体实施方式
流程图； 图5是本发明制作晶圆的实施例示意图； 图6是本发明形成系统级封装的第一具体实施方式
流程图； 图7是本发明形成系统级封装的第二具体实施方式
流程图； 图8至图10是本发明形成系统级封装的第一实施例示意图； 图11至图13是本发明形成系统级封装的第二实施例示意图； 图14至图16是本发明形成系统级封装的第三实施例示意图； 图17至图19是本发明形成系统级封装的第四实施例示意图。
具体实施例方式
本发明由于通孔直接与金属连线层连通，并且通孔内的导电层通过金属连线层及 导电插塞与焊盘电导通。通孔区域与焊盘区域位于晶圆的同一区域，占用晶圆的面积减小， 解决了用料成本问题。 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的具体实施方式
做详细的说明。 图4是本发明制作晶圆的具体实施方式
流程图。如图4所示，执行步骤S101，提供 晶圆，所述晶圆的第一表面上形成有焊盘及露出焊盘的第一氧化硅层，焊盘上形成有金属 层，晶圆内包含有与焊盘电连接的金属连线层；执行步骤S102，减薄晶圆的第二表面，所述 第一表面与第二表面为相对面；执行步骤S103，在晶圆的第二表面上形成第二氧化硅层， 在第二氧化硅层及晶圆中形成露出金属连线层的通孔；执行步骤S104，在通孔内填充满导 电层。 基于上述实施方式形成的晶圆，包括位于晶圆第一表面上的焊盘；位于晶圆第 一表面且露出焊盘的第一氧化硅层；位于焊盘上的金属层；位于晶圆内且与焊盘电连接的 金属连线层；位于晶圆第一表面相对的第二表面上的第二氧化硅层；位于第二氧化硅及晶 圆内且露出金属连线层的通孔；填充满通孔的导电层。 图5是本发明制作晶圆的实施例示意图。如图5所示，提供一晶圆IOO，所述晶圆 100的第一表面上包含焊盘104，焊盘104通过导电插塞107与晶圆100中的金属连线层 108电导通；在晶圆100的第一表面上形成厚度为500埃 10000埃的第一氧化硅层212， 优选厚度为3000埃或4000埃，形成方法可以是化学气相沉积法；在第一氧化硅层120上用 旋涂法形成第一光刻胶层(未图示)，通过曝光、显影工艺，在第一光刻胶层上定义出开口 图形，所述开口图形与焊盘位置对应；以第一光刻胶层为掩膜，沿开口图形刻蚀第一氧化硅 层120至露出焊盘104，形成开口，所述刻蚀方法为干法刻蚀或湿法刻蚀；对晶圆100的第 二表面进行减薄工艺，为后续形成通孔做准备，其中第二表面与第一表面为相对面，所述减 薄的方法为化学机械抛光法；用热氧化法或化学气相沉积法在晶圆100的第二表面形成厚 度为500埃 10000埃的第二氧化硅层IIO，优选厚度为3000埃或4000埃。
在露出焊盘104的开口内填充金属层109，具体工艺如下在第一氧化硅层120上 形成金属层109，并将金属层109填充满开口，然后对金属层109进行平坦化至露出第一氧 化硅层120。 在第二氧化硅层110上用旋涂法形成第二光刻胶层(未图示)，通过曝光、显影工 艺，在第二光刻胶层上定义出通孔图形，所述通孔图形位置与金属连线层108对应；以第二 光刻胶层为掩膜，沿通孔图形刻蚀第二氧化硅层110和晶圆100至露出金属连线层108，形 成通孔105，所述刻蚀方法为干法刻蚀或湿法刻蚀；灰化法去除第二光刻胶层后，用热氧化 法或化学气相沉积法在通孔105侧壁形成绝缘介质层102，所述绝缘介质层102的材料为氧 化硅等，其作用为防止通孔105内的金属材料扩散至晶圆100的其它膜层内；然后，在第二 氧化硅层IIO上形成导电层103，并且导电层103填充满通孔105，所述通孔105内的导电 层103与金属连线层108连通，并通过导电插塞107使导电层103与焊盘104电连接；平坦 化导电层103至露出第二氧化硅层IIO，所述平坦化工艺为化学机械抛光法。
除本实施例外，焊盘还包括与相邻晶圆通孔内导电层连接的延长部分。金属连线层还包括与本晶圆通孔内导电层连接的延长部分。 本实施例中，由于通孔105直接与金属连线层108连通，并且通孔105内的导电层103通过金属连线层108及导电插塞107与焊盘104电导通。通孔区域与焊盘区域位于晶圆的同一区域，占用晶圆的面积减小，解决了用料成本问题。 基于上述实施例形成的晶圆，包括焊盘104，位于晶圆IOO第一表面上的；第一氧化硅层120，位于晶圆100第一表面且露出焊盘104 ;金属层109，位于焊盘104上；导电插塞107，位于晶圆100内与焊盘104连接；金属连线层108，位于晶圆100内且通过导电插塞107与焊盘104电连接；第二氧化硅层110，位于晶圆100第一表面相对的第二表面上；通孔105，位于第二氧化硅110及晶圆100内且露出金属连线层108 ;绝缘介质层102，形成于通孔105侧壁；导电层103，填充满通孔105。 图6是本发明形成系统级封装的第一具体实施方式
流程图。参考图6，执行步骤S201，提供晶圆，所述晶圆的第一表面上形成有焊盘及露出焊盘的第一氧化硅层，焊盘上形成有金属层，晶圆内包含有与焊盘电连接的金属连线层；执行步骤S202，减薄晶圆的第二表面，所述第一表面与第二表面为相对面；执行步骤S203，在晶圆的第二表面上形成第二氧化硅层，在第二氧化硅层及晶圆中形成露出金属连线层的通孔；执行步骤S204，在通孔内填充满导电层；执行步骤S205，将上述方法形成的其中一个晶圆焊盘上的金属层与另一个晶圆通孔内的导电层焊接，并将其中一个晶圆的第一氧化硅层与另一个晶圆的第二氧化硅层进行键合。 图7是本发明形成系统级封装的第二具体实施方式
流程图。参考图7，执行步骤S301，提供第一晶圆及第二晶圆，所述第一晶圆和第二晶圆的第一表面上形成有焊盘及露出焊盘的第一氧化硅层，焊盘上形成有金属层；执行步骤S302，将第一晶圆焊盘上的金属层与第二晶圆焊盘上的金属层焊接，使第一晶圆与第二晶圆电导通，并将第一晶圆的第一氧化硅层与第二晶圆的第一氧化硅层进行键合；执行步骤S303，减薄第二晶圆的第二表面，所述第二晶圆的第一表面与第二表面为相对面；执行步骤S304，在第二晶圆的第二表面上形成第二氧化硅层后，在第二氧化硅层及第二晶圆中形成露出与焊盘电连接的金属连线层的通孔；执行步骤S305，在通孔内填充满导电层。 基于上述第一具体实施方式
及第二具体实施方式
形成的系统级封装结构，包括至少两个晶圆；各晶圆包含位于晶圆第一表面上的焊盘；位于晶圆第一表面且露出焊盘的第一氧化硅层；位于焊盘上的金属层；位于晶圆内且与焊盘电连接的金属连线层；位于晶圆第一表面相对的第二表面上的第二氧化硅层；位于第二氧化硅及晶圆内且露出金属连线层的通孔；填充满通孔的导电层，其中相邻晶圆之间一个晶圆通孔内的导电层与另一晶圆的焊盘电连接。
实施例一 图8至图IO是本发明形成系统级封装的第一实施例示意图。如图8所示，提供一晶圆20，所述晶圆20的第一表面上包含焊盘24，焊盘24通过导电插塞27与晶圆20中的金属连线层28电导通；在晶圆20的第一表面上形成厚度为500埃 10000埃的第一氧化硅层212，形成方法可以是化学气相沉积法；在第一氧化硅层212上用旋涂法形成第一光刻胶层(未图示)，通过曝光、显影工艺，在第一光刻胶层上定义出开口图形，所述开口图形与焊盘位置对应；以第一光刻胶层为掩膜，沿开口图形刻蚀第一氧化硅层212至露出焊盘24， 形成开口 26，所述刻蚀方法为干法刻蚀或湿法刻蚀；对晶圆20的第二表面进行减薄工艺， 为后续形成通孔做准备，其中第二表面与第一表面为相对面，所述减薄的方法为化学机械 抛光法；用热氧化法或化学气相沉积法在晶圆20的第二表面形成厚度为500埃 10000埃 的第二氧化硅层211。 如图9所示，在第一氧化硅层212上形成金属层29，并将金属层29填充满开口 ，然 后对金属层29进行平坦化至露出第一氧化硅层212 ;在第二氧化硅层211上用旋涂法形成 第二光刻胶层(未图示)，通过曝光、显影工艺，在第二光刻胶层上定义出通孔图形，所述通 孔图形位置与金属连线层28对应；以第二光刻胶层为掩膜，沿通孔图形刻蚀第二氧化硅层 211和晶圆20至露出金属连线层28，形成通孔25，所述刻蚀方法为干法刻蚀或湿法刻蚀； 灰化法去除第二光刻胶层后，用热氧化法或化学气相沉积法在通孔25侧壁形成绝缘介质 层22，所述绝缘介质层22的材料为氧化硅等，其作用为防止通孔25内的金属材料扩散至晶 圆20的其它膜层内；然后，在第二氧化硅层211上形成导电层23，并且导电层23填充满通 孔25，所述通孔25内的导电层23与金属连线层28连通，并通过导电插塞27使导电层23 与焊盘24电连接；平坦化导电层23至露出第二氧化硅层211，所述平坦化工艺为化学机械 抛光法。 本实施例中，由于通孔25直接与金属连线层28连通，并且通孔25内的导电层23 通过金属连线层28及导电插塞27与焊盘24电导通。通孔区域与焊盘区域位于晶圆的同 一区域，占用晶圆的面积减小，解决了用料成本问题。 如图IO所示，将用上述方法处理过的几片晶圆进行依次垒叠封装，即将第一晶 圆20a的通孔25a内的导电层23a与第二晶圆20b焊盘24b上金属层29b进行回流焊接，使 第一晶圆20a与第二晶圆20b电导通，并且使用阳极键合法或粘胶法将第一晶圆20a的第 二氧化硅层21al与第二晶圆20b的第一氧化硅层21b2进行键合；然后，再于第二晶圆20b 上放置第三晶圆20c，并将第二晶圆20b的通孔25b内的导电层23b与第三晶圆20c焊盘 24c上金属层29c进行回流焊接，使第二晶圆20b与第三晶圆20c电导通，并且使用阳极键 合法或粘胶法将第二晶圆20b的第二氧化硅层21bl与第三晶圆20c的第一氧化硅层21c2 进行键合。继续用上述的连接方式，在第三晶圆20c上键合其它晶圆。
基于上述实施例形成的系统级封装结构，包括第一晶圆20a，第二晶圆20b及第 三晶圆20c ;分别位于第一晶圆20a、第二晶圆20b、第三晶圆20c第一表面上的焊盘24a、 24b、24c ;位于第一晶圆20a、第二晶圆20b、第三晶圆20c第一表面且露出焊盘24a、24b、 24c的第一氧化硅层21a2、21b2、21c2 ;位于焊盘24a、24b、24c上的金属层29a、29b、29c ;导 电插塞27a、27b、27c，分别位于第一晶圆20a、第二晶圆20b、第三晶圆20c内与焊盘24a、 24b、24c连接；金属连线层28a、28b、28c，位于第一晶圆20a、第二晶圆20b、第三晶圆20c 内且通过导电插塞27a、27b、27c与焊盘24a、24b、24c电连接；位于第一晶圆20a、第二晶圆 20b、第三晶圆20c第一表面相对的第二表面上的第二氧化硅层21al、21bl、21cl ;通孔25a、 25b、25c，位于第二氧化硅21al、21bl、21cl及第一晶圆20a、第二晶圆20b、第三晶圆20c内 且露出金属连线层28a、28b、28c ;填充满通孔25a、25b、25c的导电层23a、23b、23c ;其中第 一晶圆20a的通孔25a内的导电层23a与第二晶圆20b焊盘24b上金属层29b焊接，且第 一晶圆20a的第二氧化硅层21al与第二晶圆20b的第一氧化硅层21b2键合；第二晶圆20b的通孔25b内的导电层23b与第三晶圆20c焊盘24c上金属层29c焊接，且第二晶圆20b的第二氧化硅层21bl与第三晶圆20c的第一氧化硅层21c2键合。
实施例二 图11至图13是本发明形成系统级封装的第二实施例示意图。如图11所示，提供第一晶圆30a，第一晶圆30a为底部晶圆，所述第一晶圆30a的第一表面上包含焊盘34a，焊盘34a通过导电插塞37a与第一晶圆30a中的金属连线层38a电导通；在晶圆30a第一表面上形成厚度为500埃 10000埃的第一氧化硅层31a2，形成方法可以是化学气相沉积法；在第一氧化硅层31a2上用旋涂法形成第一光刻胶层(未图示)，通过曝光、显影工艺，在第一光刻胶层上定义出开口图形，所述开口图形与焊盘位置对应；以第一光刻胶层为掩膜，沿开口图形刻蚀第一氧化硅层31a2至露出焊盘34，形成开口 ；在第一氧化硅层31a2上形成金属层39a，并将金属层39a填充满开口 ，然后对金属层39a进行平坦化至露出第一氧化硅层31a2。 用上述方法，在第二晶圆30b的焊盘34b所在的第一表面上形成第一氧化硅层31b2，然后在第一氧化硅层31b2上形成开口，并于开口内填充金属层39b。
将第一晶圆30a的金属层39a与第二晶圆30b的金属层39b进行回流焊接，使第一晶圆30a与第二晶圆30b电导通，并且使用阳极键合法或粘胶法将第一晶圆30a的第一氧化硅层31a2与第二晶圆30b的第一氧化硅层31b2进行键合。 如图12所示，对第二晶圆30b的第二表面进行减薄工艺，为后续形成通孔做准备，其中第二表面与第一表面为相对面，所述减薄的方法为化学机械抛光法；用热氧化法或化学气相沉积法在第二晶圆30b的第二表面形成厚度为500埃 10000埃的第二氧化硅层31bl。在第二晶圆30b的第二氧化硅层31bl上形成第二光刻胶层(未图示)，定义与金属连线层38b —一对应的通孔图形；以第二光刻胶层为掩膜，刻蚀第二氧化硅层31bl和第二晶圆30b至露出金属连线层38b，形成通孔35b ;在通孔35b侧壁形成绝缘介质层32b，所述绝缘介质层32b的材料为氧化硅等，其作用为防止通孔35b内的金属材料扩散至第二晶圆30b的其它膜层内。然后，在第二氧化硅层31bl及第二晶圆30b上形成导电层33b，并且导电层33b填充满通孔35b，所述通孔35b内的导电层33b与金属连线层38b连通，并通过导电插塞37b使导电层33b与焊盘34b电连接；平坦化导电层33b至露出第二氧化硅层31bl，所述平坦化工艺为化学机械抛光法。 如图13所示，在第三晶圆30c的焊盘34c所在的第一表面上形成第一氧化硅层31c2，然后在第一氧化硅层31c2上形成开口，并于开口内填充金属层39c。将第二晶圆30b的金属层39b与第三晶圆30c的金属层39c进行回流焊接，使第二晶圆30b与第三晶圆30c电导通，并且使用阳极键合法或粘胶法将第二晶圆30b的第一氧化硅层31b2与第三晶圆30c的第一氧化硅层31c2进行键合。对第三晶圆30c的第二表面进行减薄工艺，为后续形成通孔做准备，所述减薄的方法为化学机械抛光法；用热氧化法或化学气相沉积法在第三晶圆30c的第二表面形成厚度为500埃 10000埃的第二氧化硅层31cl。在第三晶圆30c的第二氧化硅层31cl上形成第三光刻胶层(未图示)，定义与金属连线层38c —一对应的通孔图形；以第三光刻胶层为掩膜，刻蚀第二氧化硅层31cl和第三晶圆30c至露出金属连线层38c，形成通孔35c ;在通孔35c侧壁形成绝缘介质层32c，所述绝缘介质层32c的材料为氧化硅等，其作用为防止通孔35c内的金属材料扩散至第三晶圆30c的其它膜层内。然后，在第二氧化硅层31cl及第三晶圆30c上形成导电层33c，并且导电层33c填充满通孔 35c，所述通孔35c内的导电层33c与金属连线层38c连通，并通过导电插塞37c使导电层 33c与焊盘34c电连接；平坦化导电层33c至露出第二氧化硅层31cl，所述平坦化工艺为化 学机械抛光法。 基于上述实施例形成的系统级封装结构，包括第一晶圆30a，第二晶圆30b及第 三晶圆30c，所述第一晶圆30a为底部晶圆；分别位于第一晶圆30a、第二晶圆30b、第三晶 圆30c第一表面上的焊盘34a、34b、34c ;位于第一晶圆30a、第二晶圆30b、第三晶圆30c第 一表面且露出焊盘34a、34b、34c的第一氧化硅层31a2、31b2、31c2 ;位于焊盘34a、34b、34c 上的金属层39a、39b、39c ;导电插塞37a、37b、37c，分别位于第一晶圆30a、第二晶圆30b、第 三晶圆30c内与焊盘34a、34b、34c连接；金属连线层38a、38b、38c，位于第一晶圆30a、第二 晶圆30b、第三晶圆30c内且通过导电插塞37a、37b、37c与焊盘34a、34b、34c电连接；位于 第二晶圆30b、第三晶圆30c第一表面相对的第二表面上的第二氧化硅层31bl、31cl ;通孔 35b、35c，位于第二氧化硅31bl、31cl及第二晶圆30b、第三晶圆30c内且露出金属连线层 38b、38c ;填充满通孔35b、35c的导电层33b、33c ;其中第一晶圆30a焊盘34a上金属层39b 与第二晶圆30b焊盘34b上金属层29b焊接，且第一晶圆30a的第一氧化硅层21a2与第二 晶圆20b的第一氧化硅层21b2键合；第二晶圆30b的通孔35b内的导电层33b与第三晶圆 30c焊盘34c上金属层39c焊接，且第二晶圆30b的第二氧化硅层31bl与第三晶圆30c的 第一氧化硅层31c2键合。
实施例三 图14至图16是本发明形成系统级封装的第三实施例示意图。如图14所示，提供 一晶圆40，所述晶圆40的第一表面上包含焊盘44，焊盘44通过导电插塞47与晶圆40中 的金属连线层48电导通；在晶圆40的第一表面上形成厚度为500埃 10000埃的第一氧 化硅层412，形成方法可以是化学气相沉积法；在第一氧化硅层412上用旋涂法形成第一光 刻胶层(未图示)，通过曝光、显影工艺，在第一光刻胶层上定义出开口图形，所述开口图形 与焊盘位置对应；以第一光刻胶层为掩膜，沿开口图形刻蚀第一氧化硅层412至露出焊盘 44，形成开口 46，所述刻蚀方法为干法刻蚀或湿法刻蚀；对晶圆40的第二表面进行减薄工 艺，为后续形成通孔做准备，其中第二表面与第一表面为相对面，所述减薄的方法为化学机 械抛光法；用热氧化法或化学气相沉积法在晶圆40的第二表面形成厚度为500埃 10000 埃的第二氧化硅层411。 如图15所示，在露出焊盘44的开口内填充金属层49，具体工艺如下在第一氧化 硅层412上形成金属层49，并将金属层49填充满开口 ，然后对金属层49进行平坦化至露出 第一氧化硅层412 ;在第二氧化硅层411上用旋涂法形成第二光刻胶层(未图示)，通过曝 光、显影工艺，在第二光刻胶层上定义出通孔图形，所述通孔图形位置与金属连线层48对 应；以第二光刻胶层为掩膜，沿通孔图形刻蚀第二氧化硅层411和晶圆40至露出金属连线 层48，形成通孔45，所述刻蚀方法为干法刻蚀或湿法刻蚀；灰化法去除第二光刻胶层后，用 热氧化法或化学气相沉积法在通孔45侧壁形成绝缘介质层42，所述绝缘介质层42的材料 为氧化硅等，其作用为防止通孔45内的金属材料扩散至晶圆40的其它膜层内；然后，在第 二氧化硅层411上形成导电层43，并且导电层43填充满通孔45，所述通孔45内的导电层 43与金属连线层48连通，并通过导电插塞47使导电层43与焊盘44电连接；平坦化导电层43至露出第二氧化硅层411，所述平坦化工艺为化学机械抛光法。 如图16所示，将第一晶圆40a的其中至少一个通孔45a内的导电层43a与第二晶 圆40b上位置对应的焊盘44b上金属层49b进行回流焊接，使第一晶圆40a与第二晶圆40b 电导通，并且使用阳极键合法或粘胶法将第一晶圆40a的第二氧化硅层41al与第二晶圆 40b的第一氧化硅层41b2进行键合；然后，再于第二晶圆40b上放置第三晶圆40c，将第二 晶圆40b的其中至少一个通孔45b内的导电层43b与第三晶圆40c上位置对应的焊盘44c 上金属层49c进行回流焊接，使第二晶圆40b与第三晶圆40c电导通，其中第二晶圆40b内 的一个通孔45b中的导电层43b通过焊盘44b不与第一晶圆40a电连接；使用阳极键合法 或粘胶法将第二晶圆40b的第二氧化硅层41bl与第三晶圆40c的第一氧化硅层41c2进行 键合。继续用上述的连接方式，在第三晶圆40c上键合其它晶圆，可以邻接的两个晶圆之间 进行相互电导通，而且还可以将每个晶圆依次连接。 本实施例中，由于通孔45直接与金属连线层48连通，并且通孔45内的导电层43 通过金属连线层48及导电插塞47与焊盘44电导通。通孔区域与焊盘区域位于晶圆的同 一区域，占用晶圆的面积减小，解决了用料成本问题。另外，由于形成至少三个焊盘，既可以 使邻接的两个晶圆之间进行相互电导通，而且还可以将每个晶圆依次连接，使晶圆之间的 电连接方式灵活。 基于上述实施例形成的系统级封装结构，包括第一晶圆40a，第二晶圆40b及第 三晶圆40c ;分别位于第一晶圆40a、第二晶圆40b、第三晶圆40c第一表面上的焊盘44a、 44b、44c ;位于第一晶圆40a、第二晶圆40b、第三晶圆40c第一表面且露出焊盘44a、44b、 44c的第一氧化硅层41a2、41b2、41c2 ;位于焊盘44a、44b、44c上的金属层49a、49b、49c ;导 电插塞47a、47b、47c，分别位于第一晶圆40a、第二晶圆40b、第三晶圆40c内与焊盘44a、 44b、44c连接；金属连线层48a、48b、48c，位于第一晶圆40a、第二晶圆40b、第三晶圆40c 内且通过导电插塞47a、47b、47c与焊盘44a、44b、44c电连接；位于第一晶圆40a、第二晶圆 40b、第三晶圆40c第一表面相对的第二表面上的第二氧化硅层41al、41bl、41cl ;通孔45a、 45b、45c，位于第二氧化硅41al、41bl、41cl及第一晶圆40a、第二晶圆40b、第三晶圆40c内 且露出金属连线层48a、48b、48c ;填充满通孔45a、45b、45c的导电层43a、43b、43c ;其中第 一晶圆40a的至少一个通孔45a内的导电层43a与第二晶圆40b焊盘44b上金属层49b焊 接，且第一晶圆40a的第二氧化硅层41al与第二晶圆40b的第一氧化硅层41b2键合；第二 晶圆240b的至少一个通孔45b内的导电层43b与第三晶圆40c焊盘44c上金属层49c焊 接，且第二晶圆40b的第二氧化硅层41bl与第三晶圆40c的第一氧化硅层41c2键合，而其 中第二晶圆40b内的一个通孔45b中的导电层43b通过焊盘44b不与第一晶圆40a电连接。
实施例四 图17至图19是本发明形成系统级封装的第四实施例示意图。如图17所示，提供 一晶圆50，所述晶圆50的第一表面上包含焊盘54，将至少一个焊盘54的长度延长，其长度 只要不与相邻焊盘连接即可；焊盘54通过导电插塞57与晶圆50中的金属连线层58电导 通，将至少一个金属连线层58的长度延长，其长度不与相邻金属连线层连接即可；在晶圆 50的第一表面上形成厚度为500埃 10000埃的第一氧化硅层512，形成方法可以是化学 气相沉积法；在第一氧化硅层512上用旋涂法形成第一光刻胶层(未图示)，通过曝光、显 影工艺，在第一光刻胶层上定义出开口图形，所述开口图形与焊盘位置对应；以第一光刻胶层为掩膜，沿开口图形刻蚀第一氧化硅层512至露出焊盘54，形成开口 56，所述刻蚀方法为干法刻蚀或湿法刻蚀；对晶圆50的第二表面进行减薄工艺，为后续形成通孔做准备，其中第二表面与第一表面为相对面，所述减薄的方法为化学机械抛光法；用热氧化法或化学气相沉积法在晶圆50的第二表面形成厚度为500埃 10000埃的第二氧化硅层511。
如图18所示，在露出焊盘54的开口内填充金属层59，具体工艺如下在第一氧化硅层512上形成金属层59，并将金属层59填充满开口 ，然后对金属层59进行平坦化至露出第一氧化硅层512 ;在第二氧化硅层511上用旋涂法形成第二光刻胶层(未图示)，通过曝光、显影工艺，在第二光刻胶层上定义出通孔图形，所述通孔图形位置与金属连线层58或金属连线层58的延长部分对应；以第二光刻胶层为掩膜，沿通孔图形刻蚀第二氧化硅层511和晶圆50至露出金属连线层58，形成通孔55，所述刻蚀方法为干法刻蚀或湿法刻蚀；灰化法去除第二光刻胶层后，用热氧化法或化学气相沉积法在通孔55侧壁形成绝缘介质层52，所述绝缘介质层52的材料为氧化硅等，其作用为防止通孔55内的金属材料扩散至晶圆50的其它膜层内；然后，在第二氧化硅层511上形成导电层53，并且导电层53填充满通孔55，所述通孔55内的导电层53与金属连线层58连通，并通过导电插塞57使导电层53与焊盘54电连接；平坦化导电层53至露出第二氧化硅层511，所述平坦化工艺为化学机械抛光法。 如图19所示，将第一晶圆50a的其中一个通孔55a内的导电层53a与第二晶圆50b上位置对应的焊盘54b上金属层59b进行回流焊接，使第一晶圆50a与第二晶圆50b电导通，并且使用阳极键合法或粘胶法将第一晶圆50a的第二氧化硅层51al与第二晶圆50b的第一氧化硅层51b2进行键合。 然后，再于第二晶圆50b上形成填充满导电材料的导电通孔60b，其中导电通孔60b与第一晶圆50a中的同金属连线层58a的延长部分相连的通孔55a内的导电层53a连接导通。 在第二晶圆50b上放置第三晶圆50c，将第二晶圆50b通孔55b内的导电层53b与第三晶圆50c上位置对应的焊盘54c上金属层59c进行回流焊接，使第二晶圆50b与第三晶圆50c电导通；使用阳极键合法或粘胶法将第二晶圆50b的第二氧化硅层51bl与第三晶圆50c的第一氧化硅层51c2进行键合，其中第二晶圆50b中的导电通孔60b与第三晶圆50c的焊盘54c延长部分连接，使第一晶圆50a与第三晶圆50c不需要经过与第二晶圆50b的电连接而直接电导通。继续用上述的连接方式，在第三晶圆50c上键合其它晶圆，可以将不邻接的两个晶圆之间进行直接电导通，而且还可以将每个晶圆依次电连接。
基于上述实施例形成的系统级封装结构，包括第一晶圆50a，第二晶圆50b及第三晶圆50c ;分别位于第一晶圆50a、第二晶圆50b、第三晶圆50c第一表面上的焊盘54a、54b、54c，至少一个焊盘54a、54b、54c的长度延长，其长度只要不与同晶圆中相邻焊盘连接；位于第一晶圆50a、第二晶圆50b、第三晶圆50c第一表面且露出焊盘54a、54b、54c的第一氧化硅层51a2、51b2、51c2 ;位于焊盘54a、54b、54c上的金属层59a、59b、59c ;导电插塞57a、57b、57c，分别位于第一晶圆50a、第二晶圆50b、第三晶圆50c内与焊盘54a、54b、54c连接；金属连线层58a、58b、58c，位于第一晶圆50a、第二晶圆50b、第三晶圆50c内且通过导电插塞57a、57b、57c与焊盘54a、54b、54c电连接，至少一个金属连线层58a、58b、58c的长度延长，其长度不与同晶圆中相邻金属连线层连接；位于第一晶圆50a、第二晶圆50b、第三晶圆50c第一表面相对的第二表面上的第二氧化硅层51al、51bl、51cl ;通孔55a、55b、 55c，位于第二氧化硅51al、51bl、51cl及第一晶圆50a、第二晶圆50b、第三晶圆50c内且露 出金属连线层58a、58b、58c ;填充满通孔55a、55b、55c的导电层53a、53b、53c ;其中第一晶 圆50a的至少一个通孔55a内的导电层53a与第二晶圆50b焊盘54b上金属层59b焊接， 且第一晶圆50a的第二氧化硅层51al与第二晶圆50b的第一氧化硅层51b2键合；第二晶 圆540b的至少一个通孔55b内的导电层53b与第三晶圆50c焊盘54c上金属层59c焊接， 且第二晶圆50b的第二氧化硅层51bl与第三晶圆50c的第一氧化硅层51c2键合，而其中 第二晶圆50b内的一个通孔55b中的导电层53b通过焊盘54b不与第一晶圆50a电连接； 导电通孔60b，贯穿第二晶圆50b且将第一晶圆50a中的同金属连线层58a的延长部分相连 的通孔55a内的导电层53a与第三晶圆50c的焊盘54c延长部分连接。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技 术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保 护范围应当以本发明权利要求所界定的范围为准。
权利要求
一种晶圆的制作方法，其特征在于，包括提供晶圆，所述晶圆的第一表面上形成有焊盘及露出焊盘的第一氧化硅层，焊盘上形成有金属层，晶圆内包含有与焊盘电连接的金属连线层；减薄晶圆的第二表面，所述第一表面与第二表面为相对面；在晶圆的第二表面上形成第二氧化硅层，在第二氧化硅层及晶圆中形成露出金属连线层的通孔；在通孔内填充满导电层。
2. 根据权利要求1所述晶圆的制作方法，其特征在于，所述第一氧化硅层的厚度为500 埃 10000埃。
3. 根据权利要求2所述晶圆的制作方法，其特征在于，形成第一氧化硅层的方法为化 学气相沉积法。
4. 根据权利要求1所述晶圆的制作方法，其特征在于，所述第二氧化硅层的厚度为500 埃 10000埃。
5. 根据权利要求4所述晶圆的制作方法，其特征在于，形成第二氧化硅层的方法为热 氧化法或化学气相沉积法。
6. 根据权利要求1所述晶圆的制作方法，其特征在于，减薄晶圆的方法为化学机械抛 光法。
7. 根据权利要求1所述晶圆的制作方法，其特征在于，形成通孔的方法为干法刻蚀法 或湿法刻蚀法。
8. 根据权利要求1所述晶圆的制作方法，其特征在于，晶圆内还包括将焊盘与金属连 线层连通的导电插塞。
9. 根据权利要求1所述晶圆的制作方法，其特征在于，焊盘还包括与相邻晶圆通孔内 导电层连接的延长部分。
10. 根据权利要求1所述晶圆的制作方法，其特征在于，金属连线层还包括与本晶圆通 孔内导电层连接的延长部分。
11. 一种晶圆，其特征在于，包括位于晶圆第一表面上的焊盘；位于晶圆第一表面且 露出焊盘的第一氧化硅层；位于焊盘上的金属层；位于晶圆内且与焊盘电连接的金属连线 层；位于晶圆第一表面相对的第二表面上的第二氧化硅层；位于第二氧化硅及晶圆内且露 出金属连线层的通孔；填充满通孔的导电层。
12. 根据权利要求ll所述晶圆，其特征在于，晶圆内还包括将焊盘与金属连线层连通 的导电插塞。
13. 根据权利要求11所述晶圆，其特征在于，所述第一氧化硅层的厚度为500埃 10000埃。
14. 根据权利要求ll所述晶圆，其特征在于，所述第二氧化硅层的厚度为500埃 10000埃。
15. 根据权利要求11所述晶圆，其特征在于，焊盘还包括与相邻晶圆通孔内导电层连 接的延长部分。
16. 根据权利要求11所述晶圆，其特征在于，金属连线层还包括与本晶圆通孔内导电 层连接的延长部分。
17. —种将权利要求1形成的晶圆进行系统级封装方法，其特征在于，包括 将其中一个晶圆焊盘上的金属层与另一个晶圆通孔内的导电层焊接，并将其中一个晶圆的第一氧化硅层与另一个晶圆的第二氧化硅层进行键合。
18. 根据权利要求17所述系统级封装方法，其特征在于，所述键合的方法为阳极键合 法或粘胶法。
19. 一种系统级封装方法，其特征在于，包括提供第一晶圆及第二晶圆，所述第一晶圆和第二晶圆的第一表面上形成有焊盘及露出 焊盘的第一氧化硅层，焊盘上形成有金属层；将第一晶圆焊盘上的金属层与第二晶圆焊盘上的金属层焊接，使第一晶圆与第二晶圆 电导通，并将第一晶圆的第一氧化硅层与第二晶圆的第一氧化硅层进行键合；减薄第二晶圆的第二表面，所述第二晶圆的第一表面与第二表面为相对面；在第二晶圆的第二表面上形成第二氧化硅层后，在第二氧化硅层及第二晶圆中形成露 出与焊盘电连接的金属连线层的通孔；在通孔内填充满导电层。
20. 根据权利要求19所述系统级封装方法，其特征在于，所述第一氧化硅层的厚度为 500埃 10000埃。
21. 根据权利要求20所述系统级封装方法，其特征在于，形成第一氧化硅层的方法为 化学气相沉积法。
22. 根据权利要求19所述系统级封装方法 ，其特征在于，所述第二氧化硅层的厚度为 500埃 10000埃。
23. 根据权利要求22所述系统级封装方法，其特征在于，形成第二氧化硅层的方法为 化学气相沉积法或热氧化法。
24. 根据权利要求19所述系统级封装方法，其特征在于，所述键合的方法为阳极键合 法或粘胶法。
25. 根据权利要求19所述系统级封装方法，其特征在于，减薄晶圆的方法为化学机械 抛光法。
26. 根据权利要求19所述系统级封装方法，其特征在于，焊盘还包括与相邻晶圆通孔 内导电层连接的延长部分。
27. 根据权利要求19所述系统级封装方法，其特征在于，金属连线层还包括与本晶圆 通孔内导电层连接的延长部分。
28. —种系统级封装结构，其特征在于，包括至少两个晶圆；各晶圆包含位于晶圆第 一表面上的焊盘；位于晶圆第一表面且露出焊盘的第一氧化硅层；位于焊盘上的金属层； 位于晶圆内且与焊盘电连接的金属连线层；位于晶圆第一表面相对的第二表面上的第二氧 化硅层；位于第二氧化硅及晶圆内且露出金属连线层的通孔；填充满通孔的导电层，其中 相邻晶圆之间一个晶圆通孔内的导电层与另一晶圆的焊盘电连接。
29. 根据权利要求28所述系统级封装结构，其特征在于，焊盘还包括与相邻晶圆通孔 内导电层连接的延长部分。
30. 根据权利要求28所述系统级封装结构，其特征在于，金属连线层还包括与本晶圆 通孔内导电层连接的延长部分。
31. 根据权利要求28所述系统级封装结构，其特征在于，晶圆内还包括将焊盘与金属 连线层连通的导电插塞。
32. 根据权利要求28所述系统级封装结构，其特征在于，所述系统级封装结构还包括 一底部晶圆，底部晶圆包含位于晶圆第一表面上的焊盘；位于晶圆第一表面且露出焊盘的 第一氧化硅层；位于焊盘上的金属层；位于晶圆内且与焊盘电连接的金属连线层。
33. 根据权利要求28所述系统级封装结构，其特征在于，所述第一氧化硅层的厚度为 500埃 10000埃。
34. 根据权利要求28所述系统级封装结构，其特征在于，所述第二氧化硅层的厚度为 500埃 10000埃。
全文摘要
一种晶圆及制作方法、系统级封装结构及封装方法，其中晶圆的制作方法，包括提供晶圆，所述晶圆的第一表面上形成有焊盘及露出焊盘的第一氧化硅层，焊盘上形成有金属层，晶圆内包含有与焊盘电连接的金属连线层；减薄晶圆的第二表面，所述第一表面与第二表面为相对面；在晶圆的第二表面上形成第二氧化硅层，在第二氧化硅层及晶圆中形成露出金属连线层的通孔；在通孔内填充满导电层。本发明还提供了系统级封装结构及封装方法。本发明减小了封装面积，降低了用料成本。
文档编号H01L21/02GK101740421SQ200810202838
公开日2010年6月16日 申请日期2008年11月17日 优先权日2008年11月17日
发明者刘伟, 杨广立, 蒲贤勇, 谢红梅, 钟旻, 陈轶群, 高大为, 黄河 申请人:中芯国际集成电路制造(上海)有限公司