专利名称：Nmos晶体管的制作方法
技术领域：
本发明涉及半导体器件制造技术领域，尤其涉及NM0S晶体管的制作方法。
背景技术：
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的 数据存储量以及更多的功能，集成电路芯片朝向更高的元件密度、高集成度方向发展。在半 导体器件的发展过程中，栅极的制作好坏直接影响着晶体管的性能及半导体器件的质量。
现有在NM0S晶体管的制作过程中形成栅极的具体工艺如下参考图1所示，提供 半导体衬底100，在半导体衬底100中掺杂离子，形成P型掺杂阱(未图示)；用热氧化法或 化学气相沉积法在半导体衬底100上形成栅介质层102，所述栅介质层102的材料为氧化 硅；用化学气相沉积法在栅介质层102上形成多晶硅层104 ;在多晶硅层104上形成光刻胶 层(未图示)，经过曝光显影工艺定义出栅极图形；以光刻胶层为掩膜，在多晶硅层104中 注入预定深度的离子105，用以减小多晶硅层104作为栅极电极的电阻率，增加其导电性， 所述离子105为磷离子。 参考图2，接着，继续以光刻胶层为掩膜，刻蚀多晶硅层104和栅介质层102至露出 半导体衬底IOO，刻蚀后的多晶硅层104作为栅极104a，与刻蚀后的栅介质层102a构成栅 极结构103 ;去除光刻胶层后，将带有各膜层的半导体衬底IOO放入反应室中，通入氧气107 氧化栅极104a表面，使栅极104a表面平整。 请参照图3，将带有各膜层的半导体衬底100从反应室取出后，用化学气相沉积法 在半导体衬底100及栅极104a上形成氮化硅层(未图示)；用干法刻蚀法刻蚀氮化硅层， 去除半导体衬底100上的氮化硅层，并在栅极结构103两侧形成偏移间隙壁106 ;以栅极结 构103为掩膜，向半导体衬底100中注入N型离子，于栅极结构103两侧的P型掺杂阱中形 成N型源/漏极延伸区108。 参照图4所示，于栅极结构103两侧的偏移间隙壁106上形成侧墙109 ;继续以栅 极结构106为掩膜，向半导体衬底100中注入N型离子，形成N型源/漏极110 ;将带有各 膜层及器件的半导体衬底IOO放入退火炉内，对半导体衬底100进行退火，使注入的离子扩 散均匀。 在中国专利申请03145409还可以发现更多与上述技术方案相关的信息。
现有技术在形成NMOS晶体管的多晶硅层过程中，由于后续的侧墙工艺和源/漏极 热退火所带来的热预算会造成离子注入后的多晶硅层晶格尺寸变大，进而会导致关断电流 升高，影响NMOS晶体管的性能。
发明内容
本发明解决的问题是提供一种NMOS晶体管的制作方法，防止多晶硅层晶格尺寸 过大导致的关断电流升高。 为解决上述问题，本发明一种NMOS晶体管的制作方法，包括在半导体衬底上形成栅介质层；在栅介质层上形成多晶硅层，通过控制反应腔室压力控制多晶硅层的晶格尺 寸；刻蚀多晶硅层和栅介质层，形成栅极结构；以栅极结构为掩模，在栅极两侧的半导体衬 底内进行离子注入，形成源/漏极延伸区；在栅极结构两侧形成侧墙后，在栅极结构及侧墙 两侧的半导体衬底内形成源/漏极。 可选的，所述反应腔室的压力为O. 1托 0. 3托。所述反应腔室的温度为59(TC 620°C。可选的，多晶硅层的晶格尺寸为2nm 9nm。 可选的，形成多晶硅层的方法为化学气相沉积法或低压化学气相沉积法。 可选的，在形成多晶硅层后，还包括，向多晶硅层中注入预定深度的离子。所述离
子为磷离子。 与现有技术相比，本发明具有以下优点通过控制反应腔室压力控制多晶硅层的 晶格尺寸，使晶格尺寸达到要求，即产生的关断电流不影响NM0S晶体管的性能。
图1至图4是现有形成NM0S晶体管的示意图；
图5是本发明形成NM0S晶体管的具体实施方式
流程图；
图6至图10是本发明形成NM0S晶体管的实施例示意图；
图11是多晶硅层的晶格尺寸与反应腔室压力的关系图；
图12是多晶硅层的晶格尺寸与关断电流(Ioff)的关系图。
具体实施例方式
本发明通过控制反应腔室压力控制多晶硅层的晶格尺寸，使晶格尺寸达到要求，
即产生的关断电流(Ioff)不影响NM0S晶体管的性能。 下面结合附图对本发明的具体实施方式
做详细的说明。 图5是本发明形成NM0S晶体管的具体实施方式
流程图。执行步骤Sll，在半导体 衬底上形成栅介质层。 所述栅介质层的材料为氧化硅，形成方法为热氧化法。 执行步骤S12，在栅介质层上形成多晶硅层，通过控制反应腔室压力控制多晶硅层 的晶格尺寸。 将反应腔室的压力调节至0. 1托 0. 3托，能使后续形成的NM0S晶体管的关断电 流小于10pA/iim，提高了 NMOS晶体管的电性能。 在形成多晶硅层之后还包括在多晶硅层中注入预定深度的磷离子，以减小多晶 硅层作为栅极电极的电阻率，增加其导电性。 执行步骤S13，刻蚀多晶硅层和栅介质层，形成栅极结构。 刻蚀多晶硅层和栅介质层至露出半导体衬底，刻蚀后的多晶硅层为栅极，与刻蚀 后的栅介质层构成栅极结构。 执行步骤S14，以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形 成源/漏极延伸区。
本实施方式中，在形成源/漏极延伸区之前，还包括步骤在半导体衬底及栅极结构上形成氮化硅层；刻蚀氮化硅层，以去除半导体衬底上的氮化硅层，并在栅极结构两侧形 成偏移间隙壁。 执行步骤S15，在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底 内形成源/漏极。 在形成源/漏极后，将带有各膜层及器件的半导体衬底放入退火炉内进行退火工 艺，使离子在半导体衬底内扩散均匀。 图6至图10是本发明形成NM0S晶体管的实施例示意图。如图6所示，提供半导 体衬底200，所述半导体衬底200可以为硅或者绝缘体上硅(SOI);在半导体衬底中形成有 隔离结构(未图示)，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离 结构。在隔离结构之间为NM0S有源区，在NM0S有源区的半导体衬底200中掺杂离子，形成 P型掺杂阱。 在半导体衬底200上形成厚度为15埃 60埃的栅介质层202，所述栅介质层202 的材料为氧化硅或氮氧化硅，如果栅介质层202为氧化硅，则形成方法可选热氧化法，如果 栅介质层202为氮氧化硅，则形成方法可选为化学气相沉积法。 将带有栅介质层202的半导体衬底200放入沉积反应腔室211内，用化学气相沉 积法或低压化学气相沉积法在栅介质层202上形成厚度为800埃 1200埃的多晶硅层 204。 本实施例中，所述反应腔室211的压力为0. 1托 0. 3托。所述反应腔室211的 温度为590°C 620°C。当反应腔室211符合上述条件的情况下，多晶硅层204的晶格尺寸 为2nm 9nm，符合后续形成的NMOS晶体管产生的关断电流不影响NMOS晶体管的性能的要 求。作为一个优选的实施例，当反应腔室211内的压力为0.2托时，得到的多晶硅层204的 晶格尺寸最小，为2. 2nm，此时关断电流(Ioff)值则为OpA/ym。而当多晶硅层204的晶格 尺寸在2nm 6nm时，关断电流(Ioff)的值都为OpA/y m，因此，反应腔室211的反应压力 调至0. 15托 0. 3托都为最佳值(如图11和图12所示)。 本实施例，通过控制反应腔室211的压力控制多晶硅层204的晶格尺寸，使晶格尺 寸达到要求，使后续NMOS晶体管中的关断电流不影响NMOS晶体管的性能。
如图7所示，将带有各膜层的半导体衬底200从反应腔室211中取出；然后，在多 晶硅层204上形成光刻胶层(未图示)，经过曝光显影工艺，定义出栅极图形；以光刻胶层 为掩膜，在多晶硅层204中注入预定深度的离子205，这样可以减小多晶硅层204作为NM0S 栅极电极的电阻率，增加其导电性；作为一个优选实施例，所述离子205为磷离子，注入能 量为8KeV，注入剂量为1E15cm—2。 如图8所示，继续以光刻胶层为掩膜，刻蚀多晶硅层204和栅介质层202至露出半 导体衬底200，刻蚀后的多晶硅层204作为栅极204a，与刻蚀后的栅介质层202a构成栅极 结构203，所述刻蚀方法可以是干法刻蚀法；去除光刻胶层后，将带有各膜层的半导体衬底 200放入反应室中，通入氧气207氧化栅极204a表面，使栅极204a表面平整。
由于在对多晶硅层进行离子注入以及刻蚀形成栅极204a后，栅极204a表面会凹 凸不平，容易形成漏电流。因此，需要对栅极204a表面进行氧化使之平整。所述通入氧气 207的流量为4SLM，温度为IOO(TC，时间为8秒，压力为780托。 如图9所示，将带有各膜层的 导体衬底200从反应室取出后，用化学气相沉积法在半导体衬底200及栅极204a上形成氮化硅层(未图示)；用干法刻蚀法刻蚀氮化硅层， 去除半导体衬底200上的氮化硅层，并在栅极结构203两侧形成偏移间隙壁206 ;随着器件 尺寸的进一步变小，器件的沟道长度越来越小，源/漏极的粒子注入深度也越来越小，偏移 间隙壁206的作用在于以提高形成的NM0S晶体管的沟道长度，减小短沟道效应和由于短沟 道效应引起的热载流子效应。本实施例中，所述偏移间隙壁206的厚度可以小到80埃。
以栅极结构203及偏移间隙壁206为掩膜，在栅极结构203两侧的半导体衬底200 内进行离子注入，形成N型源/漏极延伸区208。 除本实施例外，在形成N型源/漏极延伸区208后，可继续以栅极结构203为掩 膜，在半导体衬底200中进行袋形注入(Pocket implant)，形成袋形注入区，所述袋形注入 区的导电类型与N型源/漏极延伸区208的导电类型相反，其深度介于N型源/漏极延伸 区208和后续源/漏极之间；所述袋形注入工艺可以用来改善器件的短沟道效应以及击穿 效应(punch through)。 参照附图IO，在半导体衬底200、栅极结构203以及偏移间隙壁206上形成氧化硅 层、氧化硅层和氮化硅层或氧化硅层、氮化硅层和氧化硅层，然后采用回蚀(etch-back)方 法形成于栅极结构203两侧的偏移间隙壁206上形成侧墙209。 然后，以栅极结构203及侧墙209为掩膜，在栅极结构203两侧的半导体衬底200 中进行离子注入，形成N型源/漏极210。 最后，将带有各膜层及器件的半导体衬底200放入退火炉内，对半导体衬底200进 行退火处理，使注入的离子扩散均匀。 本实施例中，向半导体衬底200中注入的是n型离子，如磷离子或砷离子等。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术 人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应 当以权利要求所限定的范围为准。
权利要求
一种NMOS晶体管的制作方法，其特征在于，包括在半导体衬底上形成栅介质层；在栅介质层上形成多晶硅层，通过控制反应腔室压力控制多晶硅层的晶格尺寸；刻蚀多晶硅层和栅介质层，形成栅极结构；以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成源/漏极延伸区；在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。
2. 根据权利要求1所述MTOS晶体管的制作方法，其特征在于，所述反应腔室的压力为0. 1托 0. 3托。
3. 根据权利要求2所述NM0S晶体管的制作方法，其特征在于，所述反应腔室的温度为590°C 620°C。
4. 根据权利要求1所述NMOS晶体管的制作方法，其特征在于，多晶硅层的晶格尺寸为2nm 9nm。
5. 根据权利要求1所述NM0S晶体管的制作方法，其特征在于，形成多晶硅层的方法为化学气相沉积法或低压化学气相沉积法。
6. 根据权利要求1所述NM0S晶体管的制作方法，其特征在于，在形成多晶硅层后，还包括，向多晶硅层中注入预定深度的离子。
7. 根据权利要求6所述NM0S晶体管的制作方法，其特征在于，所述离子为磷离子。
全文摘要
一种NMOS晶体管的制作方法，包括在半导体衬底上形成栅介质层；在栅介质层上形成多晶硅层，通过控制反应腔室压力控制多晶硅层的晶格尺寸；刻蚀多晶硅层和栅介质层，形成栅极结构；以栅极结构为掩模，在栅极两侧的半导体衬底内进行离子注入，形成源/漏极延伸区；在栅极结构两侧形成侧墙后，在栅极结构及侧墙两侧的半导体衬底内形成源/漏极。本发明通过控制反应腔室压力控制多晶硅层的品格尺寸，使晶格尺寸达到要求，即产生的关断电流不影响NMOS晶体管的性能。
文档编号H01L21/336GK101740390SQ20081020283
公开日2010年6月16日 申请日期2008年11月17日 优先权日2008年11月17日
发明者何有丰, 唐兆云, 白杰 申请人:中芯国际集成电路制造(上海)有限公司