晶体管的形成方法
【技术领域】
[0001]本发明涉及半导体领域，具体涉及一种晶体管的形成方法。
【背景技术】
[0002]在现有的半导体器件中，采用应力技术的方法可以提升半导体器件中沟槽载流子迁移率，这种方法通过物理方法拉伸或是压缩硅晶格来达到提高CMOS器件载流子迁移率以提闻晶体管性能。
[0003]例如:在PMOS晶体管源区和漏区对应的衬底中形成Σ形凹槽，再在所述Σ形凹槽中外延生长锗硅层，对所述锗硅层进行离子注入形成源区和漏区，所述锗硅层能对PMOS晶体管的沟道施加压应力。对于NMOS晶体管而言，则是在源区和漏区对应的衬底中形成U形凹槽，再在所述U形凹槽中外延生长碳化硅，对所述碳化硅进行离子注入形成源区和漏区，所述碳化硅能对NMOS晶体管的沟道施加张应力。
[0004]参考图1和图2，示出了现有技术一种晶体管形成方法的示意图。所述晶体管包括:衬底10，在衬底10中设置隔离结构11，所述隔离结构11将衬底10分成PMOS区和NMOS区，在PMOS区上设置有第一栅极12A、第一栅极12Α?壁的侧墙19Α、第一栅极12Α顶部的第一硬掩模层13Α，在NMOS区上设置有第二栅极12Β、第二栅极12Β顶部的第二硬掩模层13Β。所述晶体管还包括覆盖于第二栅极12Β顶部和侧壁以及NMOS区表面的介质层14Β，覆盖于介质层14Β表面的光刻胶层15，以光刻胶层15以及第一栅极12Α、侧墙14Α为掩模对PMOS区的衬底10进行干法刻蚀，形成U形凹槽16。
[0005]参考图2，去掉光刻胶层15，对U形凹槽16进行湿法刻蚀，以形成Σ形凹槽17。
[0006]之后在，在所述Σ形凹槽17外延生长硅锗层用作应力层。
[0007]然而现有技术中硅锗层表面平整度较差，从而影响了应力层的质量，进而影响了晶体管的性能。
【发明内容】
[0008]本发明解决的问题是在形成用于外延生长锗硅层的Σ形凹槽的过程中，使Σ形凹槽形貌更标准，能够优化最终形成的具有应力层源区和漏区的晶体管的性能。
[0009]为解决上述问题，本发明提供一种晶体管的形成方法，包括:
[0010]提供衬底，包括PMOS区衬底和NMOS区衬底；
[0011]在所述衬底的NMOS区衬底上形成NMOS栅极结构，在所述PMOS区衬底上形成PMOS栅极结构；
[0012]在所述PMOS栅极结构露出的所述PMOS区衬底中形成Σ形凹槽；
[0013]形成Σ形凹槽的步骤包括:
[0014]对所述PMOS栅极结构露出的所述PMOS区衬底进行干法蚀刻形成U形凹槽，所述干法蚀刻包括依次进行的第一干法刻蚀以及采用还原性气体的第二干法刻蚀；
[0015]对所述U形凹槽进行湿法刻蚀，以形成Σ形凹槽；
[0016]在所述Σ形凹槽中形成应力层，以形成源区或漏区。
[0017]可选的，所述衬底采用硅衬底，所述第一干法刻蚀的步骤包括:采用包括溴化氢与氯气的混合气体对所述PMOS区衬底进行等离子体刻蚀。
[0018]可选的，采用包括溴化氢与氯气的混合气体对所述PMOS区衬底进行等离子体刻蚀的步骤包括:刻蚀机的功率为100瓦至1000瓦，刻蚀腔体内的气压在2毫托至20毫托，溴化氢的流量在10标况晕升每分至500标况晕升每分,氯气的流量在10标况晕升每分至500标况晕升每分。
[0019]可选的，所述衬底采用硅衬底，所述第二干法刻蚀的的步骤包括:采用氢气对所述PMOS区衬底进行等离子体刻蚀。
[0020]可选的，采用氢气对所述PMOS区衬底进行等离子体刻蚀的步骤包括:刻蚀机的功率为100瓦至1000瓦，刻蚀腔体内的气压在2晕托至40晕托，氢气的流量在20标况晕升每分至500标况晕升每分。
[0021]可选的，所述衬底采用硅衬底，所述第二干法刻蚀的步骤包括:采用氢气与氩气的混合气体对所述进行等离子体刻蚀。
[0022]可选的，采用氢气与氩气的混合气体对所述PMOS区衬底进行等离子体刻蚀的步骤包括:等离子体刻蚀的功率为100瓦至1000瓦，刻蚀腔体内的气压在2毫托至40毫托，氢气的流量在20标况晕升每分至500标况晕升每分,IS气的流量在500标况晕升每分以内。
[0023]可选的，对所述衬底进行第一干法刻蚀的步骤包括:所述第一干法刻蚀对衬底的刻蚀量占干法刻蚀对衬底刻蚀的总刻蚀量的70%到90%。
[0024]可选的，对所述衬底进行第二干法刻蚀的步骤包括:所述第二干法刻蚀对衬底的刻蚀量占干法刻蚀对衬底刻蚀的总刻蚀量的10%到30%。
[0025]可选的，湿法刻蚀的步骤包括:采用四甲基氢氧化铵或氢氧化钾溶液对所述U形凹槽进行湿法刻蚀。
[0026]与现有技术相比，本发明的技术方案具有以下优点:
[0027]在干法刻蚀形成U形凹槽时，将干法刻蚀分成两步，先对所述衬底进行第一干法刻蚀，再进行第二干法刻蚀，在第二干法刻蚀中采用还原性气体作为刻蚀气体，能够将第一干法刻蚀产生的刻蚀附加产物去除，并且第二干法刻蚀产生的刻蚀附加产物非常少，为后续的湿法刻蚀提供了洁净的表面，使得形成的Σ形凹槽形貌标准且表面平整，在所述Σ形凹槽中形成应力层以形成源区或漏区，可以优化晶体管的性能。
[0028]进一步，所述衬底为硅衬底，采用氢气对所述进行第二干法刻蚀，还原气体氢气对硅衬底的刻蚀速率较快，主要刻蚀反应产物为硅烷，硅烷不会附着于反应的衬底表面，所以使刻蚀完成后获得的U形凹槽清洁度高。
【附图说明】
[0029]图1?图2是现有技术晶体管形成方法的示意图；
[0030]图3是本发明晶体管形成方法的流程图；
[0031]图4?图9是本发明晶体管形成方法的形成过程的示意图。
【具体实施方式】
[0032]为了获得应力层生长质量不高的原因，对现有技术形成应力层的工艺进行了分析。
[0033]现有技术形成Σ形凹槽的过程中，先对衬底进行干法刻蚀形成U形凹槽，再对所述U形凹槽进行湿法刻蚀形成Σ形凹槽。由于干法刻蚀会产生刻蚀附加产物附着于U形凹槽(如图1所示)表面，所述附加产物充当了掩模的作用而阻挡后续湿法刻蚀，使得形成的Σ形凹槽形貌不标准(如图2所示)，从而影响了填充于Σ形凹槽中的应力层的质量，进而导致了晶体管性能欠佳的问题。
[0034]为了解决上述技术问题，本发明提供一种晶体管的形成方法。采用干法蚀刻形成U形凹槽的步骤包括依次进行的第一干法刻蚀以及采用还原性气体的第二干法刻蚀。这样先对所述衬底进行第一干法刻蚀，再进行第二干法刻蚀，在第二干法刻蚀中采用还原性气体作为刻蚀气体，能够将第一干法刻蚀产生的刻蚀附加产物去除，并且第二干法刻蚀产生的刻蚀附加产物非常少，为后续的湿法刻蚀提供了洁净的表面，这样形成的U形凹槽以及Σ形凹槽形貌标准，有益于提高填充于Σ形凹槽中的应力层的质量，进而提高晶体管的性倉泛。
[0035]参考图3，示出了本发明Σ形外延锗硅层的形成方法的流程图，本发明Σ形凹槽的形成方法包括以下大致步骤:
[0036]步骤SI，提供衬底，将衬底分为PMOS区衬底、NMOS区衬底；
[0037]步骤S2，在所述衬底的NMOS区衬底上形成NMOS栅极结构，在所述PMOS区衬底上形成PMOS栅极结构；
[0038]步骤S3，对所述PMOS栅极结构露出的所述PMOS区衬底进行干法蚀刻形成U形凹槽，所述干法蚀刻包括依次进行的第一干法刻蚀以及采用还原性气体的第二干法刻蚀；
[0039]步骤S4，对所述U形凹槽进行湿法刻蚀，以形成Σ形凹槽；
[0040]步骤S5，在所述Σ形凹槽中外延生长应力层，以形成源区或漏区。
[0041]通过上述步骤，能够形成形貌标准的U形凹槽以及Σ形凹槽，有益于提高填充于Σ形凹槽中的应力层的质量，进而提高晶体管的性能。
[0042]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0043]参考图4，执行步骤SI，提供衬底100，将衬底分为PMOS区衬底、NMOS区衬底，在本实施例中，所述衬底100为硅衬底，在其他实施例中，所述衬底100还可以为锗硅层衬底或绝缘体上硅衬底等其它衬底,对此本发明不做任何限制。
[0044]在所述衬底100中形成隔离结构101，所述隔离结构101将衬底分为PMOS区衬底、NMOS区衬底，所述PMOS区衬底用于形成PMOSJy^ii NMOS区衬底用于形成NMOS。
[0045]结合参考图5至图7，执行步骤S2，在NMOS区衬底形成NMOS栅极结构(未标出)，在PMOS区衬底形成PMOS栅极结构(未标出)。
[0046]在本实施例中，所述NMOS栅极结构包括NMOS栅极102B、第一硬掩模层103B、保留介质层104B，所述PMOS栅极结构包括PMOS栅极102A、第二硬掩模层103A、侧墙104A。
[0047]具体地，先在NMOS区衬底形成102B，在PMOS区衬底形成PMOS栅极102A。
[0048]为了保证在后续外延生长工艺中，所述NMOS栅极102B与PMOS栅极102A顶部不会外延生长锗硅层，在形成NMOS栅极102B与PMOS栅极102A之后，在NMOS栅极102B与PMOS栅极102A顶部分别形成第一硬掩模层103B、第二硬掩模层103A，以作为NMOS栅极102B与PMOS栅极102A后续工艺的外延阻挡层。
[0049]在本实施例中，所述第一硬掩模层103B、第二硬掩模层103A的材料为氮化硅。在其他实施例中，所述第一硬掩模层103B、第二硬掩模层103A的材料还可以为氧化硅、氮氧化硅等其他材料，本发明对此不作限制。
[0050]需要说明的是，在其他实施例中，也可以不形成所述第一硬掩模层103B、第二硬掩模层103A，而是将用于形成侧墙的介质层作为外延阻挡层。
[0051]在NMOS栅极102B、PM0S栅极102A表面以及NMOS栅极102B、PM0S栅极102A露出的衬底100表面形成介质层104。所述介质层104用于形成NMOS栅极102B与PMOS栅极102A的侧墙。
[0052]本实施例中，所述介质层104的材料为氮化硅。在其他实施例中，所述介质层104的材料还可以为氧化硅、氮氧化硅等其他材料，本发明对此不作限制。
[0053]因为后续需要对PMOS区衬底进行干法刻蚀以形成U形凹槽，所以预先对NMOS区衬底进行遮挡，以防止NMOS区衬底在干法刻蚀中受到损伤。具体地，在所述NMOS栅极102B、PMO