专利名称：光电转换器件和多芯片图像传感器的制作方法
技术领域：
本发明涉及光电转换器件和多芯片图像传感器，具体来说，涉及 用于扫描仪、视频摄像机、数字静物摄像机等等的光电转换器件和多 芯片图像传感器。
背景技术：
迄今为止，在用于读取传真机和扫描仪(用于读取像素)的线性 型光电转换器件中，通过利用第一导电类型的掩埋区域以及第一导电 类型的势垒区域来隔离半导体区域，来隔离相邻像素。每一个像素都 具有光电二极管，该光电二极管由第一导电类型区域(由外延层构成)
以及在第一导电类型区域中形成的第二导电类型区域的PN结形成。 在日本专利申请特开No. 2007-027558中 >开了这样的结构。
发明内容
本发明的光电转换器件是包括在其中设置的多个像素的光电转换 器件，每一个像素都包括构成光电转换区域的第一导电类型的第一 杂质区域，设置在第一杂质区域中的构成信号获取区域的第二导电类 型的第二杂质区域，其特征在于，与所述第一杂质区域相邻地设置有 第一导电类型的第三杂质区域和第一导电类型的第四杂质区域，第四 杂质区域被置于所述第二杂质区域和相邻像素中的第二杂质区域之 间，并且第四杂质区域的杂质浓度小于第三杂质区域的杂质浓度。
此外，本发明的光电转换器件是包括在其中设置的多个像素的光 电转换器件，每一个像素都包括构成光电转换区域的第一导电类型 的笫一杂质区域，设置在第一杂质区域中的构成信号获取区域的第二 导电类型的第二杂质区域，其特征在于，与所述第一杂质区域相邻地
设置有第一导电类型的第三杂质区域和第一导电类型的第四杂质区 域，第四杂质区域被置于所述第二杂质区域和相邻像素中的第二杂质 区域之间，并且第四杂质区域的隔离宽度比第三杂质区域的隔离宽度 窄。
此外，本发明的光电转换器件是包括在其中设置的多个像素的光
电转换器件，每一个像素都包括构成光电转换区域的第一导电类型 的第一杂质区域，设置在第一杂质区域中的构成信号获取区域的第二 导电类型的第二杂质区域，其特征在于，与所述第一杂质区域相邻地 设置有第一导电类型的第三杂质区域和第一导电类型的第四杂质区 域，以便第四杂质区域被置于所述第二杂质区域和相邻像素中的笫二 杂质区域之间，并且第四杂质区域的深度小于第三杂质区域的深度。
通过下面的结合附图进行的描述，本发明的其它特征和优点将变 得显而易见，其中，类似的参考字符在附图的所有图中表示相同或类 似的部分。本说明书并入的并构成本说明书的一部分的附图例示了本 发明的实施例，并与说明书一起，用于解释本发明的原理。
图1是显示了包括三个像素的第一实施例的结构的平面图。
图2A是图1中的A-A'截面的截面结构的示意图，图2B是图 1中的B-B'截面的截面结构的示意图。
图3A、 3B、 3C、 3D、 3E、 3F、 3G和3H是用于显示第一实 施例的像素结构的半导体制造的工艺流程图。
图4A、 4B、 4C、 4D、 4E、 4F、 4G和4H是用于显示第一实 施例的像素结构的半导体制造的工艺流程图。
图5是显示了包括三个像素的第二实施例的结构的平面图。
图6A是图5中的6A-6A截面的截面结构的示意图，图6B是 闺5中的6B-6B截面的截面结构的示意图。
图7是第三实施例的光电转换器件的平面图。
图8A、 8B、 8C、 8D、 8E、 8F、 8G和8H是用于显示第三实
施例的像素结构的半导体制造的工艺流程图。
图9A、 9B、 9C、 9D、 9E、 9F、 9G和9H是用于显示第三实 施例的像素结构的半导体制造的工艺流程图。
图10是使用光电转换器件的多芯片图4象传感器的方框图。
图11是使用光电转换器件的多芯片图像传感器的光学系统的图。
图12是显示了光电转换器件的示例的电路图。
具体实施例方式
下面，将使用附图详细描述本发明。
首先，将使用图12描述光电转换器件的电路的示例。图12是 四个像素的光电转换部分和驱动电路的等效电路。像素al到dl包 括作为光电转换部分的光电二极管PDa到PDd。此外，像素al到 dl具有构成了源极跟随器电路的放大晶体管M3a到M3d,以及作 为用于复位光电二极管PDa到PDd的单元的复位晶体管M4a到 M4d。从放大晶体管M3a到M3d输出的信号通过读取晶体管M2a 到M2d被临时保持在积累区域CAPa到CAPd中，并通过读取晶 体管Mla到Mld输出到公共信号线14。使从放大晶体管到公共信 号线的电路为读出电路。
通过光电二极管PDa到PDd中的光电转换生成的电荷被放大 晶体管M3a到M3d进行电荷-电压转换。然后，基于电荷的信号被 通过信号传输脉沖①T 一次全部地传输到积累区域CAPa到 CAPd。显示了源极跟随器电路的恒定电流负载CSa到CSd。然后， 读取晶体管Mla到Mld被从扫描电路11提供的读取脉冲巾al 到Odl依次打开，逐个地变为高，并且通过公共信号线14从信号 输出放大器6中读取信号。 (第一实施例)
图1是显示了第一实施例中的包括三个像素的结构的平面图。图 1以收集于图12中显示的光电转换部分的方式显示了该光电转换部
分。图2A是图1中的A-A'截面的截面结构的示意图，图2B是 图1中的B-B，截面的截面结构的示意图。此外，在图1、 2A和2B 中，对相同的组件分配相同的参考字符。
在图1、 2A和2B中，显示了半导体衬底100。通过此实施例， 作为示例，描述了 N型半导体衬底的情况。显示了在半导体衬底100 上形成的N型掩埋扩散区域101以及N型外延区域(第一杂质区 域)102。此外，还显示了第一 N型元件隔离区域(第三杂质区域) 103、第二 N型元件隔离区域(第四杂质区域)104以及P型区域 (第二杂质区域)105，该P型区域是信号获取区域。外延区域102和 电荷获取区域105形成了 PN结，并构成了光电转换部分。这里， 使包括一个光电转换部分的最小重复单位为像素。在半导体衬底中设 置了两个或更多像素。
第一 N型元件隔离区域103和第二 N型元件隔离区域104 被提供在每一个像素的N型的外延区域102的外围，并且使各个像 素的N型外延区域102都电隔离。例如，在光电转换部分和读出电 路之间设置了第一 N型元件隔离区域103。第二 N型元件隔离区域 104设置在相邻的P型区域105之间。P型区域105通过金属电极 107和配线109连接到读出电路。此外，虛线包围的区域106表示 PN结的耗尽层区域。
在截面图2A和2B中，显示了在N型外延区域102上形成 的层间绝缘膜108。
如图1所示，每一个像素的光电探测器部分在表面上被第一 N 型元件隔离区域103和第二 N型元件隔离区域104包围。其中， 在表面上被包围的是沿着包括每一个结构的光接收部分的右接收表面 的平面的视图中的配置。此外，在深度方向，如图2A所示，每一个 像素的光电探测器部分被包围在N型掩埋区域101和第一 N型元 件隔离区域103中。通过按照入射到N型外延区域102的光进行 的光电转换而生成的光载流子(这里，空穴)被收集到P型区域105 中，并通过金属电极107读取到读出电路中。这里，省略了配线109
和读出电路的结构和操作。此外，元件隔离区域103和104中生成 的电荷也被收集到P型区域105中。
当生成的光栽流子在耗尽层106之外时，其通过扩散被一起收集 在P型区域105中，或者，当在耗尽层106内时，其通过漂移被 一起收集在P型区域105中。
N型外延区域102被形成为使得杂质浓度可以变得低于第一 N型元件隔离区域103、第二 N型元件隔离区域104以及N型掩 埋区域101的杂质浓度。因此，在N型外延区域102与第一 N型 元件隔离区域103 、第二 N型元件隔离区域104 、 N型掩埋区 域101之间出现了电势差。这些电势差发生作用，以致减小了像素之 间的光栽流子的流量，即，串扰。此外，电势差减少将光栽流子沖到N 型半导体衬底100，并进行作用以便抑制灵敏度降低。
这里，将描述主题。当具有元件隔离区域的像素的布置间距变窄 时，有这样的情况N型的元件隔离区域和P型区域之间的间隔变 窄，光电二极管的PN结容量，即，检测电容Cpd变大。这里，一 起收集在P型区域105中的光载流子被检测电容Cpd (包括P型 区域105和N型的外延区域102的PN结的电容)进行电荷-电压 转换。使输出电压是V，使光载流子的量是Q，关于电荷-电压转换 的乂〉式，输出电压V被表达为如下 V = Q/Cpd
因此，当收集的光载流子相同时，检测电容Cpd越大，灵敏度 降低得越厉害。相反，检测电容Cpd越小，输出电压V变得越大， 并且可以形成具有高灵敏度的光电转换器件。因此，为了实现可以使 用此结构的像素获得具有高灵敏度的良好的图像的光电转换器件，使 此检测电容Cpd小是重要的。
形成检测电容的一部分的、P型区域105和N型外延区域 102之间的PN结的容量Cj如下(电容/单位结面积)<formula>formula see original document page 9</formula>
...公式(1)
其中，ss表示Si的介电常数，而W表示耗尽层宽度。
此外，Vbi表示内置电势，V表示施加的电压，q表示元电荷，
NB表示此示例中的N型外延区域102的杂质浓度。
因此，通过使N型外延区域102的杂质浓度低，可以使PN结
的结电容小。
这里，当像素间距逐渐地变窄时，元件隔离区域趋近于P型区 域以影响PN结，或形成PN结。在这样的情况下，<&式(1)中的 NB的浓度变得高于外延区域的浓度，或者，被替换为元件隔离区域 的高杂质浓度。因此，由于PN结的电容Cj变大并且输出电压V 变小，因此，灵敏度降低。如此，在此实施例中，提供了这样的第二 N 型元件隔离区域104，其杂质浓度高于N型外延区域102的杂质浓 度，但是，低于第一 N型元件隔离区域103的杂质浓度。通过此结 构抑制因光栽流子流出而产生的串扰，灵敏度提高。
这使用前面所描述的特性当光栽流子在耗尽层区域106之外 时，其通过扩散被收集在P型区域105中，或者，当在耗尽层区域 106内时，其通过漂移被收集在P型区域105中。
如此，在图1中，在耗尽层区域106中生成的光载流子通过漂 移被收集到P型区域105中。因此，如果使耗尽层区域106变宽 到接近像素极限，即使高浓度电势不会使像素之间隔离，也可以通过 漂移收集所需的光载流子，并且还可以减少相邻像素之间的光载流子 的传输。
此外，在耗尽层区域106的外围，由于通过形成其浓度低于第一 元件隔离区域103的浓度的第二元件隔离区域104,来减小元件隔离 区域对PN结电容的影响，因此，可以抑制检测电容的增大。
另一方面，为了使势垒高以便通过扩散完全收集在耗尽层区域 106的外面生成的光载流子，第一元件隔离区域103隔离对耗尽层区 域106的耗尽层的影响小的区域。
如此，通过选择并设置第一 N型元件隔离区域103或其浓度低 于第一 N型元件隔离区域103的浓度的第二低元件隔离区域104， 来进行隔离。通过这样的结构，可以使像素间隔变窄，而不会增大光 电转换部分的PN结电容。
因此，可以实现具有这样的像素结构的光电转换器件，该像素结 构在高分辨率像素间距中也能减小串扰的增大，并且防止灵敏度的降 低。
这里，虽然第二元件隔离区域104是在矩形像素的较长边提供 的，但是，在像素在较短边相邻的情况下，在较短边提供第二元件隔 离区域104。如此，可以将第二元件隔离区域104放在与像素之间的 信号读出区域最近的部分中。
然而，如图1所示的、将第二元件隔离区域104设置于两个相 邻像素的P型区域105之间的这样结构在形成具有窄像素间距的 传感器时具有特别有利的效果。这是因为，由于相邻像素的两个P型 区域105之间的间隔最难以确保元件隔离区域和P型区域之间的 距离，所以对耗尽层的发散的影响比较大。
图3A到3H以及图4A到4H是用于描述图1、2A和2B中 的像素结构的制造工艺的工艺流程图。图3A到3H对应于图1中 的A-A'截面，图4A到4H对应于图1中的B-B，截面。
下面，将使用附图描述此实施例的光电转换部分的制造工艺的每 一个工艺。为了简明起见，省略对用于形成此光电转换器件的读出电 路的MOSFET等等的制造工艺的描述。
首先，如图3A和图4A所示，准备N型半导体衬底100。
接下来，如图3B和图4B所示，通过离子注入工艺，在N型 半导体衬底100上形成N型掩埋区域101。
接下来，如图3C和图4C所示，通过外延生长，在N型掩埋 层101上形成N型外延区域102'。
随后，如图3D和图4D所示，在离子注入工艺中，在N型外 延区域102'中的、在光刻工艺中指定的区域中，形成第一 N型元
件隔离区域103。
接下来，如图3E和图4E所示，通过热扩散的方式扩散N型 掩埋区域101和第一 N型元件隔离区域103。
随后，如图3F和图4F所示，在离子注入工艺中，在N型外 延区域102中的、在光刻工艺中指定的区域中形成第二 N型元件隔 离区域104。
这里，N型外延区域101的杂质浓度大约是lel4到 lel5/cm3, N型掩埋层102和第一 N型元件隔离区域103的杂质 浓度高于外延区域101的杂质浓度，是例如超过lel6到lel8/cm3 的浓度。理想的是，N型外延区域101和第一 N型元件隔离区域 103具有10到100倍或更高的杂质浓度差，以便形成使元件隔离 的势垒。另一方面，使第二 N型元件隔离区域的杂质浓度大约为lel5 到lel7/cm3,使其杂质浓度低于第一 N型元件隔离区域的杂质浓 度。使用磷和砷作为杂质。
接下来，如图3G和图4G所示，在离子注入工艺中，在N型 外延区域102中的、在光刻工艺中指定的区域中形成P型区域 105。
最后，如图3H和图4H所示，形成层间绝缘膜108和金属电 极107。
当在图3E和图4E中所描述的热扩散工艺中形成第一 N型 元件隔离区域103时，第一 N型元件隔离区域103不仅在深度方 向扩展，而且还在横向扩展，因此，如上文所描述的，第一 N型元 件隔离区域103和P型区域105之间的距离容易地变短，因此，
造成问题。
例如，当第一 N型元件隔离区域的杂质浓度是lel8/cm3 (1 x 1018/cm3)并且外延区域的杂质浓度是lel4/cm3时，靠近N型元件 隔离区域部分的外延区域的杂质浓度在这两值之间。临时地，假设每 jim，此中间浓度的轮廓图的斜率是每1/10变化的斜率，需要4 nm
的宽度，以便N型元件隔离区域的lel8/cm3变得与外延区域的浓 度lel5/cm3相同。
即，为了使影响公式(1)中表达的PN结电容的浓度是外延区 域中的杂质浓度lel4，必须确保从第一 N型元件隔离区域到耗尽层 区域的边缘为至少4 pm或更大。例如，在分辨率为2400 dpi的线 性传感器的情况下，由于像素间距变为大约10.5 ]Lim，当从第一 N型 元件隔离区域到耗尽层区域的边缘的一边的距离为4 pm，即，总共 为8 nm的距离时，非常难以确保耗尽层区域宽度和P型元件隔离 区域宽度。然后，假设第二 N型元件隔离区域(其杂质浓度低)的 杂质浓度是lel6，从第二 N型元件隔离区域到耗尽层区域的边缘的 距离可以是2 nm或更高。
因此，使用浓度不同的第一 N型元件隔离区域103和第二 N 型元件隔离区域104的结构特别有效地发挥作用。此外，由于只要在 如此制造工艺所示的第一 N型元件隔离区域103的热扩散工艺之 后形成第二 N型元件隔离区域104 ，就可以抑制第二 N型元件隔 离区域在横向的发散，因此，获得了相当有利的效果。
所需的只是选择第二 N型元件隔离区域在深度方向的浓度分 布，以便可以最佳地形成耗尽层区域106。
此外，也可以不进行离子注入，而是通过从第 一元件隔离区域103 扩散来形成第二元件隔离区域104。当使用如此形成的第二元件隔离 区域时，获得与此实施例的效果相同的有利效果。 (第二实施例)
图5是显示了第二实施例中的包括三个像素的结构的平面图。类 似于图1，图5以收集于图12中显示的光电转换部分的方式显示 该光电转换部分。图6A是图5中的6A-6A截面的截面结构的示意 图，图6B是图5中的6B-6B截面中的截面结构的示意图。此外， 在图5和6中，对与图1、 2A和2B中的相同部件分配了相同的 参考字符。关于图5、 6A和6B中的结构，省略了与第一实施例中 的相同的组件的描述，并且未显示读出电路。在图5、 6A和6B中，第三N型元件隔离区域401的元件隔 离区域的宽度比第一 N型元件隔离区域103的宽度窄。可以通过例 如在形成前面描述的第一 N型元件隔离区域103的过程中，控制在 光刻工艺中指定的离子注入区域的形状的宽度，同时形成此结构。在 此实施例中，使第三N型元件隔离区域的杂质浓度与第一 N型元件 隔离区域的杂质浓度相同。
虽然耗尽层通过P型区域105和外延区域102之间的反向偏 压而向外延层延伸，但是第三N型像素区域401的宽度被设计为以 免耗尽层到达第三N型元件隔离区域401。即使第三N型像素隔离 区域401的杂质浓度高于第一 N型元件隔离区域的杂质浓度，只要 耗尽层不会到达第三N型元件隔离区域401就是好的。当然，第三 N型像素隔离区域401的杂质浓度可以低于第一 N型元件隔离区 域的杂质浓度。
因此，可以产生具有小像素间距的光电转换器件，其灵敏度高并 且其中串扰的增大得到抑制。
(第三实施例)
图7是第三实施例的光电转换器件的平面图。图7是对应于图 1或图5的图，给相同的部件应用了相同的参考编号。
在此实施例中，特征是，第二 N型杂质区域104的元件隔离区 域的深度比第一 N型元件隔离区域103的元件隔离区域的深度浅。 例如，虽然第一 N型元件隔离区域103由两层或更多层杂质区域构 成，但是，第二 N型元件隔离区域104由一层杂质区域构成。
图8A到8H,以及图9A到9H是用于描述图7中的像素结 构的制造工艺的工艺流程图。图8A到8H对应于图7中的A-A' 截面，图9A到9H对应于图7中的B-B'截面。
图8H和图9H是完整的截面图，图8A到8G以及图9A到9G 显示了到图8H和图9H的处理。
此外，只对为了形成此像素结构所需的扩散区域，描述制造工艺， 为了简明起见，省略了对用于形成此光电转换器件的读出电路的
MOSFET等等的制造工艺的描述。
此外，在图8和9中，对与图3和4中的相同组件分配了相 同的参考字符，并且省略对它们的描述。
首先，如图8A和图9A所示，准备N型半导体衬底100。
接下来，如图8B和图9B所示，通过离子注入工艺，在N型 半导体衬底100上形成N型掩埋区域101。
随后，如图8C和图9C所示，通过外延生长，在N型掩埋 层101上形成具有lel4到lel5/cm3的杂质浓度的N型外延区域 102'。
接下来，如图8D和图9D所示，在光刻工艺中，它残留一部分， 并且对用于进行高能量离子注入的厚膜光致抗蚀剂110进行构图。
随后，如图8E和图9E所示，通过N型外延区域102中的 上文所提及的厚膜抗蚀剂，通过500 keV到2.0 MeV或更高的高能 量离子注入工艺，在光刻工艺中指定的区域中形成N型扩散区域 601。然后，在由光刻工艺指定的外围中的薄的抗蚀剂区域中形成N 型扩散区域602。 N型扩散区域601的杂质浓度是lel6/cm3 (1 x 1016/cm3)或更高，N型扩散区域602的杂质浓度变成lel5到 lel7/cm3。
接下来，如图8F和图9F所示，在大约50keV到200 keV的 离子注入工艺中，在N型外延区域102的、在光刻工艺中指定的区 域中形成N型扩散区域603。 N型扩散区域603的杂质浓度变为 lel7/cm3或更高。此外，A-A'截面中的N型扩散区域601、 602和 603连接为N型扩散区域，以变成第一元件隔离区域103。 B-B'截 面中的N型扩散区域603照原样变成第二元件隔离区域104。
接下来，如图8G和图9G所示，在离子注入工艺中，在N型 外延区域102中的、在光刻工艺中指定的区域中形成P型区域105。
最后，如图8H和图9H所示，形成层间绝缘膜108和金属电 极107。
当在BB'截面中形成处于深位置的N型杂质层601时，类似
于A-A'截面，也在B-B'截面中在与N型杂质层602相同的深度 形成N型杂质层。这是因为，由于在进行高能量离子注入时所使用 的厚抗蚀剂层倾向于在孔的附近产生"下垂"，所以离子被注入到从硅 表面起的比较浅的位置。从P型信号获取区域107扩展的耗尽层的 发散被此N型杂质层抑制，这成为光电转换器件的灵敏度被其降低 的原因。因此，不在获取电极的附近的深的位置形成N型杂质层是 适合于获得低干扰同时维持高灵敏度的结构。
另一方面，通过类似于B-B'截面，使N型杂质区域进入远离 信号获取电极的位置的两层或更多层，可以抑制电荷渗入到相邻像素 中。
此外，虽然在此实施例中示范了通过抗蚀剂形状中产生的"下垂" 使隔离宽度变宽，除此之外，例如，因为对于高能量的厚膜光致抗蚀 剂的精密蚀刻比对普通抗蚀剂的精密蚀刻更难，不得不使隔离宽度变 宽。此外，在通过热扩散使隔离宽度变深的情况下，由于扩散不仅在 深度方向进行，而且还在横向上进行，因此，隔离宽度变大。
如此， 一般而言，当形成深的隔离层时，隔离宽度容易在横向上 变宽，当形成浅的隔离层时，可以在横向上形成窄的隔离宽度。
因此，在此实施例中，通过在比第二元件隔离区域104处于峰值 浓度的位置更深的位置处形成第一元件隔离区域103，可以实现具有 能够抑制灵敏度降低并且使串扰减少的像素结构的光电转换器件。
虽然在上文所提及的实施例中描述了通过组合多次的离子注入 (离子注入能量改变)来形成第一元件隔离区域103的情况，但是， 也可以通过一次离子注入工艺来形成第一元件隔离区域103。此外， 也使用形成第二元件隔离区域104的离子注入工艺，以便形成第一元 件隔离区域103，但是，在单独的离子注入中形成它们也是好的。
虽然在上文所提及的第一到第三实施例中示范了在N型区域中 提供了 P型区域的情况，但是，本发明不限于此，也可以在相反导 电类型的组合中获得相同的有利效果。
此外，虽然在第 一到第三实施例中示范和描述了使用通过外延生
长在光电探测器部分中形成的低浓度区域的情况，但是，本发明不限
于此。例如，甚至在通过高能离子注入在硅衬底的掩埋区域101中形
成上文所提及的元件隔离结构时，本发明也是有效的。然后，硅衬底 也可以用于光电探测器部分，或者，通过单独地离子注入工艺形成光 电探测器部分以便变为合适的杂质浓度也是可以的。
在上文所描述的第一到笫三实施例中，是以线性传感器为示范， 将其作为光电转换器件来进行描述的。然而，本发明也适用于二维传
感器，其中，在一个芯片上设置了多个像素行，即，R行、G行，以 及B行多条像素行。在其中设置了 R行、G行以及B行多条像素 行的二维传感器的情况下，在每一个中间像素行中，在相邻的四个像 素之间设置了第二 N型元件隔离区域(第四杂质区域)。然后，在像 素行的两个边缘中的每一个边缘中，在相邻三个像素之间设置了第二 N型元件隔离区域(第四杂质区域)。此外，当然能够通过设置此实 施例的三组R色、G色以及B色线性传感器来构成二维传感器。 (第四实施例)
图10是本发明中的第四实施例中的半导体图像传感器的多芯片 系统的示意图。在用于进行图像传感器安装的衬底702上安装了多个 半导体图像传感器Sl到S(n)，第一到第三实施例的光电转换器件可 以用于它们。如此，通过沿着多列设置第一到第三实施例的光电转换 器件，构成半导体图像传感器的多芯片系统。
图7是图10中的半导体图像传感器的多芯片系统的A部分 的放大图。在A部分的放大图中，对图1中的相同组件应用了相同 的参考字符，并且因此省略对它们的描述。图11是显示了使用上文
所提及的半导体图像传感器的多芯片系统的光学系统的截面方框图。
图11显示了原件801、 SELFOC透镜阵列(商标名称，Nippon Sheet Glass Co., Ltd.制造)803，用于原件照明的LED阵列804。 也可以使用发光二极管和光导体的组合来代替用于原件照明的LED 阵列804
图10和图11中的箭头700显示了原件的副扫描方向。主要由
扫描间距来确定此副扫描方向的分辨率。另一方面，因为主扫描方向 的间距是由图像传感器的规范确定的，因此，通过使副扫描方向的区 域变宽来提高灵敏度。
在光电转换器件(在线性传感器中以机械方式对光电转换器件进 行操作，以扫描图像)的情况下，副扫描方向的分辨率比主扫描方向
的分辨率更重要是常见的。因此，在此实施例中，如图7所示，为了 在分辨率和灵敏度方面兼容，每一个矩形像素被形成为使得纵横比可 以是一或更大。
在一个单位像素中的主扫描方向和副扫描方向的纵横比是一或更 大的矩形像素的情况下，通过采用只在如此实施例所示的矩形的较长 边设置第二 N型元件隔离区域104的结构，可以实现具有高分辨率 和高灵敏度的多芯片图像传感器，并将串扰的增大抑制到最小。
本发明应用于用于扫描仪、视频摄像机、数字静物摄像机等等的 光电转换器件。
虽然参考示范性实施例描述了本发明，但是应该理解，本发明不 限于所公开的示范性实施例。下列权利要求的范围应该有最广泛的解 释，以便包含所有这样的修改以及等效的结构和功能。
权利要求
1.一种包括多个像素的光电转换器件，每一个像素都具有光电转换区域，该光电转换区域包括:第一导电类型的第一杂质区域，和设置于第一杂质区域中的、作为信号获取区域操作的第二导电类型的第二杂质区域，其中与第一杂质区域相邻地设置有第一导电类型的第三杂质区域和第一导电类型的第四杂质区域，以便一个像素中的第四杂质区域被置于所述一个像素中的第二杂质区域和与所述一个像素相邻的其它像素中的第二杂质区域之间，并且第四杂质区域的杂质浓度小于第三杂质区域的杂质浓度。
2. 根据权利要求1所述的光电转换器件，其中 第四杂质区域被设置在至少与所述信号获取区域最近的区域中。
3. 根据权利要求1所述的光电转换器件，其中 第二杂质区域具有长方形形状，以便第四杂质区域沿着该长方形形状的区域的较长边设置。
4. 一种包括多个像素的光电转换器件，每一个像素都具有光电转 换区域，该光电转换区域包括第一导电类型的第一杂质区域，和设 置于第一杂质区域中的、作为信号获取区域操作的第二导电类型的第 二杂质区域，其中与第一杂质区域相邻地设置有第一导电类型的第三杂质区域和第 一导电类型的第四杂质区域，以便一个像素中的第四杂质区域被置于 所述一个像素中的第二杂质区域和与所述一个像素相邻的其它像素中 的第二杂质区域之间，并且第四杂质区域的隔离宽度比第三杂质区域的隔离宽度窄。
5. 根据权利要求4所述的光电转换器件，其中第四杂质区域被设置在至少与所述信号获取区域最近的区域中。
6. 根据权利要求4所述的光电转换器件，其中 第二杂质区域具有长方形形状，以便第四杂质区域沿着该长方形 形状的区域的较长边设置。
7. —种包括多个像素的光电转换器件，每一个像素都具有光电转 换区域，该光电转换区域包括第一导电类型的第一杂质区域，和设 置于第一杂质区域中的、作为信号获取区域操作的第二导电类型的第 二杂质区域，其中与第一杂质区域相邻地设置有第一导电类型的第三杂质区域和第 一导电类型的第四杂质区域，以便一个像素中的第四杂质区域被置于 所述一个像素中的第二杂质区域和与所述一个像素相邻的其它像素中 的第二杂质区域之间，并且第四杂质区域的深度小于第三杂质区域的深度。
8. 根据权利要求7所述的光电转换器件，其中 第四杂质区域被设置在至少与所述信号获取区域最近的区域中。
9. 根据权利要求7所述的光电转换器件，其中 第二杂质区域具有长方形形状，以便第四杂质区域沿着该长方形形状的区域的较长边设置。
10. —种包括沿着多列设置的多个光电转换器件的多芯片图像传 感器，每一个光电转换器件都是根据权利要求1提供的。
11. 一种包括沿着多列设置的多个光电转换器件的多芯片图像传 感器，每一个光电转换器件都是根据权利要求4提供的。
12. —种包括沿着多列设置的多个光电转换器件的多芯片图像传 感器，每一个光电转换器件都是根据权利要求7提供的。
全文摘要
本发明提供光电转换器件和多芯片图像传感器，其缩小像素间隔，而不会增大PN结电容。所述光电转换器件包括设置在其中的多个像素，每一个像素都包括构成光电转换区域的第一导电类型的第一杂质区域，设置在第一杂质区域中的构成信号获取区域的第二导电类型的第二杂质区域，第一导电类型的第三杂质区域和第一导电类型的第四杂质区域设置在每一个像素的外围，用于使每一个像素隔离，第四杂质区域被置于相邻像素之间，并且第四杂质区域的杂质浓度小于第三杂质区域的杂质浓度。
文档编号H01L27/146GK101373785SQ20081021001
公开日2009年2月25日 申请日期2008年8月22日 优先权日2007年8月24日
发明者光地哲伸, 山崎和男 申请人:佳能株式会社