用于抑制半导体衬底中的晶格缺陷的方法

文档序号:6922368阅读:509来源:国知局
专利名称:用于抑制半导体衬底中的晶格缺陷的方法
技术领域
本发明涉及半导体制造领域。特别地涉及场效应晶体管(FET) 的制造,包括通过掺杂剂注入实现的、选择导电性的半导体材料的 形成。
背景技术
金属氧化物半导体(MOS) FET的制造需要在通常为纯硅(Si) 的衬底中形成源极和漏极区域。该Si以生长为单晶的晶片形式提供。 通过对N区域添加诸如砷的施主型纟參杂剂以及对P区域添加诸如硼 的受主型掺杂剂,Si晶格的区域被转换为N或P导电性的区域。这 些掺杂剂通常通过离子碰撞引入,其中离子化的掺杂剂原子在晶格 处被激励并发射,穿透晶体结构至一定深度,该深度主要取决于石並 撞能量和离子质量。
可以立刻得出的是,这种碰撞引入晶体损害,其中晶格原子被 击出到晶格位置之外,而同时 一 定数量的新引入的原子将类似地静 止在晶格位置之外的位置中。这种偏离位置(out-of-position)的现 象称为缺陷。空的晶格位置称为空位缺陷,而位于非晶格位置的原 子称作间隙缺陷。本领域中通常采用的恢复方法包括对晶体进行退 火,向晶格施加热量以适度地激励原子,使它们自己回到晶格结构 中,这提供了具有最低总能级的布局。

发明内容
所要保护的发明的 一 个方面是, 一 种用于抑制在晶格中的掺杂 剂注入之后在晶格中形成引起泄漏的缺陷(leakage-promoting defect) 的方法。该方法提供原子的压缩层,这些原子的尺寸大于晶格单元原子的尺寸。然后对该晶格退火一定的时间,该时间足以使间隙缺 陷原子从压缩层逸出,并且以此方式在离压缩层一定距离处的晶格 中形成能量稳定的缺陷。


题的方式。
图2示意性地描绘了所要保护的发明的技术方案。 图3示出了当前所要保护的发明抑制半导体衬底中的缺陷的方 法所采用的机制。
图4描绘了根据所要保护的发明形成的半导体的实施例。
图5描绘了根据所要保护的发明形成的半导体的备选实施例。
图6描绘了根据所要保护的发明形成的半导体的又一备选实施例。
具体实施例方式
参考附图进行以下详细描述。描述优选实施例来说明本发明, 而不是限制本发明的范围,本发明的范围由权利要求限定。本领域 普通技术人员将认识到以下描述内容的各种等同变型。
在图1中可见本公开内容所解决的问题,图l描绘了在经历离 子注入之后的典型MOSFET 100。该晶体管形成在硅衬底101上, 并且包括源极102、漏极104和栅极106。邻近于每个电极并且在源 极和漏极之间的沟道中延伸的耗尽层108是本领域所熟知的。所描 绘的单元是可以包含数百万个单元的阵列中的一个部件,如本领域 已知的那样,并且该单元与阵列中的其它部件通过浅沟槽隔离物 (STI) 109隔开,该浅沟槽隔离物(STI) 109填充有电介质填充材 料。
源才及和漏才及通过^参杂剂的注入形成在石圭坤于底中,如本领域已知 的那样,并且注入工艺产生晶格中的缺陷,该缺陷通过在注入之后对衬底进行退火来应对。在通过退火去除大多数缺陷的同时, 一些
缺陷将聚合成通常以位错环或面缺陷的形式的大缺陷112。这些缺陷 一般是被掺杂剂原子从其晶格位置击出的间隙硅原子的集合。已经 发现,大缺陷112往往更容易形成在晶格上不具有机械应力或者优 选地其中晶格经受张应力的衬底部分中。例如,其中晶格在下层应 变结构中的凸点(诸如围绕SiGe源极、SiGe漏极和STI中的拐角) 周围通过的位置往往支持缺陷的积累,导致图1所见的情形,其中 在源极和漏极的拐角以及STI的拐角处可见缺陷112。
图2示出了对该情形中的工作机制的模拟。在该图的每个部分 中,晶格200都被示为具有对应于图中峰的晶格位置,其中间隙原 子201可以停止在晶格原子之间,其需要一些能量消耗来移动到另 一间隙位置。在该图的上面部分中,移动到任一侧所需的能量相同, 对应于无应力的晶格中的情形。移动到图的左边或右边的概率是相 等的。然而,该图的下面部分示出了线的一端高于另一端,类似于 其中晶格的一部分经受压应力而另一部分松弛的情形。这里,朝着 压应力的"向上"移动明显需要比朝着晶格的松弛部分的"向下" 移动更多的能量。因而,朝着晶格的松弛部分(诸如其中晶格由于 在拐角周围弯曲而受应力的位置)的移动在能量上是有利的,并且 将往往比受压应力的区域集中更多的缺陷。
在图3中可见所要保护的发明的操作的概念图。其中与掺杂剂 的注入一起,在衬底中注入原子的压缩层103,这些原子具有比硅更 大的尺寸且在元素周期表上更高。锗在元素周期表中位于硅的正下 方,其是用于此目的的优选元素。该层产生更高压缩区域,造成缺 陷远离压缩层的净迁移,由箭头105所示。在退火之后,通过该工 艺形成的结构包含面缺陷、线缺陷或位错环缺陷形式的大量大缺陷 112,但所有这样的缺陷都出现在压缩层之外。
图4示出了晶体管100中的当前所要保护的发明的实施例,该 晶体管100具有如上面结合图1所列出的元件。然而,这里,锗的 压缩层103与掺杂剂原子一起形成。锗可以与掺杂剂共同注入(同
6时注入),或者Ge的层可以在衬底形成期间外延生长。这些技术在 所例示的环境中都是有效的并且都是本领域熟知的。任 一 个都不是 特別优选的,因而用户可以基于其它因素选择采用哪一种工艺。
更重要的是,缺陷112都位于压缩层之外,因而远离耗尽层108。 由于限制在其中无法形成泄漏路径的衬底部分,所以这些缺陷呈现 为完全无害。
备选实施例是使压缩层至少部分地位于耗尽层内,如图4所见。 精确位置可以完全位于该耗尽层中或者覆盖该耗尽层。压缩层的主 要目的在于保护耗尽层免于缺陷的形成,所以使压缩层位于耗尽层 内完全防止了缺陷形成在那里。
最优方案要求压缩层103完全位于耗尽层之外、在耗尽层和缺 陷112之间,如图5所示。这时,压缩层^皮定位成防止间隙原子向 耗尽层移动或者防止间隙原子移动到耗尽层中,完全消除了在那里 的缺陷形成。
图6所示的另一实施例使压缩层103位于比耗尽层108浅的高 度处。这里,本领域技术人员将理解到,并不期望使压缩层扩展到 沟道中,因而压缩层将在源极区域102和漏才及区域104的注入之后 注入,并且类似于这些操作,栅极结构将被用作掩膜,如本领域已 知的那;洋。因而,压缩层将整个位于源极和漏才及区域中,如所示。 如将理解到的那样,压缩层的形状将具有与包含该层的源极和漏极 区域基本相同的剖面,该事实可能不能从图中获知。这里,缺陷将 形成在源极和漏极区域中。
尽管通过参照以上详细描述的例子和优选实施例公开了本发明, 但应理解到,这些例子是说明性的而不是限制性的。应预期到,本 领域技术人员将容易想到其修改和组合,该修改和组合将落入本发 明精神实质和所附权利要求的范围内。
权利要求
1.一种在晶体衬底上制造半导体期间用于抑制在晶格中的掺杂剂注入之后在晶格中形成引起泄漏的缺陷的方法,所述半导体具有N型和P型区域并且具有邻近于每个区域的耗尽层,其中沟道在源极和漏极区域之间,并且栅极位于所述沟道之上,所述方法包括以下步骤提供原子的压缩层,这些原子被选择为对所述晶格施加压应力;对所述晶格退火一定的时间,该时间足以使间隙缺陷原子从所述压缩层逸出;由此在离所述压缩层一定距离处的晶格中形成能量稳定的缺陷。
2. 根据权利要求1所述的方法,其中所述压缩层原子大于所述 晶格单元原子。
3. 根据权利要求1所述的方法,其中所述压缩原子是电中性的。
4. 根据权利要求1所述的方法,其中所述压缩层通过压缩原子 与掺杂剂原子的共同注入而提供。
5. 根据权利要求1所述的方法,其中所述压缩层通过外延生长 所述压缩层而提供。
6. 根据权利要求1所述的方法,其中所述晶格单元原子是硅, 并且所述压缩层原子是锗。
7. 根据权利要求1所述的方法,其中所述压缩层至少部分地提 供在所述耗尽层中。
8. 根据权利要求1所述的方法,其中所述压缩层提供在所述耗 尽层之外、在所述耗尽层和所述缺陷之间。
9. 根据权利要求1所述的方法,其中所述压缩层提供在比所述 耗尽层的高度浅的高度上,使得所述缺陷位于所述源极和漏极区域 中。
10. —种形成在晶体衬底上的半导体,具有N型和P型区域并且具有邻近于每个区域的耗尽层,其中沟道在源极和漏极区域之间, 并且栅极位于所述沟道之上,所述半导体包括原子的压缩层,这些 原子被选择为对所述晶格施加压应力,其中任何存在的能量稳定的 晶格缺陷位于所述压缩层之外。
11. 根据权利要求IO所述的半导体,其中所述压缩层原子大于所述晶格单元原子。
12. 根据权利要求IO所述的半导体,其中所述压缩层原子是电 中性的。
13. 根据权利要求IO所述的半导体,其中所述压缩层通过压缩原子与掺杂剂原子的共同注入而提供。
14. 根据权利要求IO所述的半导体,其中所述压缩层通过外延 生长所述压缩层而提供。
15. 根据权利要求IO所述的半导体,其中所述晶格单元原子是 硅,并且所述压缩层原子是锗。
16. 根据权利要求IO所述的半导体,其中所述压缩层至少部分 地位于所述耗尽层中。
17. 根据权利要求10所述的半导体,其中所述压缩层位于所述 耗尽层之外、在所述耗尽层和所述缺陷之间。
18. 根据权利要求IO所述的半导体,其中所述压缩层位于比所 述耗尽层的高度浅的高度上,使得所述缺陷位于所述源极和漏极区 域中。
全文摘要
一种用于抑制在晶格中的掺杂剂注入之后在晶格中形成引起泄漏的缺陷的方法。该方法提供原子的压缩层,这些原子的尺寸大于晶格单元原子的尺寸。然后对该晶格退火一定的时间,该时间足以使间隙缺陷原子从压缩层逸出,并且以此方式在离压缩层一定距离处的品格中形成能量稳定的缺陷。
文档编号H01L21/322GK101681838SQ200880014137
公开日2010年3月24日 申请日期2008年7月30日 优先权日2007年10月30日
发明者D·普拉玛尼克, V·莫罗兹 申请人:新思科技有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1