专利名称：一种钨栓塞的制备方法
技术领域：
本发明属于半导体制造技术领域，具体涉及芯片后端工艺制造中的钨栓 塞的制备方法。
背景技术：
在半导体芯片制造中，芯片的互连层的制造属于后端工艺制造，互连层 中其中包括用于连接不同金属层的钨栓塞。随着技术的进步，芯片的特征尺寸越来越小，同时也要求芯片的速度越来越快，互连层的RC延迟将直接影 响芯片的速度，因此要求尽可能降低鴒栓塞的电阻。然而，同时由于特征尺寸的变小，鴒栓塞的截面尺寸也变小，在CVD (Chemical Vapor D印osition，化学气相淀积)沉积鴒时，容易在鴒栓塞 中形成空洞，空洞(Void)的存在进一步增大了鵠栓塞的电阻，从而直接影 响芯片的速度。图l至图3所示为现有技术的鵠栓塞制备过程示意图。第一步，提供如 图1所示结构用来制备鴒栓塞，其中，22为层间介质层， 一般为Si02,也可 以为其它低k介质层；23为扩散阻挡层，它可以为Ti/TiN的复合层结构， 用来防止金属鴒向层间介质层22中扩散、并起粘附作用；21为通过层间介 质层22形成的孔洞(Via),其一般为圓柱形状，鴒将填充于该孔洞中形成 鴒栓塞。第二步，在图1所示结构上沉积钨金属，形成如图2所示结构；由于鴒在CVD沉积时，在孔洞21中的底部沉积速率较慢，而、较容易在在孔洞 顶部开口处的沉积速率较快，所以容易在孔洞21没完全被金属鴒填满时， 孔洞顶部开口就已经被封住，因此形成的鵠栓塞24a中存在空洞(Void)25。 第三步，通过CMP (化学机械研磨)技术去除多余的鴒金属形成鴒栓塞24。 进一步可以在鴒栓塞24形成金属线。发明内容本发明要解决的技术问题是，消除鴒栓塞中形成的空洞。 为解决以上技术问题，本发明提供一种鴒栓塞的制备方法，其包括以下 步骤(1)提供在层间介质层中形成有孔洞结构的半导体衬底，沉积扩 散阻挡层；(2 )在所述扩散阻挡层上沉积鴒金属以填充孔^];(3) 通过对包括第一空洞的鴒金属进行回刻蚀，打开第一空洞；(4) 沉积鵠金属填充所述孔洞及第一空洞； (5 )去除层间介质层之上的多余辟金属。作为其中一具体实施方式
，钨栓塞的制备方法包括以下步骤(1) 提供，层间介质层中形成有孔洞结构的半导体衬底，沉积扩 散阻挡层；(2) 在所述扩散阻挡层上沉积鴒金属填充孔洞；(3) 通过对包括第一空洞的鴒金属进行回刻蚀，打开第一空洞；(4) 沉积鴒金属填充所述孔洞及第一空洞；(3b )通过对包括步骤(4 )中形成的第二空洞的鴒金属进行回刻蚀，打开第二空洞；(4b)沉积鴒金属填充所述孔洞及笫二空洞； (5 )去除层间介质层之上的多余鴒金属。 根据本发明所提供的钨栓塞的制备方法，其中，所述步骤(3)中，钨 金属回刻蚀至所述空洞平行于半导体衬底表面的截面面积为最大时，终止刻 蚀。所述回刻蚀是通过等离子刻蚀方法进行的。所述步骤(5)中，通过化 学机械研磨方法去除层间介质层之上的多余鹌金属。所述扩散阻挡层是Ti 和TiN的复合层结构。所述沉积鴒的方法是化学气相淀积或'者'践射。所述孔 洞的深宽比值的范围为2-5。钨金属是指钨或者钨的合金。本发明的技术效果是，该方法中的回刻蚀钨金属步骤，可以实现钨栓塞 中无空洞或者大大缩小空洞，该方法制备的鴒栓塞具有电阻低、可靠性高的 特点。
图1至图3是现有技术的鵠栓塞制备过程示意图；图4至图8是本发明提供的鴒栓塞制备方法第一实施例示意图；图9至图15是本发明提供的鴒栓塞制备方法第二实施例示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明 作进一步的详细描述。图4至图8所示为本发明提供的鵠栓塞制备方法第一实施例示意图。在 该实施例中，只是示意性地给出了一个钨栓塞的制备方法，在具体芯片制造中，多个鴒栓塞是同步进行完成的。以下结合图4至图8对本实施例钨栓塞 制备方法进行详细i兌明。步骤1,提供在层间介质层中形成有孔洞结构的半导体衬底，沉积扩散 阻挡层。在该步骤中，如图4所示，32为互连结构中的层间介质层，其一^:为 Si02,也可以为其它低k介质层；通过刻蚀层间介质层32，可以在其中形成 孔洞31;然后在孔洞31和层间介质层32上沉积扩散阻挡层33，可以通过 PVD ('减射)的方法沉积扩散阻挡层33,扩散阻挡层33是Ti/TiN的复合层 结构，厚度范围为5-100nm,其厚度远远小于孔洞的宽度尺寸。孔洞的具体 形状不受本发明限制， 一般为圆孔或方孔形；孔洞的深宽比(在图示纵向尺 寸和在图示横向尺寸之比)范围为2~5，具体孔洞的尺寸不受本发明限制， 其与该制备方法所采用的工艺技术代有关。步骤2，在所述扩散阻挡层上沉积鵠金属填充孔洞；在该步骤中，在图4所示结构上，通过化学气相淀积(CVD)或者溅射 (PVD)沉积鴒金属，形成图5所示结构。这是由于，鵠在CVD或PVD沉积 时，在孔洞31中的底部沉积速率4交慢，而4交容易在在孔洞顶部开口处的沉 积速率较快，所以容易在孔洞31没完全被鴒金属填满时，孔洞顶部开口就 已经被封住，因此形成的钨金属34a中存在空洞(Void) 35。钨金属可以为 鴒或者钨的合金，根据具体工艺技术需要选择。步骤3，通过对包括空洞的钨金属进行回刻蚀，打开空洞。在该步骤中，对图5所示结构上的钨金属34a进行回刻蚀，回刻蚀钨金 属至空洞35的平行于半导体衬底表面的截面面积为最大处时，终止刻蚀， 形成如图6所示结构，鴒金属由34a变成34b,空洞35被打开变成35b。由于在刻蚀鴒金属时，空洞35被打开后，还会继续刻蚀，所以空洞35的里表 层的金属鵠也会被刻蚀掉一部分，并在开口处刻蚀的速率相对较快，因此， 空洞35b的形成可能容易成"V"字形，这样有利于在后续沉积鴒金属的过 程中，鴒金属全面填充空洞35b。在该实施例中，钨金属的回刻蚀采用等离 子刻蚀。步骤4，沉积鴒金属填充所述孔洞及空洞。在该步骤中，在图6所示结构上沉积钨金属，填充满孔洞以及空洞35b， 得到图7所示结构。在该实施例中，可以采用化学气相淀积(CVD)或者溅 射(PVD)沉积鴒金属。步骤5，去除层间介质层之上的多余鴒金属。在该步骤中，对图7所示结构进行CMP去除层间介质层之上的多余鴒金 属，在该具体实施例中，同时通过CMP去除层间介质层之上的部分扩散阻挡 层，形成如图8所示结构的钨栓塞34。至此，本实施例的鹌栓塞的制备方法结束，可进一步沉积层间介质层形 成下层互利金属层。图9至图15所示为本发明提供的钨栓塞制备方法第二实施例示意图。 以下结合图9至图15对本实施例钨栓塞制备方法进行详细说明。步骤一，提供在层间介质层中形成有孔洞结构的半导体衬底，沉积扩散 阻挡层。在该步骤中，如图9所示，42为互连结构中的层间介质层，其一般为 Si02,也可以为其它低k介质层；通过刻蚀层间介质层42,可以在其中形成 孔洞41;然后在孔洞41和层间介质层42上沉积扩散阻挡层43,可以通过PVD ('减射)的方法沉积扩散阻挡层43,扩散阻挡层43是Ti/TiN的复合层 结构，厚度范围为5-100nm,其厚度远远小于孔洞的宽度尺寸。孔洞的具体 形状不受本发明限制， 一般为圆孔或方孔形；孔洞的深宽比(在图示纵向尺 寸和在图示横向尺寸之比)范围为2~5,具体孔洞的尺寸不受本发明限制， 其与该制备方法所采用的工艺技术代有关。步骤二，在所述扩散阻挡层上沉积鵠金属填充孔洞；在该步骤中，在图9所示结构上，通过化学气相淀积(CVD)或者溅射 (PVD)沉积鴒金属，形成图10所示结构。这是由于，鴒在CVD或PVD沉积 时，在孔洞41中的底部沉积速率较慢，而较容易在在孔洞顶部开口处的沉 积速率较快，所以容易在孔洞41没完全被鴒金属填满时，孔洞顶部开口就 已经被封住，因此形成的钨金属44a中存在第一空洞45。鴒金属可以为鴒或 者鴒的合金，根据具体工艺技术需要选择。步骤三，通过对其中包括第一空洞的鹌金属进行回刻蚀，打开第一空洞。在该步骤中，对图10所示结构上的鹌金属44a进行回刻蚀，回刻蚀鵠 金属至第一空洞45的平行于半导体衬底表面的截面面积为最大处时，终止 刻蚀，形成如图11所示结构，鵠金属由44a变成44b，第一空洞45被打开 变成45b。由于在刻蚀鵠金属时，第一空洞45被打开后，还会继续刻蚀，所 以第一空洞45的里表层的金属鴒也会被刻蚀掉一部分，并在开口处刻蚀的 速率相对较快，因此，第一空洞45b的形状可能容易成"V"字形，这样有 利于在后续沉积鵠金属的过程中，鴒金属全面填充第一空洞45b。在该实施 例中，鵠金属的回刻蚀采用等离子刻蚀。步骤四，沉积鴒金属填充所述孔洞及第一空洞。在该步骤中，在图11所示结构上沉积鴒金属，在沉积鴒金属填充第一空洞45b时，有可能由于步骤二中的同样原因，会在钨金属中形成相对第一 空洞45小的第二空洞46，形成如图12所示结构。步骤五，通过对包括第二空洞的鴒金属进行回刻蚀，打开第二空洞。 在该步骤中，对图12所示结构上的钨金属44c进行回刻蚀，回刻蚀钨 金属至第二空洞46的平行于半导体衬底表面的截面面积为最大处时，终止 刻蚀，形成如图13所示结构，钨金属由44c变成44d,第二空洞46被打开 变成46b。由于在刻蚀鴒金属时，第二空洞46被打开后，还会继续刻蚀，所 以第二空洞46的里表层的金属鵠也会被刻蚀掉一部分，并在开口处刻蚀的 速率相对较快，因此，第二空洞46b的形状可能容易成"V"字形，这样有 利于在后续沉积鴒金属的过程中，鴒金属全面填充第二空洞46b。 步骤六，沉积鴒金属填充所述孔洞及第二空洞。在该步骤中，在图13所示结构上沉积钨金属44e，填充满孔洞以及第二 空洞46b，得到图14所示结构。在该实施例中，可以采用化学气相淀积(CVD) 或者溅射(PVD)沉积钨金属。步骤七，去除层间介质层之上的多余鴒金属。在该步骤中，对图14所示结构进行CMP去除层间介质层之上的多余鵠 金属，在该具体实施例中，同时通过CMP去除层间介质层之上的，分扩散阻 挡层，形成如图15所示结构的钨栓塞44。 、至此，本实施例的鵠栓塞的制备方法结束，可进一步沉积层间介质层形 成下层互利金属层。在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明 书中所述的具体实施例。
权利要求
1.一种钨栓塞的制备方法，其特征在于，包括以下步骤(1)提供在层间介质层中形成有孔洞结构的半导体衬底，沉积扩散阻挡层；(2)在所述扩散阻挡层上沉积钨金属以填充孔洞；(3)通过对包括第一空洞的钨金属进行回刻蚀，打开第一空洞；(4)沉积钨金属填充所述孔洞及第一空洞；(5)去除层间介质层之上的多余钨金属。
2. 根据权利要求1所述的方法，其特征在于，所述步骤(4)和步骤(5) 之间还包括以下步骤(3b)通过对包括步骤(4)中形成的第二空洞的鴒金属进行回刻蚀，打开第二空洞； (4b)沉积鴒金属填充所述孔洞及第二空洞。
3. 根据权利要求1所述的方法，其特征在于，所述步骤(3)中，鹌金属回 刻蚀至所述空洞平行于半导体衬底表面的截面面积为最大时，终止刻蚀。
4. 根据权利要求1或2或3所述的方法，其特征在于，所述回刻蚀是通过 等离子刻蚀方法进行的。
5. 根据权利要求1所述的方法，其特征在于，所述步骤(5)中，通过化学 机械研磨方法去除层间介质层之上的多余鵠金属。
6. 根据权利要求1所述的方法，其特征在于，所述扩散阻挡层是Ti和TiN 的复合层结构。
7. 根据权利要求1所述的方法，其特征在于，所述沉积鴒的方法是化学气相淀积或者-践射。
8. 根据权利要求1所述的方法，其特征在于，所述孔洞的深宽比值的范围为2~5。
9. 根据权利要求1所述的方法，其特征在于，钨金属是指钨或者鵠的合金。
全文摘要
一种钨栓塞的制备方法，属于半导体制造技术领域。在制备方法过程中，包括通过对包括第一空洞的钨金属进行回刻蚀、打开第一空洞步骤，因此，可以实现钨栓塞中无空洞或者大大缩小空洞。该方法制备的钨栓塞具有电阻低、可靠性高的特点。
文档编号H01L21/70GK101635273SQ200910052969
公开日2010年1月27日 申请日期2009年6月12日 优先权日2009年6月12日
发明者吴明龙, 阳 孙 申请人:上海宏力半导体制造有限公司