专利名称：一种肖特基二极管及其制备方法
技术领域：
本发明涉及半导体技术领域，具体涉及芯片中的二极管器件，尤其涉及一种肖特基二极管及其制备方法。
背景技术：
肖特基二极管是利用金属和半导体之间接触势垒进行工作的 一种多数载流子器件，其电流主要取决于多数载流子的流动，在制备过程中，形成肖
特基结的区域需是轻掺杂的阱区，其掺杂浓度通常低于1E16。
图1所示为普通肖特基二极管结构示意图。当肖特基结直接形成于离子注入形成的掺杂阱区上时，由于阱区102掺杂浓度过高，在半导体衬底IOI上形成金属103-半导体102的欧姆接触，半导体衬底通过阱区104引出电极，器件将起到阻抗作用，对二极管性能有较为严重的影响。
随着半导体技术向着深亚微米尺度的进一步发展，器件特征尺寸越来越小，小尺寸的轻掺杂阱区越来越难以实现。由于离子注入实现的轻掺杂区域厚度通常较大，且轻掺杂区的电阻率较高，使得所制备的肖特基二极管正向电阻和正向电压均较高，为了提高肖特基二极管的性能，在美国专利US005148241以及中国专利CN101315952A中都先后提供了肖特基二才及管的结构示例，但是，将肖特基二极管集成在半导体衬底上并排除各种寄生效应、保证良好的性能(高击穿电压、低正向电压和低正向电阻)还是非常困难的。因此，从技术角度出发来改善衬底结构，引入与半导体衬底上表面隔开一定距离的深阱区来将肖特基二极管与半导体衬底隔开，从而降低寄生效应对器件性能的影响，并控制形成肖特基结的半导体掺杂阱区厚度及掺杂浓度，以改善肖特基二极管性能，实现具有高击穿电压和低正向电阻及正向电压的肖特基二极管对于进一步改善半导体器件性能具有重要意义。
发明内容
本发明的目的在于解决肖特基二极管与半导体衬底间产生的寄生电容、寄生电阻等寄生效应以及肖特基二极管正向电阻和正向电压较高的问题，并实现了用于形成肖特基结的小尺寸轻掺杂阱区，进一步提高肖特基二极管输出特性。
为解决以上技术问题，本发明提供了一种基于深阱区隔离衬底的、采用半导体轻掺杂阱区与金属接触形成肖特基结的肖特基二极管及其制备方法。
本发明提供的肖特基二极管，其结构包括第一导电类型的半导体衬底；形成于半导体衬底上表层的第二导电类型第一掺杂区；形成于所述半导体衬底表面、并覆盖至少一部分第一掺杂区的、用于形成肖特基结的金属电极；以及用于引出半导体衬底电极的第二导电类型第二掺杂区和用于将肖特基结与半导体衬底隔离的、相邻形成于第一#^杂区大致正下方的第二导电类型
第三掺杂区。
其中，第一掺杂区的厚度范围为0.1pm -0。5pm，掺杂浓度范围为1E15-1E17，第二掺杂区的掺杂浓度范围为1E18-1E20，第三掺杂区的掺杂浓度范围为1E17-1E19,且第三掺杂区的掺杂浓度大于第一掺杂区的掺杂浓度，并小于第二掺杂区的掺杂浓度。
根据本发明提供的肖特基二极管，第二导电类型第三掺杂区为深阱区，在掺杂过程中，离子注入能量较高，为500KeV-2MeV，因此，第三掺杂区位于半导体衬底中，与半导体衬底上表面隔开距离小于lpm,将肖特基结与
第一导电类型的衬底隔开，有效降低了寄生电容、寄生电阻等各种寄生效应对器件性能的影响。在离子注入掺杂过程中，杂质扩散在第三掺杂区大致正上方自对准的形成第二导电类型第一掺杂区，第一掺杂区为轻掺杂阱区，且越靠近第一导电类型的半导体村底表面掺杂浓度越低，其厚度与第三掺杂区和半导体衬底上表面隔开的距离一致，与位于其上的肖特基金属电极形成金
属-半导体接触。需要指出的是，第一掺杂区与第三掺杂区的形成是同步的，在离子注入形成第三掺杂区的同时，第二导电类型的杂质向衬底表面的方向扩散并将第 一导电类型的衬底反型形成轻掺杂的第二导电类型第 一掺杂区，二者在垂直于半导体衬底上表面的方向上大致准直。
作为较佳技术方案，第一导电类型为P型，第二导电类型为N型。作为又一实施例，第一导电类型为N型，第二导电类型为P型。本发明提供的肖特基二极管的技术效果是，引入了位于半导体衬底中的深阱区将肖特基二极管与半导体衬底隔开，大大降〗氐了寄生电容、寄生电阻等寄生效应对器件性能的影响，而小尺寸轻掺杂阱区的实现，有效防止了金属—半导体间欧姆接触的形成。肖特基二极管工作时，由于形成肖特基结的
第一掺杂区掺杂浓度较低，电阻率相对较高，但其厚度很小，整体而言该区域具有较d、的阻抗，而与之相邻的第二掺杂区和第三掺杂区均具有较高的掺杂浓度，即第二掺杂区和第三掺杂区的电阻率较低，因此，当通过肖特基金属电极和第二掺杂区连接外部电极导通工作时，肖特基二极管具有较低的正向电阻和正向电压。
本发明还提供了 一种制备肖特基二极管的方法，其步骤包括
(1)提供第一导电类型的半导体衬底；(2)构图掺杂形成位于半导体衬底中的第二导电类型第三掺杂区，用于
将肖特基结与半导体衬底隔离，同时通过第三掺杂区的杂质扩散自
对准形成位于半导体衬底上表层的、第二导电类型第一掺杂区；(3 )构图掺杂形成位于半导体村底上表层的第二导电类型第二掺杂区，第二掺杂区与第 一掺杂区和第三掺杂区均相邻接触，用于引出半导体衬底电才及；
(4)在半导体衬底表面构图形成覆盖至少一部分第一掺杂区的肖特基金属电极。
根据本发明提供的肖特基二极管制备方法，其中，第二导电类型的掺杂通过离子注入方法实现。第三掺杂区为深阱区，其位于半导体衬底中，与半导体衬底表面隔开距离小于l[im,掺杂浓度为1E17-1E19,离子注入的能量范围为500KeV-2MeV,需要指出的是，该过程可以与其他位于半导体衬底中的第二导电类型深掺杂阱区的形成同时进行。在第三掺杂区离子注入过程中，第二导电类型的杂质扩散在第三掺杂区大致正上方自对准的形成第 一掺杂区。第一掺杂区为轻掺杂区，其厚度范围为0.1pm-0.5nm，第一掺杂区的掺杂浓度为1E15-1E17,小于第三掺杂区的掺杂浓度，且越靠近半导体衬底的上表面掺杂浓度越低，与肖特基金属电极形成金属-半导体接触的肖特基结。在该过程中，位于半导体衬底中的第三掺杂区和轻掺杂的第一掺杂区是同步形成的。当其他位于半导体衬底中的第二导电类型掺杂区位置采用同一掩膜再次进行离子注入掺杂时，将第三掺杂区域掩膜窗口阻挡，即可在半导体村底上表面保留轻掺杂且掺杂均匀的、第二导电类型第一掺杂区，而不受半导体衬底其他区域离子注入掺杂的影响。
第二导电类型第二掺杂区的掺杂浓度为1E18-1E20，大于第三掺杂区的掺杂浓度。第二掺杂区的半导体掺杂与其他位于衬底上表层的的第二导电类 型掺杂区域的掺杂同时进行，肖特基金属电极与其他位于半导体衬底上的器 件结构金属电极的淀积同时完成。
在本发明提供的方法中，第一导电类型为P型时，第二导电类型为N型； 第一导电类型为N型时，第二导电类型为P型。
本发明所提供的肖特基二极管制备方法的技术效果是，同步形成了将肖 特基二极管与半导体衬底隔离的、位于半导体衬底中的深阱区和与之自对准 的、与金属电极接触形成肖特基结的小尺寸轻掺杂阱区，在降低寄生电容、 寄生电阻等寄生效应对肖特基二极管$命出性能影响的同时，相比传统的肖特 基二极管具有更低的正向电压和正向电阻，有效改善了肖特基二极管的正向 导通性能，并防止了金属-半导体间欧姆接触的形成。同时，其掺杂区域采 用离子注入的方法与衬底上其他器件的制备同时完成，深阱区与小尺寸轻掺 杂阱区的制备通过离子注入及杂质扩散同步完成，制备方法简单，具有较低 的工艺成本。
图1为现有技术掺杂提供的基于普通掺杂阱区的肖特基二极管结构示意
图2为本发明提供的基于深阱区隔离衬底的轻掺杂阱区肖特基二极管结 构示意图3为本发明提供的形成如图2所示肖特基二极管结构的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明 作进一步的详细描述。
图2所示为本发明提供的肖特基二极管具体实施例的结构示意图。如图
2所示，肖特基二极管器件形成于半导体衬底201中，该衬底为P型村底， 且具有上表面301。 N型掺杂的第三掺杂区204位于P型衬底201内部，为 深阱区，与半导体衬底201上表面301隔开距离小于lpm,其掺杂浓度为 1E17-1E19，在N型第三掺杂区204与P型衬底201表面301之间、位于第 三掺杂区204大致正上方，存在N型第一掺杂区202,其厚度为0.1pm-0.5nm， 与N型第三掺杂区204和P型半导体衬底201的上表面301隔开的距离一致。 N型第一掺杂区202的掺杂浓度为1E15-1E17,为轻掺杂阱区，距离P型半 导体衬底201的上表面越近，其掺杂浓度越低，在离子注入形成第三掺杂区 204的同时，由杂质扩散同步形成。在半导体衬底201上表层，还存在与N 型轻掺杂阱区202及N型深阱区204均相邻接触的N型第二4参杂区203,用 于引出半导体衬底的连接电极。该肖特基二极管还包括覆盖至少一部分N型 轻掺杂阱区202的肖特基电极205,肖特基电极205为金属电极，与N型轻 掺杂阱区202形成金属-半导体接触的肖特基结。
在如图2所示肖特基二才及管的工作过程中，N型深阱区204将N型肖 特基二极管与P型衬底201隔开，有效降低了寄生电容、寄生电阻等寄生效 应对肖特基二极管性能的影响。同时，由于与肖特基电极205接触的半导体 区域202为深阱区204离子注入扩散并将P型半导体衬底201反型形成，其 掺杂浓度非常低，有效防止了金属-半导体间欧姆接触的形成，而且N型轻 掺杂阱区202厚度较小，整体阻抗相对较小，此外，与N型轻掺杂阱区202 相邻接触的用于连接外部电极的N型阱区203和深阱区204均具有较高的掺
10杂浓度，电阻率较低，因此，该N型肖特基二极管导通工作时，其正向导通电阻很小，并具有较低的正向导通电压，使得肖特基二极管结构有更优的输出性能。
本实施方式还提供了 一种如图2所示实施例肖特基二极管器件的制备方法。
图3所示为本发明提供的形成如图2所示实施例肖特基二极管器件的制备方法流程图。如图3所示，肖特基二极管的制备方法包括以下步骤步骤Sll，提供半导体衬底。
由于肖特基二极管往往是与其他功能器件一起形成于半导体芯片上的，在该实施例中，半导体衬底上不只是形成肖特基二极管，其也可以是用于形成其他如MOS器件的半导体衬底，半导体衬底为P型。
步骤S12，在半导体衬底的第三掺杂区进行N型深离子注入。
在该步骤中，通过离子注入形成N型第三掺杂区204,其位于半导体衬底201中，为深阱区，与半导体衬底201的上表面301隔开距离约lpm。第三掺杂区204的离子注入能量为500KeV-2MeV，掺杂浓度为1E17-1E19。在离子注入过程中，杂质扩散在第三掺杂区204与半导体衬底201表面301之间形成位于第三掺杂区204大致正上方的、轻掺杂的N型第一掺杂区202，其厚度为0.1^im-0.5|am。第一掺杂区202的掺杂浓度为1E15-1E17,小于第三掺杂区204的掺杂浓度。
需要指出的是，第一掺杂区202与第三掺杂区204的形成是同步的。第三掺杂区204的离子注入过程可以与半导体衬底上其他区域形成深阱区的N型离子注入同时进行，在定义半导体衬底其他区域形成N型深阱区区域时，可以同时定义N型第三掺杂区域204的图形及面积大小，在对半导体衬底上其他区域N型深阱区的离子注入掺杂时，同步进行N型第三掺杂区204的N 型离子注入，在该过程中，高浓度的N型杂质向半导体衬底201的上表面 301方向扩散并将P型的半导体衬底201反型，形成轻掺杂的第一摻杂区 202,且越靠近P型半导体衬底201的上表面，其掺杂浓度越低。而当半导 体衬底上其他区域的深阱区位置采用同一掩膜再次进行离子注入掺杂时，将 第三掺杂区204位置的掩膜窗口阻挡即可在半导体衬底表面保留轻掺杂的第 二导电类型第一掺杂区202，而不受半导体衬底其他区域离子注入掺杂的影 响。
该步骤中形成的N型第三掺杂区204位于半导体衬底中，为深阱区，将 肖特基二极管器件区域与半导体衬底201隔开，P争低了寄生电容、寄生电阻 等各种寄生效应对器件性能的影响。
步骤S13,在半导体衬底的第二掺杂区进行N型半导体掺杂。 在该步骤中，在半导体衬底201上表层形成与N型第一轻掺杂区202和 第三掺杂区204相邻接触的N型第二掺杂区203，第二掺杂区203的掺杂浓 度为1E18-1E20,大于第三掺杂区204的掺杂浓度，用于引出半导体衬底的 外部电极。离子注入进行第二掺杂区203的N型掺杂过程可以与半导体衬底 201其他区域形成MOS器件的N型离子注入同时进行。在定义半导体衬底 201其他区域MOS器件形成N型掺杂阱区时，可以同时定义N型第二掺杂 区域203的图形及面积大小，在对其他区域N型掺杂阱区的离子注入掺杂时， 同步进行N型第二掺杂区203的N型离子注入，
步骤S14，在半导体衬底表面淀积形成肖特基金属电极。 在该步骤中所淀积的肖特基金属电极覆盖至少一部分N型第一轻掺杂 区202，并与处于该位置的N型轻掺杂阱区202形成金属-半导体接触的肖特基结。
作为较佳实施例，本具体实施方式
所提供的为N型肖特基二极管结构及制备方法。在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例，如P型肖特基二极管等。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
1权利要求
1.一种肖特基二极管，包括第一导电类型的半导体衬底；形成于所述半导体衬底上表层的第二导电类型第一掺杂区；形成于所述半导体衬底表面、并覆盖至少一部分所述第一掺杂区的、用于形成肖特基结的金属电极；以及用于引出半导体衬底电极的第二导电类型第二掺杂区；其特征在于，还包括用于将肖特基结与所述半导体衬底隔离的、相邻形成于所述第一掺杂区大致正下方的第二导电类型第三掺杂区，且所述第三掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度，并小于所述第二掺杂区的掺杂浓度。
2. 根据权利要求1所述的肖特基二极管，其特征在于，所述第二导电类型 第 一掺杂区通过所述第三掺杂区的杂质扩散自对准同步形成。
3. 根据权利要求1所述的肖特基二极管，其特征在于，所述第二导电类型 第二掺杂区与所述第 一掺杂区和所述第三掺杂区均相邻接触。
4. 根据权利要求1所述的肖特基二极管，其特征在于，所述第一导电类型 为P型，所述第二导电类型为N型。
5. 根据权利要求1所述的肖特基二极管，其特征在于，所述第一导电类型 为N型，所述第二导电类型为P型。
6. —种如权利要求1所述肖特基二极管的制备方法，其特征在于，包括以下步骤(1)提供第一导电类型的半导体衬底；(2 )构图掺杂形成位于所述半导体衬底中的第二导电类型第三掺杂区，用于将肖特基结与半导体衬底隔离，同时通过第三掺杂区的杂质扩 散自对准同步形成位于半导体衬底上表层的、第二导电类型第一掺 杂区，所述第 一掺杂区的掺杂浓度小于所述第三掺杂区的掺杂浓 度；(3 )构图掺杂形成位于所述半导体衬底上表层的第二导电类型第二掺杂 区，所述第二掺杂区与所述第一掺杂区和所述第三掺杂区均相邻接 触，用于引出半导体衬底电极，所述第二掺杂区的掺杂浓度大于所述第三掺杂区的掺杂浓度； (4 )在所述半导体衬底表面构图形成覆盖至少一部分所述第一掺杂区的 肖特基金属电极。
7. 根据权利要求6所述的肖特基二极管的制备方法，其特征在于，所述第三掺杂区的掺杂为第二导电类型的深离子注入，其离子注入能量范围为 500KeV画2MeV。
8. 根据权利要求6所述的肖特基二极管的制备方法，其特征在于，所述第一掺杂区位于所述第三掺杂区大致正上方，并与所述第三掺杂区相邻接 触。
9. 根据权利要求6所述的肖特基二极管的制备方法，其特征在于，所述第二掺杂区的形成，与其他位于半导体衬底上表层的第二导电类型掺杂区 的形成同时进行。
10. 根据权利要求6所述的肖特基二极管的制备方法，其特征在于，所述第 三掺杂区的形成，与其他位于半导体衬底中的第二导电类型4参杂区的形 成同时进行。
11. 根据权利要求6所述的肖特基二极管的制备方法，其特征在于，所述肖特基金属电极可先于所述第二掺杂区构图形成。
12. 根据权利要求6所述的肖特基二极管的制备方法，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
13. 根据权利要求7所述的肖特基二极管的制备方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
全文摘要
一种肖特基二极管及其制备方法，属于半导体技术领域。本发明提供的肖特基二极管包括肖特基金属电极和第二导电类型深阱区扩散形成的第二导电类型轻掺杂区，二者形成金属-半导体接触的肖特基结。该发明的肖特基二极管相比传统技术，结构更为简单，能有效降低器件的正向电压和正向阻抗，且具有将肖特基二极管结构与半导体衬底隔离的第二导电类型深阱区，降低了寄生电容、寄生电阻等寄生效应对器件性能的影响；同时，其轻掺杂阱区采用深离子注入扩散的方法与深阱区同步实现，轻掺杂阱区厚度较小且越靠近半导体衬底表面掺杂浓度越低，制备简单，与常规方法比较，不需要任何多余的步骤，不增加肖特基二极管的工艺成本。
文档编号H01L29/66GK101656272SQ20091005519
公开日2010年2月24日 申请日期2009年7月22日 优先权日2009年7月22日
发明者周建华, 张拥华, 彭树根, 坡 黎 申请人:上海宏力半导体制造有限公司