专利名称：等离子体蚀刻方法和等离子体蚀刻装置的制作方法
技术领域：
本发明涉及利用处理气体的等离子体对单晶硅层进行蚀刻的等离 子体蚀刻方法、等离子体蚀刻装置以及计算机存储介质。
背景技术：
在现有技术中，在半导体装置的制造工序中，如下进行等离子体 蚀刻，即，以光致抗蚀剂等作为掩模，利用处理气体的等离子体，对 构成作为被处理基板的硅晶片的单晶硅等进行蚀刻。
在上述的单晶硅的等离子体蚀刻中，公知有使用SF6气体和02气 体的混合气体作为处理气体。然而，在使用SF6气体和02气体的混合 气体作为处理气体的单晶硅的等离子体蚀刻中，由于各向同性蚀刻的 原因而易于产生底切(undercut)现象，难以得到垂直的侧壁形状。因 此，公知有交互进行在单晶硅的侧壁形成保护膜的保护膜形成和蚀刻 的方法。此外，公知有下述技术，即，当以氧化硅膜作为掩模对单晶 硅进行蚀刻时，在上述处理气体中添加氟化硅气体，在单晶硅的侧壁 形成保护膜的同时进行蚀刻，由此来抑制底切现象的发生(例如，参 照专利文献1)。
此外，公知有下述技术，即，在对绝缘膜进行蚀刻形成接触孔的 等离子体蚀刻中，为了更细微化地进行，在绝缘膜的上层形成的氮化 硅膜的蚀刻中使聚合物堆积在氮化硅膜的侧壁部来减小开口尺寸，以 其作为掩模对绝缘膜进行蚀刻，由此形成小口径的接触孔(例如，参 照对比文献2)。然而，该技术是对氧化膜等的绝缘膜进行蚀刻的技术， 并不是对单晶硅进行蚀刻的技术。
专利文献l:日本特开2004 — 87738号公报
专利文献2:日本特开平11一330245号公报
如上所述，在对单晶硅进行等离子体蚀刻时，在现有技术中，向 进行等离子体蚀刻的处理气体中添加氟化硅气体等，在形成侧壁保护膜的同时进行蚀刻，由此来抑制底切现象的产生。
然而，在这种现有技术中，因为在处理气体中添加发挥堆积性的 气体，所以，存在着不可避免地导致单晶硅的蚀刻速度下降的问题。
发明内容
本发明是鉴于上述问题而提出的，其目的在于提供一种等离子体 蚀刻方法、等离子体蚀刻装置以及计算机存储介质，能够抑制底切现象 的发生并且与现有技术相比能够高速地对单晶硅进行蚀刻。
本发明的第一方面的等离子体蚀刻方法，其特征在于该等离子体 蚀刻方法利用处理气体的等离子体，通过形成于被处理基板的单晶硅 层的上部的、被图案化为规定图案的上层，对该被处理基板的上述单 晶硅层进行蚀刻，在进行上述单晶硅层的蚀刻的等离子体蚀刻工序之 前，使用含有碳的气体的等离子体，进行在上述上层的侧壁部形成保 护膜的保护膜形成工序。
本发明的第二方面的等离子体蚀刻方法，其特征在于在上述第一 方面中，在上述等离子体蚀刻工序后，进行蚀刻后保护膜除去工序， 除去在上述上层的侧壁部形成的保护膜。
本发明的第三方面的等离子体蚀刻方法，其特征在于在上述第一 或者第二方面中，在上述保护膜形成工序和上述等离子体蚀刻工序之 间进行蚀刻前保护膜除去工序，除去在上述单晶硅层的表面形成的上 述保护膜的至少一部分。
本发明的第四方面的等离子体蚀刻方法，其特征在于在上述第 一 第三方面的任一方面中，上述单晶硅层的蚀刻使用SF6和02的混 合气体作为处理气体。
本发明的第五方面的等离子体蚀刻方法，其特征在于在上述第四 方面中，上述单晶硅层的蚀刻以02的流量相对于上述处理气体的总流 量为5%以上的流量比进行。
本发明的第六方面的等离子体蚀刻方法，其特征在于在上述第四
或者第五方面中，上述单晶硅层的蚀刻在压力为13.3Pa以上的氛围中进行。
本发明的第七方面的等离子体蚀刻装置，其特征在于，包括收容被处理基板的处理腔室；向上述处理腔室内供给处理气体的处理气 体供给单元；使从上述处理气体供给单元供给的上述处理气体等离子 体化来对上述被处理基板进行处理的等离子体生成单元；和控制部， 该控制部进行控制，使得在上述处理腔室内进行第一方面 第六方面 中任一方面所述的等离子体蚀刻方法。
本发明的第八方面的一种计算机存储介质，其特征在于该计算 机存储介质存储有在计算机上运行的控制程序，上述控制程序在运行 时控制等离子体蚀刻装置，使得进行第一方面 第六方面中任一方面 所述的等离子体蚀刻方法。
根据本发明，能够提供一种等离子体蚀刻方法、等离子体蚀刻装置 以及计算机存储介质，能够抑制底切现象的发生并且与现有技术相比能 够高速地对单晶硅进行蚀刻。
图1是表示本发明的等离子体蚀刻方法的实施方式所涉及的半导 体晶片的截面结构的图。
图2是表示本发明的实施方式所涉及的等离子体蚀刻装置的简要 结构的图。
图3是表示对等离子体蚀刻工序中的压力与Si的蚀刻率以及侧面 蚀刻值的关系进行测定的结果的图表。
图4是表示对Si的蚀刻率与02的流量比(02气体流量/全部气体 流量)的关系进行测定的结果的图表。
图5是表示变形例所涉及的半导体晶片的截面结构的图。
标号说明
101:单晶硅层；
102:光致抗蚀剂层； 103:保护层； 104:孔或者槽
具体实施例方式
以下，参照附图对本发明的实施方式进行说明。图1是表示本实施方式所涉及的等离子体蚀刻方法中的作为被处理基板的半导体晶片 的截面结构的放大图。此外，图2表示的是本实施方式的等离子体蚀
刻装置的结构。首先，参照图2，对等离子体蚀刻装置的结构进行说明。
等离子体蚀刻装置构成为气密(气体密封)结构，具有成为电接 地电位的处理腔室l。该处理腔室l形成为圆筒状，例如由铝等构成。
在处理腔室1内设置有作为下部电极的载置台2，该载置台2水平支撑 作为被处理基板的半导体晶片W。载置台2例如由铝等构成，经由绝 缘板3被支撑在导体的支撑台4上。此外，在载置台2的上方的外周 设置有聚焦环5。而且，以包围载置台2和支撑台4的周围的方式设置 有例如由石英等构成的圆筒状的内壁部件3a。
载置台2经由第一匹配器lla与第一RP电源10a连接，此外，经 由第二匹配器lib与第二 RF电源10b连接。第一 RF电源10a为等离 子体形成用的电源，能够从该第一RF电源10a向载置台2供给规定频 率(例如27MHz以上)的高频电力。此外，第二 RF电源10b为离子 引入用的电源，能够从该第二RF电源10b向载置台2供给频率比第一 RF电源10a的频率低的规定频率(例如13.56MHz以下)的高频电力。 另一方面，在载置台2的上方，以与载置台2平行相对的方式设置有 成为接地电位的喷淋头16，该载置台2与喷淋头16起到一对电极的作 用。
在载置台2的上面设置有用于静电吸附半导体晶片W的静电卡盘 6。该静电卡盘6构成为使电极6a位于绝缘体6b之间，电极6a与直 流电源12连接。构成为通过从直流电源12向电极6a施加直流电压， 利用库仑力吸附半导体晶片W。
在支撑台4的内部形成有冷却介质流路4a，冷却介质流路4a与冷 却介质入口配管4b、冷却介质出口配管4c连接。通过使适当的冷却介 质例如冷却水等在冷却介质流路4a中循环，而能够将支撑台4以及载 置台2控制在规定的温度。此外，以贯通载置台2等的方式设置有用 于向半导体晶片W的背面侧供给氦气等的冷热传递用气体(backside (背侧气体))的背侧气体供给配管30，背侧气体供给配管30与图未 示出的背侧气体供给源连接。通过这些结构，能够将利用静电卡盘6 吸附保持在载置台2的上面的半导体晶片W控制在规定的温度。上述喷淋头16被设置在处理腔室1的顶壁部分。喷淋头16具有 主体部16a和成为电极板的上部顶板16b，通过支撑部件45被支撑在 处理腔室1的上部。主体部16a由导电性部件例如表面经过阳极氧化 处理的铝构成，构成为其下部能够自由装卸地支撑上部顶板16b。
在主体部16a的内部设置有气体扩散室16c，以位于该气体扩散室 16c的下部的方式，在主体部16a的底部设置有多个气体流通孔16d。 此外，在上部顶板16b上，以沿着厚度方向贯通该上部顶板16b的方 式设置有气体导入孔16e，并且该气体导入孔16e与上述的气体流通孔 16d重叠。通过这种结构，供给至气体扩散室16c的处理气体通过气体 流通孔16d以及气体导入孔16e而呈喷淋状分散供给在处理腔室1内。 其中，在主体部16a等上设置有用于使冷却介质循环的图未示出的配 管，使得能够在等离子体蚀刻处理中将喷淋头16冷却在规定温度。
在上述主体部16a形成有用于向气体扩散室16c导入处理气体的 气体导入口 16d。该气体导入口 16d与气体供给配管15a连接，该气体 供给配管15a的另一端与用于供给蚀刻用的处理气体(蚀刻气体)的 处理气体供给源15连接。气体供给配管15a从上游侧开始顺次设置有 质量流量控制器(MFC) 15b以及开关阀VI。从处理气体供给源15 经由气体供给配管15a向气体扩散室16c供给作为用于等离子体蚀刻 的处理气体的例如SF6气体和02气体的混合气体，然后，从该气体扩 散室16c经由气体流通孔16d和气体导入孔16e向腔室1内呈喷淋状 地分散供给这些气体。
以从处理腔室1的侧壁向着喷淋板16的高度位置的更上方延伸的 方式设置有圆筒状的接地导体la。该圆筒状的接地导体la在其上部具 有顶壁。
在处理腔室1的底部形成有排气口 71，该排气口 71经由排气管 72与排气装置73连接。排气装置73具有真空泵，通过使该真空泵动 作能够将处理腔室1内减压至规定的真空度。另一方面，在处理腔室1 的侧壁设置有晶片W的搬入搬出口 74，在该搬入搬出口 74上设置有 用于开闭该搬入搬出口 74的门阀75。
图中的76、 77为能够自由装卸的沉积屏蔽。沉积屏蔽76沿着处 理腔室1的内壁面设置，起到防止蚀刻副产物(沉积物)附着在处理腔室1上的作用，在该沉积屏蔽76的与半导体晶片W大致相同的高
度位置设置有与地面DC连接的导电性部件(GND块)79，由此能够 防止发生异常放电。
上述结构的等离子体蚀刻装置，通过控制部60总括地(一并)控 制其动作。该控制部60具有CPU并且设置有控制等离子体蚀刻装置 的各部的工序控制器61、用户界面62、存储部63。
用户界面62由工序管理者为了管理等离子体蚀刻装置进行命令的 输入操作的键盘、可视化显示等离子体蚀刻装置的工作状况的显示器 等构成。
在存储部63中保存有用于通过控制器61的控制实现由等离子体 蚀刻装置实施的各种处理的控制程序(软件)、以及记录有处理条件数 据等的方案。根据需要，通过来自用户界面62的指示等从存储部63 调出任意的方案并由控制器61实施，由此，在控制器61的控制下， 进行由等离子体蚀刻装置实施的规定处理。此外，控制程序以及处理 条件数据等方案可以利用存储在计算机可读取存储介质(例如硬盘、 CD、软盘、半导体存储器等)等中的状态，或者也可以从其它的装置 例如通过专用线路随时传送进行在线(online)利用。
对利用这种结构的等离子体蚀刻装置对半导体晶片W的单晶硅等 实施等离子体蚀刻的顺序进行说明。首先，打开门阀75，利用图未示 出的搬送机械等经由图未示出的负载锁定室，从搬入搬出口 74将半导 体晶片W搬入到处理腔室1内，并将其载置在载置台2上。之后，使 搬送机械向处理腔室1外退出，关闭门阀75。利用排气装置73的真空 泵经由排气口 71对处理腔室1内进行排气。
在处理腔室1内成为规定的真空度后，从处理气体供给源15向处 理腔室1内导入规定的处理气体(蚀刻气体)，使处理腔室1内保持在 规定的压力，例如26.6Pa (200mTorr)，在该状态下从第二 RF电源10b 向载置台2供给频率高的高频电力。此外，从第一RF电源10a向载置 台2供给用于离子引入用的、频率比第一RF电源10a的频率低的高频 电力。此时，从直流电源12向静电卡盘6的电极6a施加规定的直流 电压，使半导体晶片W通过库仑力而被吸附。
此时，如上所述，通过向作为下部电极的载置台2施加高频电力，在作为上部电极的喷淋头16和作为下部电极的载置台2之间形成电 场。在半导体晶片W存在的处理空间产生放电，并利用由此形成的处 理气体的等离子体，对在半导体晶片W上形成的多晶硅或者非晶硅等 的硅进行蚀刻处理。
然后，若上述的蚀刻处理结束，则停止高频电力的供给以及处理 气体的供给，并按照与上述顺序相反的顺序，将半导体晶片W从处理 腔室1内搬出。
接着，参照图1，对使用上述的等离子体蚀刻装置的本实施方式所 涉及的等离子体蚀刻方法进行说明。图1是放大表示作为本实施方式 所涉及被处理基板的半导体晶片W的主要构成图。如图l (a)所示， 在构成半导体晶片W的单晶硅层101的表面形成有图案化成规定图案 的光致抗蚀剂层102。
在本实施方式中，首先，如图1 (b)所示，主要进行在光致抗蚀 剂层102的图案的侧壁部分形成保护膜103的保护膜形成工序。对于 该工序而言，是为了在后述的单晶硅层101的等离子体蚀刻时，形成 由难以被蚀刻的材料构成的保护膜103，通过这样来进行，即，使用例 如CF类气体(例如C4Fs)的等离子体来进行从而形成有机类的膜。
当使用QF8气体时，压力范围优选为例如6.65 133Pa (50 1000mTorr)左右，进一步优选为13.3 53.2Pa (100 400mTorr)左右。 此外，气体流量优选为50 1000sccm左右，进一步优选为300 600sccm左右。此外，根据需要也可以添加其它的例如CHU气体等。 若添加CH4气体，则能够形成含碳量多(carbon rich)的保护膜103， 能够形成相对于氟自由基具有强保护作用的保护膜103。
此外，从第一RF电源10a施加的等离子体生成用的频率高的高频 电力的电压优选例如为1000 3000V左右，进一步优选为大约2000V 左右。另一方面，从第二RF电源10b施加的偏置用的频率低的高频电 力的电压优选例如为100 1000V左右，进一步优选为大约200V左右。 该保护膜形成工序所需要的时间优选为5 120秒左右。
在光致抗蚀剂层102的图案的侧壁部分形成的保护膜103，优选其 厚度为0.5 ix m以上。此时，保护膜103形成于光致抗蚀剂层102的表 面以及图案底部的单晶硅层101表面，但是其中优选在单晶硅层101表面形成的保护膜103比较薄，优选不到0.1txm。这样，对于使形成 于图案的侧壁部的保护膜103厚而使形成于底部的保护膜103薄的情 况，能够通过调整从第二RF电源10b施加的偏置电压，对形成于底部 的保护膜进行溅射并且使其附着在侧壁上等来实现。
其中，当在单晶硅层101表面(图案的底部)形成的保护膜103 的厚度为0.1 u m以上时，优选在进行接着的单晶硅层101的等离子体 蚀刻工序之前，进行蚀刻前保护膜除去工序，除去形成于该单晶硅层 101表面的保护膜103的至少一部分。由此，在单晶硅层101的等离子 体蚀刻工序中，能够迅速地进行单晶硅层101的蚀刻。该蚀刻前保护 膜除去工序能够通过与后述的蚀刻后保护膜除去工序相同的工序来进 行。但是，为了主要除去形成于单晶硅层101表面(图案的底部)的 保护膜103，优选使从第二RF电源10b施加的偏置用的频率低的高频 电力的电压提高一定程度。
接着，如图1 (c)所示，以在图案的侧壁部形成有保护膜103的 光致抗蚀剂层102作为掩模，进行单晶硅层101的等离子体蚀刻，在 光致抗蚀剂层102上根据掩模的形状形成孔或者槽104。在该单晶硅层 101的等离子体蚀刻工序中，使用SF6气体和02气体的混合气体作为 处理气体。
在图3的图表中，以纵轴表示Si的蚀刻率以及侧面蚀刻值，以横 轴表示压力，表示对使用SF6气体和02气体的混合气体作为处理气体 的等离子体蚀刻工序中的压力和Si的蚀刻率以及侧面蚀刻值之间的关 系进行测定的结果。如该图3的图表所示，在等离子体蚀刻工序中的 压力高的一方，Si的蚀刻率变高，并且侧面蚀刻量也变多。因此，为 了以高蚀刻率并且以高速进行蚀刻，等离子体蚀刻工序中的压力范围 优选为例如13.3 133Pa(100 1000mTorr)左右，进一步优选为26.6Pa (200mTorr)左右。此时，虽然侧面蚀刻量也增加，但是通过如本实 施方式那样预先在抗蚀剂层102的侧壁部形成保护膜103，能够抑制侧 面蚀刻(side etch)对最终得到的蚀刻形状的影响。
此外，SF6气体的气体流量优选为100 1000sccm左右，进一步优 选为大约400sccm左右。此外，02气体的气体流量优选为10 500sccm 左右，进一步优选为大约80sccm左右。此外，可以根据需要添加例如CF4、 &等。图4的图表表示的是，以Si的蚀刻率作为纵轴，以02的 流量比(02气体流量/全部气体流量)作为横轴，对它们之间的关系进 行测定的结果。如该图4的图表所示，对于02的流量比为一定程度高 的一方，Si的蚀刻率变高，与提高一定以上02的流量比相反，Si的蚀 刻率降低。因此，02的流量比(02气体流量/全部气体流量(SF6气体 流量+02气体流量))优选在5%以上50%以下的范围。此外，从第一RF电源10a施加的等离子体生成用的频率高的高频 电力的电压优选为例如500 3000V左右，进一步优选大致为1500V 左右。另一方面，从第二RF电源10b施加的偏置用的频率低的高频电 力的电压优选为例如0 1000V左右，进一步优选为大约100V左右。 该等离子体蚀刻工序所需要的时间为30 1200秒左右。然后，如图1 (d)所示，进行除去光致抗蚀剂层102以及保护膜 103的蚀刻后保护膜除去工序。该工序能够通过使用02气体作为处理 气体的利用氧等离子体进行的灰化等来进行。此时，蚀刻后保护膜除 去工序的压力范围优选为例如13.3 106Pa (100 800mTorr)左右， 进一步优选为大约26.6Pa (200mTorr)左右。此外，02气体的气体流 量优选为200 2000sccm左右，进一步优选为大约600sccm左右。此 外，可以根据需要添加例如CF4、 N2等。此外，从第一RF电源10a施加的等离子体生成用的频率高的高频 电力的电压优选为例如500 3000V左右，进一步优选大致为1000V 左右。另一方面，从第二RF电源10b施加的偏置用的频率低的高频电 力的电压优选为例如0 500V左右，进一步优选为大约100V左右。 该蚀刻后保护膜除去工序所需要的时间为0 300秒左右。如上所述，在本实施方式中，以通过保护膜形成工序在图案的侧 壁部形成有保护膜103的光致抗蚀剂层102作为掩模，进行单晶硅层 101的等离子体蚀刻。因此，通过以高蚀刻率进行单晶硅层101的等离 子体蚀刻，即便在单晶硅层101的光致抗蚀剂层102正下方部分进行 侧面蚀刻，也能够通过预先设置的保护膜103使图案的开口部分的尺 寸(图1 (b)所示的d2)变小，因此，能够使侧面蚀刻的部分的尺寸 (图1 (d)所示的d3)接近作为目标的最初的图案的尺寸(图1 (a) 所示的dl)。艮P，通过预先在光致抗蚀剂层102的侧壁部形成保护膜103，能够 减轻因在光致抗蚀剂层102的正下方部分产生的侧面蚀刻而引起的底 切对最终的蚀刻形状所产生的影响。作为实施例，实际上在进行上述实施方式的工序所涉及的等离子 体蚀刻时，通过使单晶硅层101的等离子体蚀刻工序中的压力为26.6Pa(200mTorr)，使02气体的流量比为21%，能够以31 u m/min的较高 蚀刻率对单晶硅层101进行蚀刻，此外，能够使侧面蚀刻引起的底切(上述的d3相对于dl的扩大)大致为0。如以上说明那样，根据本实施方式，能够抑制底切现象的发生， 并且与现有技术相比能够高速地对单晶硅进行蚀刻。其中，本发明并 不局限于上述实施方式以及实施例，能够对其进行各种变形。例如， 等离子体蚀刻装置并不局限于图2所示的平行平板型的下部双频率施 加型的离子体蚀刻装置，也可以使用上下两频率施加型的等离子体蚀 刻装置，下部单频率施加型的等离子体蚀刻装置等其它各种等离子体 蚀刻装置。此外，在上述实施方式中，对在单晶硅层101上形成光致抗蚀剂 层102的情况为例进行了说明，但是如图5所示，对于在单晶硅层101 和光致抗蚀剂层102之间存在有由其它材料构成的层、例如多层膜105 的情况也可以。此时，在对多层膜105进行蚀刻之后，在光致抗蚀剂 层102的侧壁部和多层膜105的侧壁部形成保护膜103，之后，进行单 晶硅层101的蚀刻。此外，在单晶硅层101上形成的被图案化的层并 不局限于光致抗蚀剂层102，也可以是由其它材料构成的硬掩模等。
权利要求
1. 一种等离子体蚀刻方法，其特征在于该等离子体蚀刻方法利用处理气体的等离子体，通过形成于被处理基板的单晶硅层的上部的、被图案化为规定图案的上层，对该被处理基板的所述单晶硅层进行蚀刻，在进行所述单晶硅层的蚀刻的等离子体蚀刻工序之前，使用含有碳的气体的等离子体，进行在所述上层的侧壁部形成保护膜的保护膜形成工序。
2. 如权利要求1所述的等离子体蚀刻方法，其特征在于 在所述等离子体蚀刻工序后，进行蚀刻后保护膜除去工序，除去在所述上层的侧壁部形成的保护膜。
3. 如权利要求1或2所述的等离子体蚀刻方法，其特征在于 在所述保护膜形成工序和所述等离子体蚀刻工序之间进行蚀刻前保护膜除去工序，除去在所述单晶硅层的表面形成的所述保护膜的至 少一部分。
4. 如权利要求1所述的等离子体蚀刻方法，其特征在于 所述单晶硅层的蚀刻使用SR和02的混合气体作为处理气体。
5. 如权利要求4所述的等离子体蚀刻方法，其特征在于 所述单晶硅层的蚀刻以o2的流量相对于所述处理气体的总流量为5%以上的流量比进行。
6. 如权利要求4或5所述的等离子体蚀刻方法，其特征在于 所述单晶硅层的蚀刻在压力为13.3Pa以上的氛围中进行。
7. —种等离子体蚀刻装置，其特征在于，包括收容被处理基板的处理腔室；向所述处理腔室内供给处理气体的处理气体供给单元；使从所述处理气体供给单元供给的所述处理气体等离子体化来对所述被处理基板进行处理的等离子体生成单元；和控制部，该控制部进行控制，使得在所述处理腔室内进行权利要求1 权利要求6中任一项所述的等离子体蚀刻方法。
全文摘要
本发明提供一种等离子体蚀刻方法以及等离子体蚀刻装置，能够抑制底切现象的发生并且与现有技术相比能够高速地对单晶硅进行蚀刻。该等离子体蚀刻方法利用处理气体的等离子体，通过形成于单晶硅层(101)的上部的、被图案化为规定图案的光致抗蚀剂层(102)，对该单晶硅层(101)进行蚀刻，在进行单晶硅层(101)的蚀刻的等离子体蚀刻工序之前，使用含有碳的气体例如CF类气体的等离子体，进行在光致抗蚀剂层(102)的侧壁部形成保护膜(103)的保护膜形成工序。
文档编号H01L21/3105GK101521158SQ200910118358
公开日2009年9月2日 申请日期2009年2月27日 优先权日2008年2月29日
发明者宇田秀一郎, 平山祐介 申请人:东京毅力科创株式会社