形成半导体器件中精细图案的方法

专利名称：形成半导体器件中精细图案的方法
技术领域：
本发明总地涉及半导体领域，更具体地，涉及形成半导体器件的方法。
背景技术：
随着半导体器件变得更加高度集成，半导体器件中的特征尺寸和其间的 间距已经被减小。这些半导体器件更高度集成的方法之一是通过使用有时被
称作自对准反转构图(self-aligned reverse patterning)的光刻工艺。才艮据自对 准反转构图方法，图案可以形成在其中要形成特征(特征层)的层上。共形 层(conformal layer)可以形成在该图案上并随后从特征层和该图案被去除， 除了部分间隔物层(spacerayer)可以保留在图案的侧壁上。然后，图案可 以从特征层去除而共形层的保留在侧壁上的部分保留。共形层的保留部分可 以定义掩模图案，该掩模图案可以用于在特征层中蚀刻反转图案(reverse pattern )。

发明内容
根据本发明的实施例， 一种在半导体器件中形成图案的方法可以包括 通过采用其间具有空隙的第 一多间隔物并采用其间具有结构的第二多间隔 物来蚀刻特征层，同时形成多个图案，每个图案包括具有不同宽度的各自的特征。
更进一步地，在根据本发明的某些实施例中，掩模图案之一可以通过在 器件的一个区域中去除具有形成在其上的侧壁间隔物的结构而形成，而器件 的第二区域包括保持在侧壁间隔物之间的结构。因此，保持芯片的第二区域 中的结构同时去除第一区域中的结构，可以有助于提供具有不同尺寸的元 件。具体地，在如上所述的第一区域中，在相应掩^t中的元件可以自身定义 为侧壁间隔物，其在结构被去除后被保留下来。而且，芯片的第二区域中的 元件可以包括侧壁间隔物以及保持在其间的结构。因此，包括在芯片的不同 区域中的不同图案中的不同元件可以具有不同的尺寸。


图l是示出包括非易失性存储器的系统的高层框图，在某些实施例中该 非易失性存储器包括解码电路，该解码电路驱动耦接到单元阵列的字线，该 单元阵列经由位线耦接到页緩沖器；
的两个分开区域(A和B)的半导体衬底的平面图3和5-11是示出在根据本发明的某些实施例中采用自对准反转构图同 时形成多个掩模图案的方法的截面图4是示出在根据本发明的某些实施例中在特征层上形成双重掩模层 (dual mask layer)的方法的流禾呈图12-14是示出在根据本发明的某些实施例中采用自对准反转构图同时 形成多个掩模图案的截面图15是在根据本发明某些实施例中的半导体器件的平面图，其中在区 域A中示出的元件具有宽度W5并且它们被间距D5分隔，而区域B中的元 件具有宽度W6;
图16-21是示出在根据本发明的某些实施例中通过同时形成自对准反转 构图中使用的多个掩模图案来在衬底中形成STI区域的方法的截面时形成多个掩模图案而具有形成在其中的特征的器件的平面图23是示出形成掩模图案元件和掩模图案的截面图，掩模图案元件包
括区域A中的相对侧壁间隔物，掩模图案包括夹在相对侧壁间隔物之间的元
件，且具有形成在其上的可变掩模图案；
图24是示出在才艮据本发明的某些实施例中形成STI区域的截面图25是示出在根据本发明某些实施例中形成的NAND快闪器件的平面
图26-39是示出在根据本发明的某些实施例中采用自对准反转构图同时 形成多个掩模图案的方法的交替的平面图和截面图40是示出在根据本发明的某些实施例中的半导体器件的平面图，该 半导体器件包括用于将图1-32中示出的多条导线连接到诸如解码器的外部 电路的接触焊盘；图41-44是示出在才艮据本发明的某些实施例中采用自对准反转构图同时 形成多个掩模图案的方法的平面图45-49是示出在根据本发明的某些实施例中采用自对准反转构图同时 形成多个掩模图案的方法的截面图。
具体实施例方式
在下文中将参照附图对本发明做更为充分的描述，附图中示出了本发明 的实施例。然而，本发明不应被解释为仅限于此处所述的实施例。而是，提 供这些实施例是为了使本公开透彻和完整，并且将本发明的范围充分传达给 本领域技术人员。附图中，为清晰起见，层和区域的厚度可能被夸大。相似 的附图标记始终指代相似的元件。如此处所用的，术语"和/或"包括一个或 多个所列相关项目的任何及所有组合。
这里所用的术语仅仅是为了描述特定实施例，并非要限制本发明。如此 处所用的，除非上下文另有明确表述，否则单数形式"一 (a, an)"和"该 (the)"均同时旨在包括复数形式。需要进一步理解的是，术语"包括 (comprise)"."包括(comprising )，，、"具有(having )，，、"包含(includes )" 和/或"包含(including)",当在本说明书中使用时，指定了所述特征、区域、 步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、区域、 步骤、操作、元件、组件和/或其组合的存在或增加。
应当理解，当诸如层或区域的元件被称为在另一元件(或其变型)"上" 或延伸到另一元件"上"时，它可以直接在另一元件上或直接延伸到另一元 件上，或者还可以存在插入的元件。相反，当称一元件"直接在"另一元件 (或其变型)上或者"直接"延伸到另一元件"上"时，不存在插入元件。 还应当理解，当一元件被称作"连接"或"耦接"到另一元件(或其变型) 时，它可以直接连接或耦合到另一元件或者可以存在插入的元件。相反，当 成一元件"直接连接"或"直接耦接"到另一元件(或其变型)时，则不存 在插入的元件。
应当理解，虽然这里可使用术语第一、第二等描述各种元件、组件、'区 域、层和/或部分，但这些元件、材料、区域、层和/或部分不应受限于这些 术语。这些术语仅用于将一个元件、材料、区域、层或部分与另一元件、材 料、区域、层或部分区别开。因此，以下讨论的第一元件、材料、区域、层
7或部分可以在不背离本发明教导的前提下称为第二元件、材料、区域、层或部分。
这里可以使用诸如"下(lower)"、"背(back)"和"上(upper)"的相 对性术语来描述如附图所示的一个元件与另一元件的关系。应当理解，相对 性术语是用来概括除附图所示取向之外的器件的不同取向。例如，如果图1 中的结构翻转过来，被描述为在衬底"背侧(backside)"的元件将会取向在 衬底的"上，，表面上。因此，示例性术语"上"能够涵盖"下，，和"上"两 种取向，根据附图中的特定的取向。类似地，如果附图之一的结构被翻转过 来，被描述为在其它元件"下面(below)"或"之下(beneath)"的元件将
位于其它元件"之上"。因此，示范性术语"下面"或"之下"能够涵盖之 上和之下两种取向。
这里参照截面图和透视图描述本发明的实施例，这些图为本发明理想化 实施例的示意图。因而，举例来说，由制造技术和/或公差引起的插图形状的 变化是可能发生的。因此，本发明的实施例不应被解释为仅限于此处示出的 区域的特定形状，而是包括由例如制造引起的形状偏差在内。例如，图示或 描述为平坦的区域可以通常具有粗糙和/或非线性的特征。而且，示出的锐角 通常可以是圆形的。因此，附图所示的区域实质上是示意性的，它们的形状 并非要展示区域的精确形状，也并非要限制本发明的范围。
除非另行定义，此处使用的所有术语(包括技术术语和科学术语)都具 有本发明所属领域内的普通技术人员所通常理解的同样的含义。还应当理解 的是，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应当祐: 解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释 为理想化的或过度形式化的意义。
图1是包括非易失性存储器30的系统100的高层(high level)的框图， 该非易失性存储器30包括驱动字线的解码器电路34，字线耦接到单元阵列 32,单元阵列32还经由位线BL0-m耦接到页緩冲器36。应当理解，解码器 34可以用于寻址阵列32内的选择的存储器单元，数据通过阵列32经由位线 BL0-m提供到页緩冲器36。
此外，解码器34可以控制位线选择电路38，位线选择电路38可以经由 控制线Yi选择由页緩沖器36提供的数据。来自位线选择电路38的所选择 的数据可以通过数据緩冲器42提供，数据緩沖器42在控制单元44的控制下工作，控制单元44也由解码器34管理。
非易失性存储器30可以被包括辅助控制电路的存储器控制器电路20控 制，该辅助控制电路构造为操作非易失性存储器30以执行写和读循环。存 储器控制器电路20还可以包括緩冲存储器22，緩沖存储器22可以用于临时 存储打算写到非易失性存储器30的数据以及临时存储从非易失性存储器30 读取的数据。
主机系统10耦接到存储器控制器20并可以对存储器控制器电路20提 供高层的控制以执行对非易失性存储器30的读/写操作。应当理解，这里所 述的本发明的实施例可以用于提供图1中示出的电^各以及未示出的电路的任
何一种。
如这里下面的更详细的描述，根据本发明的实施例可以提供釆用自对准 反转构图同时形成多个掩模图案，其中掩模图案包括具有不同宽度的各自的 掩模图案元件。例如，在根据本发明的某些实施例中，具有不同宽度和/或其 之间具有不同间距的元件可以同时形成在特征层上，该特征层随后釆用其中 具有不同尺寸/间距的元件的图案来经受蚀刻。因此，其中具有不同尺寸的元 件的掩模图案的同时形成会有助于减少步骤的数目，否则在形成半导体器件 的工艺期间会采用这些步骤。
更进一步地，在根据本发明的某些实施例中，掩模图案之一可以通过在 器件的一个区域中通过去除具有形成于其上的侧壁间隔物的结构而形成，而 器件的第二区域包括保持在侧壁间隔物之间的结构。因此，在去除第一区域
中的结构的同时保持芯片的第二区域中的结构，可以帮助提供具有不同尺寸 的元件。具体地，在如上所述的第一区域中，在相应掩冲莫中的元件自身可以 定义为侧壁间隔物，该侧壁间隔物在结构一旦去除后被保留下来。而且,.芯 片的第二区域中的元件可以包括侧壁间隔物以及其之间保持的结构。因此， 在芯片的不同区域中的包括在不同图案中的不同元件可以具有不同的尺寸。
图2是在根据本发明的某些实施例中的半导体器件的平面图，该半导体 器件包括具有形成在其上的各自的特征的两个分开的区域(A和B)。具体 地，半导体器件200的区域A包括两个特征210,其中每个特征具有宽度 Wl并且特征210分隔开距离Dl。此外，半导体器件200的单独区域B包 括特征220，特征220的宽度W2不同于区域A中的特征210的宽度Wl 。
在某些实施例中，区域A可以表示例如器件的其中所定义的特征可以相对较小的单元阵列区域。与此相反，区域B可以表示例如单元阵列区域的外 围核心(peripheral core)或另 一部分，其中特征与区域A中包括的特征相比 相对较大。具体地，与区域B中示出的特征220相比，具有宽度W1的特征 210可以相对较小。而且，在根据本发明的某些实施例中，区域A中的特征 210之间的间距可以与这些特征的宽度相同，或者可选地，特征210之间的 间距可以小于宽度Wl或者大于宽度Wl。还应当指出，在不同区域中的特 征210和220可以彼此电连接或者彼此不电连接。
图3是示出在根据本发明的某些实施例中采用自对准反转构图同时形成 多个掩模图案的方法的截面图。初始结构340A和340B (这里有时一起称作 340)形成在区域A和区域B中的下层上，初始结构340可以通过光刻工艺 形成，该下层可以包括形成在双重掩模层320上的可变掩模层(variable mask layer) 330,双重掩才莫层320又形成在特征层310上，在器件200的区域A 和B中它们都可以由衬底300支撑。
应当理解，图3中示出的层可以根据形成的半导体器件的具体类型而由 不同的材料形成。例如，如果图3中示出的初始结构340被用于最终形成导 电结构(例如栅极电极)，则特征310可以是例如TaN、 TiN、 W、 WN、 HfN、 WSix及其组合的材料。或者，如果要形成在层310中的特征是位线，则特 征层310可以由掺杂的多晶硅、金属或诸如钨或铝的金属合金形成。或者， 在根据本发明的某些实施例中，当定义衬底300中的有源区时，特征层310 可以被去除，初始结构可以至少用于初始地限定衬底中的沟槽。如图3所示， 形成在区域A和B中的初始结构340分别形成为不同的宽度WD1和W3。
仍参照图3，可变掩模层330可以由相对于双重掩模层320具有蚀刻选 择性的材料形成。例如，在根据本发明的某些实施例中，可变掩模层330可 以由SiON、 Si02、 Si3N4、 SiCN、多晶硅、金属或有机材料形成。此外，在 根据本发明的某些实施例中，初始结构340可以采用光刻工艺形成。
如以上简短地描述，双重掩模层320相对于可变掩模层330具有蚀刻选 择性。而且，双重掩模层320可以由包含硅的材料(例如SiO2、 Si3N4、 SiCN 和/或多晶硅)形成。在根据本发明的另一些实施例中，双重掩模层320可以 由非晶碳层或含碳层形成。双重掩模层320可以通过旋涂或CVD工艺施加 到特征层310。双重掩模层320的形成在区域A中的部分可以用作 于形成 具有增加的图案的多个蚀刻掩模图案的牺牲层。双重掩模层的形成在区域B中的部分可以是用于形成最终图案的蚀刻掩模的一部分。
在根据本发明的某些实施例中，当双重掩模层320由含碳材料形成时， 双重掩模层可以由包括芳香环的碳氢化合物或包括其衍生物的有机化合物 形成。例如，在根据本发明的某些实施例中，双重掩^^莫层320可以包括具有 芳香环的有机化合物，例如联苯(phenyl benzene )、萘。在根据本发明的另 一些实施例中，双重掩模层320可以是具有相对较高的碳含量例如约85%到 约99% (基于有机化合物总重的重量比)的层。
层的方法的流程图。参照图4，有机化合物旋涂到特征层310上到约1000 埃至约1500埃的厚度(方框405)。然后，特征层310上的有机化合物在约 15(TC到350。C的温度烘烤约60秒以形成双重掩沖莫层320 (方框410 )。
然后，第二烘烤在约30(TC到约550。C的温度对双重掩it层进行约30秒 到约300秒从而硬化双重掩模层320，这可以帮助减少对双重掩模层的不利 影响，否则当例如超过400。C的温度施加到器件时，该不利影响会在制造半 导体器件中的随后步骤期间引起。
图5-11是示出在根据本发明的某些实施例中采用自对准反转构图同时 形成多个掩模图案的方法的截面图，其中掩模图案包括具有不同宽度的元 件。根据图5，初始结构340被用于蚀刻下面的可变掩模层330以暴露部分 双重掩模层320。如图5所示，可变掩模层330A和330B的在初始结构340 下面的保留部分与初始结构340的轮廓共形并因此分别具有大致相同的宽度 WD1和W3。在根据本发明的某些实施例中，初始结构340的厚度可以被减 小同时发生可变掩模层330的蚀刻。
根据图6,初始结构340从可变掩模层330A、 330B的部分去除，使得 这些剩余部分定义可变掩才莫图案330A和330B,它们可以用于蚀刻下面的双 重掩模层320。当进行蚀刻工艺以形成结构掩模图案320A-320B时，可变掩 模图案330A和330B以不同的速率消耗。进行双重掩模层320的蚀刻以暴 露下面的特征层310并从双重掩模层320定义结构掩模图案320A-320B。此 夕卜，在根据本发明的某些实施例中，保留在结构掩模图案320A-320B上的可 变掩模图案330A-330B允许由于区域A和B中掩模图案的不同宽度而以不 同的速率对其进行蚀刻。
具体地，因为区域A中的掩i^莫图案比区域B中的掩^^莫图案更窄，所以三维蚀刻效应引起区域A中的可变掩模图案330A相对于区域B中的可变掩模图案330B以较快的速率被蚀刻。区域A中的可变掩模图案330A的保留厚度TA1小于区域B中的可变掩模图案330B的保留厚度TB1。此外，在根据本发明的某些实施例中，WD1与W3的差异越大，相应厚度TA1与TB1
之间的差异越大。
三维蚀刻效应分别由区i或A和B中所示的指定不同方向al、 bl、 cl和a2、 b2、 c2的箭头来示出。具体地，沿这些不同方向进行的蚀刻可以由于区域A和B中掩模图案的不同厚度而不同。因此，在这些不同区域中蚀刻的不同行为可以对在形成结构掩模图案320A和320B时蚀刻可变掩模图案的
速率有贡献。
才艮据图7,间隔物层350共形地沉积在结构掩^f莫图案320A和320B上，包括分别在区域A和B中创设的可变掩模图案330A和330B的残留物上。在根据本发明的某些实施例中，间隔物层350的厚度可以大致等于区域A中示出的结构掩模图案320A的厚度。在根据本发明的其它实施例中，间隔物层350的厚度大于或小于结构掩模图案320A的厚度。在根据本发明的另一些实施例中，可变掩模图案330A在蚀刻双重掩模层以形成结构掩模图案320A期间被完全地去除。因此，在根据本发明的该实施例中，间隔物层350可以直接接触结构掩模图案320A。
根据图8,部分间隔物层350被从特征层310以及从可变掩模图案330A和330B去除。然而，如图8所示，间隔物层的一部分保留在结构掩模图案320A和320B上，具体地在其侧壁上以提供分别在结构掩模图案320A和320B上的相对侧壁间隔物350A和350B。
如图8还示出，结构掩模图案320B上的相对侧壁间隔物350B完全覆盖结构掩模图案320B的侧壁并在结构掩模图案320B上延伸以接触其上的部分可变掩模图案330B。在根据本发明的某些实施例中，间隔物层350在回蚀(etch back)工艺期间被部分去除，其中区域A中的蚀刻速率大于区域B中的蚀刻速率，这可以通过图7中示出的间隔物层350的部分C1来促进。具体地，部分C1的斜率可以相对地大，使得部分Cl的蚀刻可以相对于区域B中创设的蚀刻加速。因此，结构掩^t图案320A上的部分侧壁由于区域A中加速的蚀刻速率而暴露。
如图8所示，结构掩模图案320A的侧壁的暴露可以大致是距离DA1。
12此外，由于如上参照图7所述的侧壁间隔物层部分C1的斜率，可变掩模图案330A的保留部分的厚度TA2可以相对于可变掩模图案330B的厚度TB2被进一步减小。此外，在根据本发明的某些实施例中，由于区域A和B中的不同蚀刻速率，相对侧壁间隔物350A的高度H1可以小于相对侧壁间隔物350B的高度H2。
在根据本发明的某些实施例中，在间隔物层350的回蚀工艺期间，聚合物副产物会产生并沉积为在可变掩模图案330B和相对侧壁间隔物350B上的层354。在根据本发明的其它实施例中，聚合物副产物层354可以基于与回蚀工艺相关的条件而减小或者甚至消除。在根据本发明的某些实施例中，施加到间隔物层350的回蚀工艺可以采用CxFy的主蚀刻气体进行，其中x和y分别是从1到10的整数。在根据本发明的其它实施例中，主蚀刻气体可以是CHxFy,其中x和y分别是从1到10的整数。在根据本发明的某些实施例中，02和氩可以加入到主蚀刻气体。因此，在回蚀工艺期间，聚合物副产物层354可以被包括在主蚀刻气体中的02的量影响，或者可选地，可以被在回蚀工艺期间施加的温度影响。具体地，聚合物副产物层354可以通过减小02的量或者降低工艺温度来减少或者甚至消除。
应的相对侧壁间隔物350所限定的多个自对准反转掩模图案。而且，如图9所示，部分可变掩模图案330A从结构掩模图案中较窄的一个去除，使得自对准反转掩模图案的较窄一个在其顶表面上暴露。此外，可变掩模图案330B保留在区域B中创设的自对准反转掩模图案的较宽一个上。
根据图10，自对准反转掩模图案320A在区域A中的部分被从相对的侧壁350A之间去除，使得暴露特征层310的下部。此外，尽管去除元件320A,但是包括作为区域B中创设的自对准反转掩模图案的较宽一个的部分的可变掩模图案被保留。具体地，区域B中的可变掩模图案330B以及相对侧壁间隔物350B保护下面的结构320B不受用于去除元件320A的工艺影响。因此，区域A和区域B中的多个自对准反转掩模图案同时形成，其中区域A中的多个自对准反转掩模图案包括间隔物350A,并且其中区域B中的多个自对准反转掩模图案包括间隔物350B和结构掩模图案320B。
根据图11，在区域A和区域B中创设的自对准反转掩模图案被用作掩模来蚀刻下面的特征层310，以限定区域A中的特征310A和区域B中的特
13征310B。如上所述，这些特征可以是在半导体器件中使用的任何组件，例如在栅极线和位线等中创设的导电组件。
图12-14是示出在根据本发明的某些实施例中采用自对准反转构图同时形成多个掩模图案的截面图。根据图12，间隔物层450被回蚀以提供相对侧壁间隔物450A和450B。此外，如图12所示，位于区域B中的结构掩沖莫图案上的相对侧壁间隔物450B被回蚀到高于特征层310的高度H4,以暴露结构320B的侧壁的部分DB2。应当理解，尽管聚合物副产物层(如上所示，例如在图8中)在图12中未示出，但是聚合物副产物层可以实际上存在于根据本发明的某些实施例中。
根据图13，可变掩模图案330A和330B被蚀刻，使得位于区域A中的结构上的可变掩模图案330A部分被去除，而在区域B中的结构掩模图案上的可变掩模图案330B保留。在某些实施例中，区域A中的结构上的可变掩模层的完全去除归因于上述三维蚀刻效应。
根据图14，区域A中的结构掩模图案被蚀刻去除，使得相对侧壁间隔物450A保留在区域A中的特征层310上。然而，如图14还示出，位于相对侧壁间隔物450B之间的结构掩模图案320B基本上保留在区域B中的可变掩模图案330B下方。然而，应当理解，由于结构320B的侧壁的暴露部分，结构320B的部分可以实际上在去除结构320A期间被蚀刻，如突出显示部分C5所示。
因此，区域A中的相对间隔物450A以及区域B中的相对间隔物450B和结构掩模图案320B同时形成。
图15是在根据本发明的某些实施例中的半导体器件500的平面图，其中区域A中示出的元件510具有宽度W5并且它们被分隔开间距D5，而区域B中的元件520具有宽度W6。
转构图中使用的多个掩模图案而在衬底中形成STI (浅沟槽隔离)区域的方法的截面图。参照图16，包括元件340A和340B的初始图案(被集体称作340 )形成在可变掩模层330上，可变掩模层330形成在双重掩模层320上，双重掩模层320形成在緩冲掩模层610上，緩冲掩模层610形成在硬掩模层604上，硬掩^1层604在焊盘氧化物层602上，所有的层都位于衬底600上。应当理解，硬掩模层604可以包括只包括一种材料的单层或者可以包括具有两层或更多材料层的多层。在根据本发明的另一些实施例中，緩沖掩模
层610可以具有相对于硬掩模层604的蚀刻选择性。在根据本发明的某些实 施例中，可以省略緩冲掩模层610。
根据图17，掩模图案形成在分别包括掩模元件350A、 350B和320B的 区域A和区域B上。具体地，区域A中的掩模图案的元件包括侧壁间隔物 350A,侧壁间隔物350A可以参照图l-14如上所述地形成。此外，包括相对 侧壁间隔物350B、结构掩模图案320B和其上的可变掩模层330B的掩模图 案形成在区域B中以具有不同的宽度(W6)，所有的层都位于緩冲掩模层 610上。此外，在区域A中示出的相对侧壁间隔物350A具有宽度W5并以 距离W5间隔开。换句话说，相对侧壁间隔物对之间的间距和相对侧壁间隔 物本身之间的间距是相等的。如图17还示出，区域B中的掩模图案的元件 的宽度示出为W6。
根据图18，区域A和区域B中的掩模图案中的元件用作蚀刻掩模以分 别形成区域A中的緩冲掩;f莫图案610A和区域B中的緩沖掩才莫图案610B。 根据图18，形成在区域A中的緩冲掩模图案610A的宽度是W5，形成在区 域B中的緩冲掩模图案610B的宽度是W6。
根据图19,緩冲掩模图案610A和610B被用于蚀刻硬掩模层604以在 区域A中提供硬掩模图案604A并在区域B中提供硬掩模图案604B，在其 下面暴露了部分焊盘氧化物层602。
根据图20，硬掩模图案604A和604B用作蚀刻掩模以蚀刻穿过焊盘氧 化物层602的暴露部分并进入到衬底600中，从而形成区域A中的沟槽670A 和区域B中的沟槽670B。
才艮据图21 ，氧化物材^牛形成在沟槽670A和沟槽670B中以分别在区域 A和B中形成STI区域672A和672B。此外，有源区域674A和674B限定 在直接相邻的浅沟槽隔离区域672A和672B之间，有源区域674A和674B 中的每个可以分别具有如所示出的宽度W5和W6。此外，相邻有源区域之 间的节距可以是如所示出的P。
图22是在根据本发明的某些实施例中通过采用自对准反转构图同时形 成多个掩模图案而具有形成于其中的特征的器件的平面图。具体地，图22
实施例。例如，如图22所示，示出为分开一对特征510C的间距SD1大于
15将这对特征与直接相邻的特征对分开的间距SD2。
图23是示出掩模图案元件和掩模图案的形成的截面图，该掩模图案元 件包括区域A中的相对侧壁间隔物350C,该掩模图案包括夹在相对侧壁间 隔物350D之间的元件320B并具有形成在元件320B上的可变掩才莫图案 330B。如以上参照图20所述，通过采用元件350C和区域B中的元件320B 和350D作为蚀刻掩模，在衬底中形成沟槽670C。此外，在根据本发明的某 些实施例中，由于在元件对中的单独元件之间的间距不同于元件对本身之间 的间距，所以沟槽670C可以形成为不同的深度。例如，如图24所示，与图 23中示出的成对的相对侧壁间隔物350C之间的间距相关的间距SD1提供了 沟槽670C形成到焊盘氧化物层602以下的深度TD1。与此相反，通过由距 离SD2 (也就是，相对側壁间隔物350C对之间的间距)间隔开的相应元件 形成的沟槽670C提供了深度TD2的沟槽的形成，TD2小于TD1。应当理解， 区域B中的TD3可以取决于从604D到其相邻图案的距离。
图25是在根据本发明某些实施例中形成的NAND快闪器件(flash device)的平面图。此外，突出显示部分包括在根据本发明的某些实施例中 的接着的附图中示出的各种截面图。仍参照图25， NAND器件700包括单 元阵列区域700A,单元阵列区域700A包括NAND快闪型单元。区域700B 对应于用于NAND快闪器件的接触区域。区域700C对应于快闪型器件的外 围区域。此外，区域740对应于单元块区域，其中元件701-732对应于多条 导线。在根据本发明的某些实施例中，区域750对应于虚设导线，例如字线、 位线或金属线。在根据本发明的某些实施例中，元件722对应于用于外围电 路的导电图案。在根据本发明的某些实施例中，区域700B对应于用于将导 线701-732连接到外部电路(例如解码器)的区域。
图26-39是示出在根据本发明的某些实施例中采用自对准反转构图同时 形成多个掩^t图案的方法的交替的平面图和截面图。具体地，元件800对应 于闪存器件可形成在其上的衬底，元件830对应于导电层，该导电层可以由 材料TaN、 TiN、 W、 WN、 HfN、 WSix或其组合形成。在根据本发明的某些 实施例中，元件830可以包括位线并可以由多晶硅、金属和/或金属合金形成。 元件832对应于硬掩模层并可以是包括一种材料的单层或者每个包括分离的 材料层的多层。元件834可以包括相对于硬掩模层832具有足够的选择性的 緩沖掩模层。在根据本发明的某些实施例中，元件320对应于双重掩模层，
16元件330对应于可变掩模层，元件340 ( 340A和340B )对应于掩模图案。
根据图27,具有不同间距和宽度的多个初始图案形成在可变掩模层330 上。例如，由截面8A-8A，示出的在初始图案中的元件340之间的间距是2PC 并具有宽度WD3，而由截面8C-8C，示出的元件的宽度是W12,此外，根据 截面8D-8D，示出的元件340B的宽度是W13。
根据图28和图29,在根据本发明的某些实施例中，多个掩模图案采用 自对准反转构图形成在器件的不同区域中使得其中的元件具有不同的宽度。 具体地，相对侧壁间隔物350A和350B形成在衬底的不同区域中而才艮据截 面8A-8A，和8B-8B，示出的相对侧壁间隔物350A具有不同于根据截面 8C-8C，和8D-8D，示出的相对侧壁间隔物的宽度。
根据图30和图31，分隔掩模图案870形成在掩模图案之上并被构图以 部分暴露例如相对侧壁间隔物350A的一部分和形成的环状间隔物350A。应 当理解，在根据本发明的某些实施例中，分隔掩模图案870可以是光致抗蚀 剂材料。
根据图32和图33，在图30中示出的侧壁间隔物350A的暴露部分被去 除(有时称作修整)以将环状间隔物350A的一部分彼此分隔以限定例如如 图32所示的两个单独的间隔物。根据图34和图35,掩模图案中的元件 350A/350B/320B用于蚀刻下面的緩冲掩模层834以限定如所示出的特征 834A/834B。
才艮据图36和图37，特征834A/834B用作掩模以在导线层830上形成反 转图案832A-832B。根据图38和图39，导线层830采用反转图案832A/832B 蚀刻以在衬底800上形成导线图案830A/830B。
图40是示出半导体器件900的平面图，在才艮据本发明的某些实施例中 半导体器件900包括用于将图1-32中示出的多条导线连接到外部电路(例 如解码器)的接触焊盘752。根据图41和图42,进行例如以上参照图32和 33所描述的工艺以提供示出的结构。此外，局部掩模图案920 (例如光致抗 蚀剂图案)形成在图32和33中示出的结构上，緩沖掩模层834采用元件 350A、 350B、 920和320B作为蚀刻掩模蚀刻以形成如所示出的元件834C 和834D。根据图43,元件832采用834C和834D作为蚀刻掩才莫蚀刻以形成 如所示出 元件832C和832D。才艮据图44，元件830采用832C和832D作 为蚀刻掩才莫蚀刻以形成830C和830D。截面8A-8A，、 8B-8B，、 8C-8C，、 8D-8D，并参照图25以上描述的结构。 根据图45，元件350E和350F(对应于提供掩模图案的元件的相对侧壁间隔 物)类似于图28和29中示出的元件350A和350B。然而，与图28和29中 示出的元件相反，对应于元件350E的宽度W8E和对应于元件350F的宽度 W10F大于图28和29中示出的相应的宽度。因此在图45中示出的掩一莫图案 中的元件350E彼此间隔开，使得在每个相对侧壁间隔物350E对内的元件以 第一间距SD3分隔开，直接相邻的相对侧壁间隔物350E对以不同的间距SD4 分隔开，SD4小于SD3。在才艮据本发明的其它实施例中，可以形成结构使得 SD3小于SD4。
才艮据图46,以类似于参照图32-35所描述的方式，元件834和832采用 元件350E、 350F和320B作为蚀刻掩模被蚀刻以形成元件832E和832F,从 而提供硬掩模图案832E和832F。根据图47,元件830采用832E和832F 作为掩模蚀刻以形成元件830E。
图48是在根据本发明的某些实施例中形成的NAND型闪存器件的截面 图。根据图48,浮置型NAND闪存器件包括向NAND闪存器件提供字线的 多个导电图案830E。元件802提供隧穿(tunneling)氧化物层，元件830一FG 可以提供浮置栅极结构，元件830—IG可以提供复杂的电介质层。此外，元 件830—CG可以提供控制栅极。在根据本发明的某些实施例中，在导电图案 中的元件之间的间距可以根据不同的间距SD3和SD4而交替。此外，与这 些导电图案相关的侧壁的轮廓可以是倾斜的或基本垂直的。
根据图49，电荷俘获浮置型NAND器件在根据本发明的某些实施例中 示出。具体地，多条导线可以根据图案830E提供以向NAND型闪存器件提 供字线。此外，元件804可以提供隧穿氧化物层，830—CT可以提供电荷俘 获层。在根据本发明的某些实施例中，在830一CT下方的电荷俘获层可以是 高K膜，例如Si3N4、金属氧化物、金属氮化物或其组合。阻挡绝缘层830—BI 可以包括诸如八1203、 Si02、 Hf02、 Zr02、 LaO、 LaAlO、 LaHfO和/或HfAlO 的材料。元件830_GE可以提供栅极电极，其中栅极电极材料可以包括TaN、 W、 WN、 HfN、 WSix或其组合。如图49所示，在多个导电图案之间的间 距可以改变。具体地，在任何相邻导电图案之间的间距可以设置为SD3，而 多个导电图案中其它的导电图案可以以任何量SD4分隔开，SD4小于或大于SD3。此外，多个导电图案的垂直侧壁轮廓可以是垂直的或倾斜的。
如上所述，根据本发明的实施例可以提供采用自对准反转构图而同时形 成多个掩模图案，其中掩模图案包括具有不同宽度的各个掩模图案元件。例 如，在根据本发明的某些实施例中，具有不同宽度和/或其间不同的间距的元 件可以同时形成在特征层上，该特征层接着经受采用其中具有不同尺寸/间距 的元件的图案来蚀刻。因此，其中具有不同尺寸的元件的掩;f莫图案的同时形 成可以有助于减少步骤的数目，否则在形成半导体器件的工艺中会采用这些 步骤。
此外，在根据本发明的某些实施例中，掩模图案之一可以通过在器件的 一个区域中去除具有其上形成的侧壁间隔物的结构而形成，而器件的第二区 域包括保持在侧壁间隔物之间的结构。因此，在去除第一区域中的结构的同 时保持在芯片的第二区域中的结构，可以帮助提供具有不同尺寸的元件。具 体地，在如上所述的第一区域中，相应掩模中的元件可以自身定义为侧壁间 隔物，它们在结构一旦去除之后保留下来。此外，在芯片的第二区域中的元 件可以包括侧壁间隔物以及保持在其间的结构。因此，包括在芯片的不同区 域中的不同图案中的不同元件可以具有不同的尺寸。
本申请要求于2008年8月11日提交到韩国知识产权局的韩国专利申请 No. 10-2008-0078519的优先权，其全部公开在此引入以做参考。本申请还涉 及于2009年4月23日提交的美国专利申请No. 12/428963。
19
权利要求
1.一种制造半导体器件的方法，包括提供具有第一区域和第二区域的特征层；在所述特征层上形成双重掩模层；在所述双重掩模层上形成可变掩模层；通过构图所述可变掩模层和所述双重掩模层，在所述第一区域中形成所述特征层上的第一结构并在所述第二区域中形成所述特征层上的第二结构；在所述第一结构的侧壁上形成第一间隔物并在所述第二结构的侧壁上形成第二间隔物；去除所述第一结构；以及分别采用所述第一间隔物、所述第二间隔物以及所述第二结构作为蚀刻掩模来蚀刻所述特征层。
2. 如权利要求1所述的方法，其中所述第二结构的宽度大于所述第一结构的宽度。
3. 如权利要求1所述的方法，其中形成所述第一结构和所述第二结构的步骤包括在所述第一区域和所述第二区域中形成在所述可变掩模层上的光致抗蚀剂图案；采用所述光致抗蚀剂图案作为蚀刻掩模构图所述可变掩才莫层，以形成可变掩模图案；采用所述可变掩模图案作为蚀刻掩模来构图所述双重掩模层，以形成所述第一区域中的所述第一结构和所述第二区域中的所述第二结构。
4. 如权利要求3所述的方法，其中执行构图所述双重掩模层的步骤，使得所述第一区域中的所述可变掩模图案比所述第二区域中的所述可变掩模图案更快地#1蚀刻掉。
5. 如权利要求1所述的方法，其中形成所述第一间隔物和所述第二间隔物的步骤包括形成覆盖所述第一结构、所述第二结构和所述特征层的间隔物层；蚀刻所述间隔物层以形成在所述第 一 结构的侧壁上的所述第 一 间隔物和在所述第二结构的侧壁上的所述第二间隔物。
6. 如权利要求1所述的方法，其中所述第一间隔物具有第一高度，所述第二间隔物具有大于所述第一高度的第二高度。
7. 如权利要求1所述的方法，其中所述可变掩模层具有相对于所述双重掩模层的蚀刻选择性。
8. 如权利要求1所述的方法，其中所述特征层包括导电材料或半导体衬底。
9. 如权利要求1所述的方法，其中所述第一区域包括单元阵列区域、接触区域和外围区域。
10. —种制造半导体器件的方法，包括提供具有第 一 区域和第二区域的衬底；在所述衬底上形成焊盘氧化物层；在所述焊盘氧化物层上形成硬掩模层；在所述硬掩模层上形成双重掩模层；在所述双重掩模层上形成可变掩模层；通过构图所述可变掩模层和所述双重掩模层，在所述第 一 区域中形成所述硬掩模层上的第 一结构并在所述第二区域中形成所述硬掩模层上的第二结构；在所述第一结构的侧壁上形成第一间隔物并在所述第二结构的侧壁上形成第二间隔物；去除所述第一结构；采用所述第一间隔物、所述第二间隔物以及所述第二结构作为蚀刻掩模来蚀刻所述硬掩模层，以形成硬掩模图案；以及采用所述硬掩模图案作为蚀刻掩模来蚀刻所述衬底以形成在所述第一区域和所述第二区域中的沟槽。
11. 如权利要求IO所述的方法，其中所述硬掩模层包括单层或多层。
12. 如权利要求IO所述的方法，其中所述第一区域中的所述沟槽具有第一沟槽和第二沟槽，所述第二沟槽的深度大于所述第一沟槽的深度。
13. 如权利要求12所述的方法，其中所述第一沟槽和所述第二沟槽交替形成。
14. 一种制造半导体器件的方法，包括提供具有第一区域和第二区域的导电层；在所述导电层上形成硬掩模层；在所述硬掩模层上形成双重掩模层；在所述双重掩模层上形成可变掩模层；通过构图所述可变掩模层和所述双重掩模层，在所述第一区域中形成所述硬掩模层上的第 一结构并在所述第二区域中形成所述硬掩模层上的第二结构；在所述第一结构的侧壁上形成第一间隔物并在所述第二结构的侧壁上形成第二间隔物；去除所述第一结构；蚀刻部分所述第一间隔物以分隔成部分；采用所述第一间隔物的所述部分、所述第二间隔物以及所述第二结构作为蚀刻掩模来蚀刻所述硬掩模层，以形成硬掩模图案；以及采用所述硬掩模图案作为蚀刻掩模来蚀刻所述导电层，以形成在所述第一区域和所述第二区域中的导电图案。
15. 如权利要求14所述的方法，其中所述导电图案之间的间距包括第一间距和第二间距，所述第二间距大于所述第 一间距。
16. 如权利要求15所述的方法，其中所述间距是交替的。
全文摘要
本发明提供了形成半导体器件中精细图案的方法。形成半导体器件的方法可以通过采用自对准反转构图来同时形成多个掩模图案而提供，该多个掩模图案包括具有不同宽度的各自的掩模图案元件。
文档编号H01L21/70GK101651115SQ20091016330
公开日2010年2月17日 申请日期2009年8月11日 优先权日2008年8月11日
发明者权五益, 金东灿, 金明哲, 金汎洙, 闵在豪 申请人:三星电子株式会社