具有层间绝缘膜布线层叠构造部的半导体装置及其制造方法

专利名称：具有层间绝缘膜布线层叠构造部的半导体装置及其制造方法
技术领域：
本发明涉及一种具有层间绝缘膜布线层叠构造部的半导体装置及其制 造方法。
背景技术：
作为由便携式电子设备等代表的小型的电子设备中搭载的半导体装 置，已知具有与半导体基板大致相同的形状和面积的CSP (芯片尺寸封装:
Chip Size Package)。在CSP之中，以晶片状态完成封装、通过切割分离 为各个半导体装置的封装也被称为WLP (晶片级封装Wafer Level Package)。
在日本特开2004 — 349461号公报中，在设在半导体基板上的绝缘膜 的上表面设有布线，并在布线的连接焊盘部上表面设有柱状电极，在包括 布线在内的绝缘膜的上表面，密封膜设置为其上表面与柱状电极的上表面 成为同一面，在柱状电极的上表面设有焊锡球。
另夕卜，在日本特开2004 — 349461号公报中，在半导体基板与绝缘膜 之间，设置包括层间绝缘膜和布线的层叠构造的层间绝缘膜布线层叠构造 部。这时，如果随着精细化而层间绝缘膜布线层叠构造部的布线间的间隔 变小，则该布线间的电容变大，在该布线上传输的信号的延迟增大。
为了改善这一点，作为层间绝缘膜的材料，被称为low—k (低k)材 料等的低介电常数材料受到关注，其介电常数比一般作为层间绝缘膜的材 料来使用的氧化硅的介电常数4.2 4.0更低。作为low—k材料，可以举 出在氧化硅(Si02)中掺杂了碳(C)的SiOC或进一步包含H的SiOCH 等。另外，为了进一步降低介电常数，还对包含空气的多孔(porous,多 孔性)型的低介电常数膜进行了研究。
另外，在具有包括作为层间绝缘膜的低介电常数膜和布线的层叠构造 的低介电常数膜布线层叠构造部的半导体装置的制造方法中，在晶片状态
6的半导体基板(以下称为半导体晶片)上层叠形成低介电常数膜和布线， 在其上形成绝缘膜、上层布线、柱状电极、密封膜及焊锡球，此后，通过 切割分离为各个半导体装置。
但是，如果用切割刀来切断低介电常数膜，则由于低介电常数膜较脆， 所以在低介电常数膜的切断面产生多处切口、破损。因此，还对以下技术 进行了探讨，即在比较早的阶段通过激光束的照射，将半导体晶片上形 成的低介电常数膜之中与切割道对应的部分，与其上形成的包含氮化硅等 无机材料的钝化膜一起除去。激光束使作为被照射物的低介电常数膜瞬间 高温过热并熔化，所以对于防止低介电常数膜的切口或破损产生了效果。
但是，在比较早的阶段通过激光束的照射，将半导体晶片上形成的低 介电常数膜之中与切割道对应的部分，与其上形成的钝化膜一起除去的半 导体装置的制造方法中，在激光束的照射的除去面上低介电常数膜与钝化 膜之间的粘合强度低，所以从该除去面产生脱落物。这样的脱落物，有在 以后的工序中成为造成某些故障的原因的问题。
另一方面，在制造如上所述的半导体装置时，在制造开发实验用或少 量生产用的半导体装置的情况下，有时在一片半导体晶片上形成电路结构、 尺寸、功能等不同的多种集成电路，而仅将需要的集成电路作为半导体装 置取出。在这样的情况下，半导体晶片具有尺寸不同的多个半导体装置形 成区域，而且，多个半导体装置形成区域包括必要半导体装置形成区域和 不必要半导体装置形成区域。
艮P，必要半导体装置形成区域是形成了这次所需要的、要从半导体晶 片中取出的集成电路的区域，此外的不必要半导体装置形成区域是形成了 这次不需要作为半导体装置取出的集成电路的区域。这样，如果沿着沿必 要半导体装置形成区域的周边的切割道来切断半导体晶片，则得到具有必 要半导体装置形成区域的半导体装置。
另外，例如在本申请的图3所示的情况下，沿着必要半导体装置形成
区域22a的上边及下边的切割道23与第一、第二不必要半导体装置形成 区域22b、 22c重合。结果，如果为了将必要半导体装置形成区域22a作 为半导体装置取出，而沿着沿必要半导体装置形成区域22a的上边及下边 的切割道23来切断，则切断了第一、第二不必要半导体装置形成区域22b、22c的中间。此时，如果仅仅是切断第一、第二不必要半导体装置形成区 域22b、 22c的中间，则并没有问题。
但是，在第一、第二不必要半导体装置形成区域22b、 22c上形成有 包括电解镀铜的多个柱状电极的情况下，如果将这些柱状电极中形成在沿 着必要半导体装置形成区域22a的上边及下边的切割道23上的柱状电极 用切割刀切断，则在切割刀上产生铜的筛眼堵塞，存在切割刀的寿命縮短 的问题。
如上所述，在比较早的阶段通过激光束的照射，将半导体晶片上形成 的低介电常数膜之中与切割道对应的部分，与其上形成的钝化膜一起除去 的半导体装置的制造方法中，在激光束的照射的除去面上低介电常数膜与 钝化膜之间的粘合强度低，所以从该除去面产生脱落物，则存在以后的工 序中成为造成某些故障的原因的问题。
另外，在从具有必要半导体装置形成区域及不必要半导体装置形成区 域的半导体晶片来得到具有必要半导体装置形成区域的半导体装置的半导 体装置的制造方法中，在第一、第二不必要半导体装置形成区域22b、 22c 上形成有包括电解镀铜的多个柱状电极的情况下，如果将这些柱状电极中 形成在沿着必要半导体装置形成区域22a的上边及下边的切割道23上的 柱状电极用切割刀切断，则在切割刀上产生铜的筛眼堵塞，存在切割刀的 寿命縮短的问题。

发明内容
因此，本发明的目的在于，提供一种半导体装置的制造方法，能够使 从低介电常数膜的激光束的照射的除去面不容易产生脱落物，而且，能够 抑制由铜的筛眼堵塞引起的切割刀的寿命縮短。
在不必要半导体装置形成区域中，仅在除了与切割道及其两侧对应的 区域以外的区域形成包含铜的柱状电极，在与该切割道及其两侧对应的区 域不形成柱状电极。由此，能够在切割刀上不产生铜的筛眼阻塞。此时， 在半导体晶片上交替层叠形成多层低介电常数膜和同样数量层的布线，并 在其上隔着绝缘膜形成的上层布线的连接焊盘部上形成柱状电极。
根据本发明的第一方式，提供一种半导体装置的制造方法，具有半导体晶片准备步骤，准备以下半导体晶片，即形成具有多个半导体装置 形成区域的半导体晶片，而且在半导体晶片上形成有层叠了低介电常数膜 和布线的低介电常数膜布线层叠构造部；以及激光束照射步骤，通过激光
束的照射将上述低介电常数膜布线层叠构造部的与半导体装置形成区域的 切割道对应的区域除去并形成槽。
根据本发明，通过激光束的照射将低介电常数膜布线层叠构造部的与 必要半导体装置形成区域的切割道对应的区域除去并形成槽，在包括槽内 的低介电常数膜布线层叠构造部上形成保护膜，所以通过保护膜覆盖低介 电常数膜的激光束的照射的除去面，由此能够使从该除去面不容易产生脱 落物。另外，在必要半导体装置形成区域内的上述上层布线的连接焊盘部 上，形成柱状电极，而且，在不必要半导体装置形成区域内的除了包括与 必要半导体装置形成区域的切割道对应的区域在内的非形成区域以外的区 域的上层布线的连接焊盘部上，形成柱状电极，所以在不必要半导体装置 形成区域上，没有通过切割刀来切断柱状电极的情况，在切割刀上不产生 铜的筛眼阻塞，由此能够抑制由铜的筛眼阻塞引起的切割刀的寿命縮短。


图1A是由作为本发明的第一实施方式的制造方法制造的半导体装置 的一个例子的俯视图；图1B是沿其B-B线的剖面图。
图2是为了说明开发实验用或少量生产用的半导体晶片的部分的俯视
状态而表示的俯视图。
图3是为了说明对于图2所示的半导体晶片的切割道而表示的俯视图。 图4表示在制造图1所示的半导体装置时最初准备的对象的剖面图。 图4A是沿着图3的IVA—IVA线的部分的必要半导体装置形成区域
的部分的剖面图。
图4B是沿着图3的IVB—IVB线的部分的不必要半导体装置形成区域 的部分的剖面图。
图5是图4之后的工序的剖面图。 图6是图5之后的工序的剖面图。 图7是图6之后的工序的剖面图。图8是图7之后的工序的剖面图。 图9是图8之后的工序的剖面图。 图10是图9之后的工序的剖面图。 图11是图IO所示的状态的俯视图。 图12是图IO之后的工序的剖面图。 图13是图12之后的工序的剖面图。 图14是图13之后的工序的剖面图。 图15是图14之后的工序的剖面图。 图16是图15之后的工序的剖面图。
图17是由作为本发明的第二实施方式的制造方法制造的半导体装置 的一个例子的剖面图。
图18是在制造图17所示的半导体装置时、规定工序的与图4相同的 剖面图。
图19是图18之后的工序的剖面图。 图20是图19之后的工序的剖面图。 图21是图20之后的工序的剖面图。
图22是由作为本发明的第三实施方式的制造方法制造的半导体装置 的一个例子的剖面图。
图23是在作为本发明的第四实施方式的制造方式中与图11相同的工 序的俯视图。
图24是在作为本发明的第五实施方式的制造方式中与图11相同的工 序的俯视图。
图25是在第一实施方式的制造方法中使用的曝光掩膜的一个例子的 俯视图。
图26是在其他制造方法中使用的曝光掩膜的一个例子的俯视图。
图27也是在其他制造方法中使用的其他曝光掩膜的一个例子的俯视图。
图28是图26所示的曝光掩膜的其他例子的俯视图。
具体实施方式
(第一实施方式)
图1A是由作为本发明的第一实施方式的制造方法制造的半导体装置 的一个例子的俯视图。另外，图1B表示沿着其B—B线的剖面图。该半导 体装置具备硅基板(半导体基板)1。在硅基板1的上表面形成了构成集成 电路部的元件，例如晶体管、二极管、电阻、电容器等(未图示)，在其上 表面，设置了用于连接上述各元件的包含铝类金属等的连接焊盘2。连接焊 盘2仅图示了 2个，但实际在硅基板1上排列多个。
另外，在硅基板1的上表面，形成了构成集成电路部的低介电常数膜 布线层叠构造部3。低介电常数膜布线层叠构造部3为由多层例如4层的 低介电常数膜4与相同层的包括铝类金属等的布线5交替层叠的构造。此 时，各层布线5在层间相互连接。最下层的布线5的一端部经由设在最下 层的低介电常数膜4的开口部6，与连接焊盘2连接。最上层的布线5的 连接焊盘部5a配置在最上层的低介电常数膜4的上表面周边部。
作为低介电常数膜4的材料，可举出具有Si-0结合和Si-H结合的聚硅 氧垸类材料(HSQ:含氢硅酸盐类，Hydrogen silsesquioxane，电容率3.0)、 具有Si-0结合和Si-CH3结合的聚硅氧垸类材料(MSQ:甲基硅酸盐类， Methyl silsesquioxane,电容率2.7 2.9)、碳掺杂氧化硅(SiOC: Carbon doped silicon oxide，电容率2.7 2.9)及有机聚合物类的low-k材料等，并且可以 使用电容率小于等于3.0且玻璃化转变温度大于等于40(TC的材料。
作为有机聚合物类的low-k材料，可举出陶氏化学(DowChemical)公 司制造的"SiLK (电容率2.6)"及霍尼韦尔电子材料(Honeywell Electronic Materials)公司制造的"FLARE (电容率2.8)"等。这里，玻璃化转变温度 大于等于40(TC是为了能充分耐受下述制造工序中的温度。还有，也可以使 用上述各材料的多孔型。
另外，作为低介电常数膜4的材料除了上面之外，还可以使用通常状 态下的电容率比3.0更大、但通过制为多孔型而电容率小于等于3.0且玻璃 化转变温度大于等于400'C的材料。例如，氟掺杂氧化硅(FSG:氟化硅玻 璃，Fluorinated Silicate Glass,电容率3.5 3.7)、硼掺杂氧化硅(BSG:硼 掺杂硅玻璃，Boron-doped Silicate Glass,电容率3.5)及氧化硅(电容率4.0 4.2)。在包括最上层的布线5在内的最上层的低介电常数膜4的上表面，设 有包含氧化硅等无机材料的钝化膜7。在与最上层的布线5的连接焊盘部 5a对应的部分的钝化膜7，设有开口部8。在钝化膜7的上表面，设有包 含聚酰亚胺类树脂等有机材料的保护膜9。在与钝化膜7的开口部8对应 的部分的保护膜9，设有开口部IO。
在保护膜9的上表面，设有上层布线11。上层布线11为基底金属层 12和上部金属层13的2层构造，该基底金属层12包含设置在保护膜9 的上表面的铜等，该上部金属层13包含设置在基底金属层12的上表面的 铜等。上层布线11的一端部经由钝化膜7及保护膜9的开口部8、 10， 连接至最上层的布线5的连接焊盘部5a。
在上层布线11的连接焊盘部上表面，设有包含铜的柱状电极14。在 包括上层布线11在内的保护膜9的上表面，包含环氧类树脂等有机材料的 密封膜15设置为其上表面与柱状电极14的上表面成为同一面。在柱状电 极14的上表面，设有焊锡球16。此时，多个焊锡球16即柱状电极14配 置为矩阵状。
接下来，说明该半导体装置的制造方法的一个例子。此时，如图2所 示，晶片状态的硅基板(以下成为半导体晶片21)的部分的长方形状的区 域22内，成为平面形状(正方形状或长方形状)及尺寸不同的必要半导体 装置形成区域22a，第一、第二不必要半导体装置形成区域22b、 22c，以 及此外的剩余区域22d。
此时，必要半导体装置形成区域22a包括区域22内的左右方向中央 部在上下方向连续配置的同一形状及同一尺寸的8个区域。第一不必要半 导体装置形成区域22b包括区域22内的左侧在上下方向连续配置的同一 形状及同一尺寸的3个区域。第二不必要半导体装置形成区域22c包括区 域22内的右侧在上下方向连续配置的同一形状及同一尺寸的5个区域。
然后，在半导体晶片21的上表面，在各半导体装置形成区域22a、22b、 22c形成了多种集成电路(未图示)。如果对此进行说明，则该半导体晶片 21为了制造开发实验用或少量生产用的半导体装置，在一片半导体晶片21 上形成电路结构、尺寸、功能等不同的多种集成电路，而仅将需要的集成电路作为半导体装置取出。
在此，设由符号22a所示的8个必要半导体装置形成区域是形成了这 次所需要的、要从该半导体晶片21取出的集成电路的区域，此外的由符号 22b、 22c所示的第一、第二不必要半导体装置形成区域是形成了这次不需 要作为集成电路装置取出的集成电路的区域。
另外，在本实施方式中，22a作为必要半导体装置形成区域，22b、 22c作为不必要半导体装置形成区域，但需要注意的是，各区域22a 22c 都即可以成为必要半导体装置形成区域，也可以成为不必要半导体装置形 成区域，此时仅仅是将需要从半导体晶片21取出的半导体装置形成区域称 为必要半导体装置形成区域。另外，各半导体形成区域，即必要半导体装 置形成区域22a、不必要半导体装置形成区域22b、 22c都以形成有低介 电常数布线层叠构造部3的状态，构成用于达到规定的功能的集成电路。
在这样的条件下，最终将用符号22a表示的8个必要半导体装置形成 区域分离为各个片，将此外的用符号22b、 22c表示的第一、第二不必要 半导体装置形成区域及剩余区域22d全部作为不需要部分而废弃。因此， 如图3中二点划线所示，直线状的切割道23设为沿着8个必要半导体装 置形成区域22a的各4边的区域，即使设定在第一、第二不必要半导体装 置形成区域22b、 22c的形成了集成电路的区域上也没有问题。像这样， 在图3中，沿必要半导体装置形成区域22a的上边及下边的切割道23，通 过第一、第二不必要半导体装置形成区域22b、 22c的各区域内。
这样，在从半导体晶片21的必要半导体装置形成区域22a制造图1A、 图1B所示的半导体装置的情况下，首先，准备图4A、图4B所示的对象。 此时，图4A是沿图3的IVA—IVA线的部分的必要半导体装置形成区域 22a的部分的剖面图，图4B是沿图3的IVB—IVB线的部分的不必要半导 体装置形成区域22b、 22c的部分的剖面图
在该准备的对象中，在必要半导体装置形成区域22a的部分及不必要 半导体装置形成区域22b、22c的部分的任一部分中，在半导体晶片21上， 都形成有连接焊盘2、各4层低介电常数膜4及布线5、和钝化膜7，最上 层的布线5的连接焊盘部5a的中央部经由形成于钝化膜7的开口部8而 露出。其中，为了使第一、第二不必要半导体装置形成区域22b、 22c容
13易理解，作为同样的对象进行说明。
在此，在图4A中，以符号23表示的区域是与沿着沿图3的IVA—IVA 线的部分的必要半导体装置形成区域22a的左边及右边的切割道对应的区 域，而在图4B中，以符号24表示的区域是与沿着沿图3的IVB—IVB线 的部分的第一不必要半导体装置形成区域22b的上边及下边的虚拟的切割 道对应的区域。作为其他表现，在不必要半导体装置形成区域22b、 22c 中，与符号23对应的区域是与集成电路部的中间区域对应的区域，不是与 集成电路部的端部对应的区域即本来应该切割的区域。
此时，如图4B所示，在不必要半导体装置形成区域22b、 22c的部分， 与沿图3的IVB—IVB线的部分的不必要半导体装置形成区域22b、 22c 的右侧的必要半导体装置形成区域22a的上边及下边的切割道23重合。
另外，如图4A所示，在必要半导体装置形成区域22a的部分，连接 焊盘2及布线5配置在切割道23的内侧。即，在与必要半导体装置形成 区域22a的周围的切割道23对应的区域，形成有低介电常数膜4，而没有 形成布线5。另一方面，如图4B所示，在不必要半导体装置形成区域22b、 22c的部分，在与切割道23重合的区域的一部分，形成有低介电常数膜4 及布线5。
这样，如果准备了图4A、图4B所示的对象，则接下来如图5A所示， 在与必要半导体装置形成区域22a的周围的切割道23对应的区域的钝化 膜7，通过光刻法，形成第一槽25。此时，如图5B所示，在不必要半导 体装置形成区域22b、 22c，在钝化膜7上不形成那样的槽。
接着，如图6A所示，在必要半导体装置形成区域22a的部分，通过 照射激光束的激光加工，在与钝化膜7的第一槽25 (即切割道23)对应 的区域的4层低介电常数膜4上形成第二槽26。在该状态下，切割道23 上的半导体晶片21的上表面经由第一、第二槽25、 26露出。另外，在半 导体晶片21上层叠的4层低介电常数膜4及钝化膜7通过第一、第二槽 25、 26分离，从而形成了图l所示的低介电常数膜布线层叠构造部3。
另外，如图6B所示，在不必要半导体装置形成区域22b、 22c的部分， 通过照射激光束的激光加工，在切割道23上的钝化膜7及4层的低介电 常数膜4上形成第三槽27。此时，在不必要半导体装置形成区域22b、 22c上，布线5的一部分与切割道23重合，所以该重合部分的布线5被除去。 另外，在该状态下，切割道23上的半导体晶片21的上表面经由第三槽27 露出。
另外，在不必要半导体装置形成区域22b、 22c的部分，在切割道23 上的一部分，通过激光束的照射除去钝化膜7、低介电常数膜4及布线5， 来形成第三槽27，所以这些的除去面露出。此时，低介电常数膜4与钝化 膜7及布线5之间的粘合强度低，存在从该除去面产生脱落物的情况。
另一方面，在必要半导体装置形成区域22a的部分，在沿其4边的切 割道23，在钝化膜7上通过光刻法形成了第一槽25之后，通过激光束的 照射仅除去4层低介电常数膜4来形成第二槽26，所以4层低介电常数膜 4的除去面相互之间的粘合强度比上述不同种材料间的粘合强度高，从该除 去面比较不容易产生脱落物。
因此，接下来，如图7A、图7B所示，在必要半导体装置形成区域22a 的部分及不必要半导体装置形成区域22b、 22c的部分，通过网板印刷法、 旋敷法等，在包括经由钝化膜7的开口部8而露出的最上层的布线5的连 接焊盘部5a的上表面，经由第一、第二槽25、 26而露出的半导体晶片 21的上表面，以及经由第三槽27而露出的半导体晶片21的上表面在内 的钝化膜7的上表面，形成包含聚酰亚胺类树脂等有机材料的保护膜9。
由此，在该状态下，如图7A所示，在必要半导体装置形成区域22a 的部分，低介电常数膜4的激光束的照射的除去面由保护膜9覆盖，所以 能够在尽可能早的阶段，可靠地防止从该除去面产生脱落物。另外，如图 7B所示，在不必要半导体装置形成区域22b、 22c的部分，钝化膜7、低 介电常数膜4及布线5的激光束的照射的除去面由保护膜9覆盖，所以能 够在尽可能早的阶段，可靠地防止从该除去面产生脱落物。
接下来，如图8A、图8B所示，在保护膜9上覆盖光致抗蚀剂(未图 示)，通过光刻法，在必要半导体装置形成区域22a的部分及不必要半导体 装置形成区域22b、 22c的部分，在与最上层的布线5的连接焊盘部5a 对应的部分的保护膜9及钝化膜7上形成开口部10、 8。
接下来，如图9A、图9B所示，在包括经由钝化膜7及保护膜9的开 口部8、 10而露出的最上层的布线5的连接焊盘部5a的上表面在内的保护膜9的整个上表面形成基底金属层12。此时，基底金属层12可以仅是 通过无电解电镀来形成的铜层，或者也可以仅是通过溅射形成的铜层，进 而还可以在通过溅射形成的钛等的薄膜层上通过溅射形成铜层。
接下来，在基底金属层12的上表面对于电镀保护膜31进行构图。此 时，在必要半导体装置形成区域22a的部分及不必要半导体装置形成区域 22b、 22c的部分，在全部的与上部金属层13形成区域对应的部分的电镀 保护膜31上形成开口部32。接下来，进行以基底金属层12作为电镀电 流路的铜的电解电镀，从而在电镀保护膜31的开口部32内的基底金属层 12的上表面形成上部金属层13。接下来，剥离电镀保护膜31。
接下来，如图10A、图10B所示，在包括上部金属层13在内的基底 金属层12的上表面覆盖光致抗蚀剂，通过光刻法对电镀保护膜33进行构 图。此时，在必要半导体装置形成区域22a的部分，在全部的与上部金属 层13的平面圆形状的连接焊盘部(柱状电极14形成区域)对应的部分的 电镀保护膜33上，形成平面圆形状的开口部34。
另一方面，在不必要半导体装置形成区域22b、 22c的部分，为了在 与切割道23 (根据需要及其两侧)对应的区域的上部金属层13的连接焊 盘部上表面不形成柱状电极14，在与此外的区域的上部金属层13的连接 焊盘部对应的部分的电镀保护膜33上，形成平面圆形状的开口部34。
接下来，通过进行以基底金属层12为电镀电流路的铜的电解电镀，从 而在电镀保护层33的开口部34内的上部金属层13的连接焊盘部上表面 形成平面圆形状的柱状电极14。在该状态下，在不必要半导体装置形成区 域22b、 22c的部分，在与切割道23 (根据需要及其两侧)对应的区域的 上部金属层13的连接焊盘部上表面不形成柱状电极14。
在此，该状态的俯视图如图ll所示。如图11所示，在必要半导体装 置形成区域22a，柱状电极14按照期望形成。在不必要半导体装置形成区 域22b、 22c，仅在除了与沿必要半导体装置形成区域22a上边及下边的 切割道23及其两侧对应的区域之外的区域，按照期望形成柱状电极14， 在与该切割道23及其两侧对应的区域没有形成柱状电极14。
返回图10继续说明，接下来，剥离电镀保护膜33，接着，以上部金 属层13作为掩膜来蚀刻并除去基底金属层12的不需要的部分，则如图12A、图12B所示，仅在上部金属层13下残留基底金属层12。在该状态 下，通过上部金属层13及其下残留的基底金属层12，形成2层构造的上 层布线ll。另夕卜，上层布线11的一端部经由钝化膜7及保护膜9的开口 部8、 10，连接至最上层的布线5的连接焊盘部5a。
接下来，如图13A、图13B所示，通过网板印刷法、旋敷法等，在包 括上层布线11及柱状电极14在内的保护膜9的上表面，将包含环氧类树 脂等的密封膜15形成为其厚度比柱状电极14的高度厚。由此，在该状态 下，柱状电极14的上表面由密封膜15覆盖。
接下来，适当地研磨密封膜15的上表面侧，如图14A、图14B所示， 使柱状电极14的上表面露出，并且，使包括该露出的柱状电极14的上表 面在内的密封膜15的上表面平坦。接下来，如图15A、图15B所示，在 必要半导体装置形成区域22a，在柱状电极14的上表面形成焊锡球16， 而在不必要半导体装置形成区域22b、 22c，在柱状电极14的上表面不形 成焊锡球16。这是为了使焊锡球16的使用量成为最小限度，来谋求节省 该部分的成本。
接下来，如图16A、图16B所示，沿着切割道23切断密封膜15、保 护膜9及半导体晶片21。这样，从必要半导体装置形成区域22a的部分得 到如图1A、图1B所示的半导体装置，而从不必要半导体装置形成区域 22b、 22c的部分得到不需要的半导体装置。
在此，在沿着切割道23切断密封膜15、保护膜9及半导体晶片21 的情况下，参照图11进行说明。在不必要半导体装置形成区域22b、 22c， 在与沿必要半导体装置形成区域22a的上边及下边的切割道23及其两侧 对应的区域，不形成柱状电极14，所以在不必要半导体装置形成区域22b、 22c，没有用切割刀(未图示)切断柱状电极14的情况。
像这样，在上述制造方法中，沿着切割道23用切割刀进行切断时，在 不必要半导体装置形成区域22b、 22c，不切断柱状电极14，所以在切割 刀上不容易产生铜的筛眼阻塞，能够抑制由该铜的筛眼阻塞引起的切割刀 的寿命縮短。
另外，为了抑制切割刀的筛眼阻塞，也可以考虑在整个不必要半导体 装置形成区域22b、 22c上，1根柱状电极14也不形成。但是，在这样的情况下，由于在整个不必要半导体装置形成区域22b、 22c上1根柱状电 极也不形成，所以在进行用于仅在必要半导体装置形成区域22a上形成柱 状电极14的电解电镀时，电镀电流在必要半导体装置形成区域22a集中 并增大，有损柱状电极14的高度及形状的均匀性，因此不优选。
与此相对，如图ll所示，若在不必要半导体装置形成区域22b、 22c， 仅在除了与沿必要半导体装置形成区域22a上边及下边的切割道23及其 两侧对应的区域以外的区域，按照期望形成柱状电极14，在与该切割道23 及其两侧对应的区域，不形成柱状电极14，则能够提高电镀的均匀性。
另外，在上述中也可以是在不必要半导体装置形成区域22b、 22c 中不形成柱状电极14的范围，不仅是与沿必要半导体装置形成区域22a 的周边的切割道23的正上方对应的区域，以维持通过电解电镀形成的柱状 电极14的高度、形状等的均匀性为前提，不形成为从与沿必要半导体装置 形成区域22a的周边的切割道23的正上方对应的区域跨规定的范围。艮P， 在不必要半导体装置形成区域22b、 22c中的、除了包括与沿必要半导体 装置形成区域22a的周边的切割道23的正上方对应的区域在内的非形成 区域之外的区域，形成柱状电极14即可。
(第二实施方式)
图17表示作为本发明的第二实施方式的制造方法制造的半导体装置 的一个例子的剖面图。在该半导体装置中，与图1B所示的半导体装置的不 同点在于在硅基板1的上表面除了连接焊盘2的外侧的周边部以外的区 域，设置低介电常数膜布线层叠构造部3，在低介电常数膜布线层叠构造部 3的外侧的硅基板1的周边部上表面，设置密封膜15。
接下来，说明该半导体装置的制造方法的一个例子。此时，在准备了 图4A、图4B所示的对象之后，如图18A所示，在沿必要半导体装置形成 区域22a的4边的切割道23上及其两侧的区域的钝化膜7，通过光刻法， 形成第一槽41。此时，如图18B所示，在不必要半导体装置形成区域22b、 22c，在钝化膜7上也不形成那样的槽。
接着，如图19A所示，在必要半导体装置形成区域22a的部分，通过 照射激光束的激光加工，在与钝化膜7的第一槽41 (即切割道23上及其两侧的区域)对应的区域的4层低介电常数膜4上形成第二槽42。在该状态下，切割道23上及其两侧的区域的半导体晶片21的上表面经由第一、第二槽41、 42露出。
另外，如图19B所示，在不必要半导体装置形成区域22b、 22c的部分，通过照射激光束的激光加工，在切割道23及其两侧的区域的钝化膜7及4层的低介电常数膜4上形成第三槽43。此时，在不必要半导体装置形成区域22b、 22c上，布线5的一部分也与切割道23重合，所以该重合部分的布线5被除去。另外，在该状态下，切割道23上及其两侧的区域的半导体晶片21的上表面经由第三槽43露出。
接下来，如图20A、图20B所示，通过网板印刷法、旋敷法等，在包括经由必要半导体装置形成区域22a的钝化膜7的开口部8而露出的最上层的布线5的连接焊盘部5a的上表面，经由第一、第二槽41、 42而露出的半导体晶片21的上表面，以及经由第三槽43而露出的半导体晶片21的上表面在内的钝化膜7的上表面，形成包含聚酰亚胺类树脂等有机材料的保护膜9。
接下来，如图21A、图21B所示，通过光刻法，在必要半导体装置形成区域22a的部分及不必要半导体装置形成区域22b、 22c的部分，在与最上层的布线5的连接焊盘部5a对应的部分的保护膜9及钝化膜7上形成开口部IO、 8，而且，在切割道23上及其两侧的区域的保护膜9、钝化膜7以及4层低介电常数膜4上形成槽44。以下，经过与上述第一实施方式时相同的工序，则从必要半导体装置形成区域22a的部分得到图17所示的半导体装置，从不必要半导体装置形成区域22b、 22c的部分得到不需要的半导体装置。
另外，在从必要半导体装置形成区域22a的部分得到的图17所示的半导体装置中，在完成的状态下，在硅基板1上的除了周边部以外的区域设置有低介电常数膜布线层叠构造部3，通过密封膜15覆盖低介电常数膜布线层叠构造部3、钝化膜7及保护膜9的侧面，所以能够做成低介电常数膜布线层叠构造部3不容易从硅基板1剥离的构造。
(第三实施方式)图22表示作为本发明的第三实施方式的制造方法制造的半导体装置的一个例子的剖面图。在该半导体装置中，与图1B所示的半导体装置的不同点在于在硅基板1的上表面除了连接焊盘2的外侧的周边部以外的区域，设置低介电常数膜布线层叠构造部3，在低介电常数膜布线层叠构造部3的外侧的硅基板1的周边部上表面，设置保护膜9。
接下来，说明该半导体装置的制造方法的一个例子。此时，在图21所示的工序中，仅形成开口部8、 10，不形成槽44。以下，经过与上述第一实施方式时相同的工序，则从必要半导体装置形成区域22a的部分得到图22所示的半导体装置，从不必要半导体装置形成区域22b、 22c的部分得到不需要的半导体装置。
另外，在从必要半导体装置形成区域22a的部分得到的图22所示的半导体装置中，在完成的状态下，在硅基板1上的除了周边部以外的区域设置有低介电常数膜布线层叠构造部3，通过保护膜9覆盖低介电常数膜布线层叠构造部3及钝化膜7的侧面，所以能够做成低介电常数膜布线层叠构造部3不容易从硅基板1剥离的构造。
(第四实施方式)
在图3中，将符号22b所示的区域作为必要半导体装置形成区域，将符号22a及符号22c所示的区域作为不必要半导体装置形成区域的情况下，如作为与图11相同的工序的俯视图的图23所示，沿由符号22b所示的必要半导体装置形成区域的上边及下边的区域成为切割道23。
这样，在该情况下，在由符号22b表示的必要半导体装置形成区域中，按照期望形成柱状电极14。在由符号22a、 22c所示的不必要半导体装置形成区域中，仅在除了与沿着由符号22b所示的必要半导体装置形成区域的上边及下边的切割道23及其两侧对应的区域以外的区域，按照期望形成柱状电极14，在与该切割道23及其两侧对应的区域，没有形成柱状电极14。
(第五实施方式)
在图3中，将符号22c所示的区域作为必要半导体装置形成区域，将符号22a及符号22b所示的区域作为不必要半导体装置形成区域的情况下，如作为与图11相同的工序的俯视图的图24所示，沿由符号22c所示的必要半导体装置形成区域的上边及下边的区域成为切割道23。
这样，在该情况下，在由符号22c表示的必要半导体装置形成区域中，按照期望形成柱状电极14。在由符号22a、 22b所示的不必要半导体装置形成区域中，仅在除了与沿着由符号22c所示的必要半导体装置形成区域的上边及下边的切割道23及其两侧对应的区域以外的区域，按照期望形成柱状电极14，在与该切割道23及其两侧对应的区域，不形成柱状电极14。
(其他实施方式之一)
例如，在上述第一实施方式中，在通过光刻法，在保护膜9及钝化膜7上形成开口部10、 8，另外在上部金属层形成用的电镀保护膜31上形成开口部32 (图9)，进而在柱状电极形成用的电镀保护膜33上形成开口部34 (图IO)的情况下，使用各自专用的曝光掩膜。
此时，如图25所示，作为曝光掩膜(一般称为中间掩膜)51，在1片玻璃板52的上表面，使用用于在保护膜9及钝化膜7上形成开口部10、8的第一曝光掩膜部(一般称为范围(field),以下相同)53 (其中，省略与开口部10 (或8)对应的区域的遮光部的图示)，用于在上部金属层形成用的电镀保护膜31上形成开口部32的第二曝光掩膜部54 (其中，省略与开口部32对应的区域的遮光部的图示)、以及用于在柱状电极形成用的电镀保护膜33上形成开口部34的第三曝光掩膜部55，则曝光掩膜为1片即可。其中，该曝光掩膜51中，柱状电极形成用的第三曝光掩膜部55使半导体形成区域22a成为需要半导体形成区域，半导体形成区域22b、22c成为作为不需要半导体形成区域而被废弃的掩膜图形。
如上所述，在将半导体形成区域22a作为需要半导体形成区域的情况下，需要1片曝光掩膜，所以，同样的，必须形成将半导体形成区域22b及22c分别作为需要半导体形成区域的曝光掩膜，如图25所示的、制作将各自的半导体形成区域作为需要半导体形成区域的曝光掩膜的方法中，需要总计3片曝光掩膜。因此，接下来，说明这样的情况下可以减少曝光掩膜的曝光掩膜的制作方法。
21首先，如图26中图示的那样，在玻璃基板62上的左侧及右侧，制作 具有用于在保护膜9及钝化膜7上形成开口部10、 8的曝光掩膜部63 (其 中，省略与开口部IO (或8)对应的区域的遮光部的图示)以及用于在上 部金属层形成用的电镀保护膜31上形成开口部32的曝光掩膜部64 (其 中，省略与开口部32对应的区域的遮光部的图示)的第一曝光掩膜61。
另外，如图27中图示的那样，在玻璃基板72上，制作具有将各半导 体形成区域22a、 22b、 22c之一作为需要半导体形成区域、将其他二个作 为不需要半导体形成区域的3个曝光掩膜部73 75的第二曝光掩膜71。 在图27的情况下，左侧的曝光掩膜部73将半导体形成区域22a作为需要 半导体形成区域、将半导体形成区域22b、 22c作为不需要半导体形成区 域，中央部的曝光掩膜部74将半导体形成区域22b作为需要半导体形成 区域、将半导体形成区域22a、 22c作为不需要半导体形成区域，右侧的 曝光掩膜部75将半导体形成区域22c作为需要半导体形成区域、将半导 体形成区域22a、 22b作为不需要半导体形成区域。
艮口，将用于在保护膜9及钝化膜7上形成开口部10、 8的曝光掩膜部 63以及用于在上部金属层形成用的电镀保护膜31上形成开口部32的曝 光掩膜部64形成为1片第一曝光掩膜61，对于用于在柱状电极形成用的 电镀保护膜33上形成开口部34的曝光掩膜部，分别将以1个半导体形成 区域作为需要半导体形成区域的3个曝光掩膜部73 75形成为1片第二 曝光掩膜71，由此曝光掩膜为2片即可。
另外，在曝光掩膜的左右方向有富余的情况下，也可以替代如图26所 示的曝光掩膜61，如图28所示，使用以下曝光掩膜，即在l片玻璃板 62的上表面左侧，用于在保护膜9及钝化膜7上形成开口部10、 8的曝 光掩膜部63形成为在左右方向排列2个，在玻璃板62的上表面左侧，用 于在上部金属层形成用的电镀保护膜31上形成开口部32的曝光掩膜部64 形成为在左右方向排列2个。
在使用像这样的曝光掩膜61的情况下，例如对于在图11所示的区域 22的左右方向相邻的2个，通过2个曝光掩膜部63或2个曝光掩膜部64， 能够一次进行曝光，所以对于1片半导体晶片21的曝光次数下降，能够縮 短曝光时间。(其他实施方式之二)
在上述第一实施方式中，如图9A、图9B所示，在必要半导体装置形 成区域22a的部分及第一不必要半导体装置形成区域22b的部分，在全部 的与上部金属层13形成区域对应的部分的电镀保护膜31上形成开口部 32。
与此相对，在第一不必要半导体装置形成区域22b的部分，为了在与 切割道23 (根据需要及其两侧)对应的区域至少不形成上部金属层13的 连接焊盘部，也可以在此外的区域的与上部金属层13形成区域对应的部分 的电镀保护膜31上形成开口部32。
在这样的情况下，在第一不必要半导体装置形成区域22b的部分，为 了在与切割道23 (根据需要及其两侧)对应的区域至少不形成上部金属层 13的连接焊盘部，若参照图11进行说明，则在沿切割道23用切割刀进 行切断时，在第一、第二不必要半导体装置形成区域22b、 22c,不只是柱 状电极14，也不切断作为其基座的上层布线11的连接焊盘部，所以在切 割刀上更加不容易产生铜的筛眼阻塞，能够进一步抑制由该铜的筛眼阻塞 引起的切割刀的寿命縮短。
另外，在本实施方式中，说明了连接集成电路部的各元件的电路布线 是低介电常数膜的情况，但本发明也可以适用于通过具有通常的介电常数 的绝缘膜和布线来连接集成电路部的各元件的构造的情况，在该情况下， 仅在切断硅基板来得到各个半导体装置时切断绝缘膜即可。
权利要求
1、一种半导体装置的制造方法，具有半导体晶片准备步骤，准备以下半导体晶片，即形成具有多个半导体装置形成区域的半导体晶片，而且在上述半导体晶片上形成有层叠了低介电常数膜和布线的低介电常数膜布线层叠构造部；激光束照射步骤，通过激光束的照射将上述低介电常数膜布线层叠构造部的与半导体装置形成区域的切割道对应的区域除去并形成槽；以及保护膜形成步骤，在包括上述槽内的上述低介电常数膜布线层叠构造部上形成保护膜。
2、 如权利要求1记载的半导体装置的制造方法，具有 半导体晶片准备步骤，准备以下半导体晶片，即具有尺寸不同的多个半导体装置形成区域、而且形成多个上述半导体装置形成区域包括必要 半导体装置形成区域和不必要半导体装置形成区域的半导体晶片；上层布线形成步骤，在上述保护膜上使上层布线与上述布线相连接地 形成；柱状电极形成步骤，在上述必要半导体装置形成区域内的上述上层布 线的连接焊盘部上，形成柱状电极，而且，在上述不必要半导体装置形成区域内的除了包括与上述切割道对应的区域在内的非形成区域以外的区域的上述上层布线的连接焊盘部上，形成柱状电极；以及切割步骤，通过沿着上述切割道来切断上述保护膜及上述半导体晶片， 来得到具有上述必要半导体装置形成区域的半导体装置。
3、 如权利要求2记载的半导体装置的制造方法，其中， 在上述半导体晶片准备步骤中，上述不必要半导体装置形成区域具有与上述切割道对应的区域。
4、 如权利要求3记载的半导体装置的制造方法，其中， 在上述不必要半导体装置形成区域内的与上述切割道对应的区域的一部分上，形成有上述低介电常数膜布线层叠构造部的低介电常数膜及布线。
5、 如权利要求4记载的半导体装置的制造方法，其中，在上述必要半导体装置形成区域的周围的与上述切割道对应的区域上，形成有上述低介电常数膜，但没有形成上述布线。
6、 如权利要求1记载的半导体装置的制造方法，其中，上述半导体晶片准备步骤包括以下步骤准备在上述低介电常数膜布线层叠构造部上形成了钝化膜的半导体晶片；以及通过光刻法，将与上述切割道对应的区域的上述钝化膜除去并形成第-*古苗 T曰S上述激光束照射步骤包括以下步骤通过激光束的照射，将经由上述第一槽而露出的上述低介电常数膜除去并形成第二槽，而且，通过激光束的照射，将此外的与上述切割道对应的区域的上述钝化膜及上述低介电常数膜布线层叠构造部除去并形成第三槽。
7、 如权利要求1记载的半导体装置的制造方法，其中，上述半导体晶片准备步骤包括以下步骤准备在上述低介电常数膜布线层叠构造部上形成了钝化膜的半导体晶片；以及通过光刻法，将上述切割道上及其两侧的区域的上述钝化膜除去并形成第一槽；上述激光束照射步骤包括以下步骤-通过激光束的照射，将经由上述第一槽而露出的上述低介电常数膜除去并形成第二槽，而且，通过激光束的照射，将此外的上述切割道上及其两侧的区域的上述钝化膜及上述低介电常数膜布线层叠构造部除去并形成第三槽。
8、 如权利要求6记载的半导体装置的制造方法，其中，具有在上述柱状电极的周围形成密封膜的步骤，通过沿上述切割道切断上述密封膜、上述保护膜及上述半导体晶片，来得到具有上述必要半导体装置形成区域的半导体装置。
9、 如权利要求7记载的半导体装置的制造方法，其中，具有在上述柱状电极的周围形成密封膜的步骤，通过沿上述切割道切断上述密封膜、上述保护膜及上述半导体晶片，来得到具有上述必要半导体装置形成区域的半导体装置。
10、 如权利要求7记载的半导体装置的制造方法，其中，具有在与上述切割道对应的区域的上述保护膜上形成槽的步骤、以及在包括该槽内的上述柱状电极的周围形成密封膜的步骤，通过沿上述切割道切断上述密封膜、上述保护膜及上述半导体晶片，来得到具有上述必要半导体装置形成区域的半导体装置。
11、 如权利要求1记载的半导体装置的制造方法，其中，上述半导体晶片准备步骤包括准备在上述保护膜下形成了钝化膜的半导体晶片的步骤；上述保护膜形成步骤及上述上层布线形成步骤包括在上述保护膜上覆盖光致抗蚀剂，使用具有用于在与上述布线的连接焊盘部对应的部分的上述保护膜及上述钝化膜上形成开口部的曝光掩膜部、以及用于形成上述上层布线的曝光掩膜部的1片曝光掩膜，将上述光致抗蚀剂曝光的步骤。
12、 如权利要求ll记载的半导体装置的制造方法，其中，上述柱状电极形成步骤包括在上述上层布线的连接焊盘部上配置光致抗蚀剂，使用曝光掩膜将该光致抗蚀剂曝光的步骤；并包括以下步骤使用具有以半导体形成区域之一作为必要半导体形成区域、以其他半导体形成区域作为不必要半导体形成区域、而且作为必要半导体形成区域及不必要半导体形成区域平面尺寸相互不同的半导体形成区域的多个曝光掩膜部的1片曝光掩膜，将上述光致抗蚀剂曝光。
13、 一种由权利要求1记载的半导体装置的制造方法制造的半导体装
全文摘要
本发明提供一种具有层间绝缘膜布线层叠构造部的半导体装置及其制造方法，在不必要半导体装置形成区域(22b、22c)中，仅在除了与切割道(23)及其两侧对应的区域以外的区域形成包含铜的柱状电极(14)，在与该切割道(23)及其两侧对应的区域不形成柱状电极(14)。由此，能够在切割刀上不产生铜的筛眼阻塞。此时，在半导体晶片上交替层叠形成多层低介电常数膜和同样数量层的布线，并在其上隔着绝缘膜形成的上层布线的连接焊盘部上形成柱状电极(14)。
文档编号H01L21/78GK101673708SQ200910170740
公开日2010年3月17日 申请日期2009年9月9日 优先权日2008年9月9日
发明者肋坂伸治 申请人:卡西欧计算机株式会社