专利名称：雪崩击穿二极管结构及制造方法
技术领域：
本发明涉及半导体集成电路，特别涉及雪崩击穿二极管结构及制造方法。
背景技术：
目前，集成电路器件结构中常结合有二极管结构，当器件遭遇瞬间较大电压 时，通过利用二极管的击穿特性保护器件免受损坏。例如，参照图1所示，一种现有的二极管结构的简易示意包括对衬底进行P型 轻掺杂形成的P阱10 ； P阱10中的隔离层20 ； P阱10中由隔离层20分隔出的有源区中 的N型重掺杂区31、P型重掺杂区32; N型重掺杂区31底部的P阱10中的P型摻杂区 40。P型掺杂区40和N型重掺杂区31形成PN结，P型重掺杂区32经由金属接触52及 引线62引出，而N型重掺杂区31经由金属接触51及引线61引出。其中，所述PN结的击穿类型属于雪崩击穿，所述P型掺杂区40是在P阱10中 形成N型重掺杂区31、P型重掺杂区32之后，再次对P阱10进行P型离子注入形成的。 所述PN结的击穿电压的调整可通过调节P型掺杂区40的掺杂离子浓度实现。但由于P 型掺杂区40是通过额外的离子注入工艺形成的，这样使得制造成本增加。
发明内容
本发明解决现有技术制造具有可调节击穿电压的二极管结构时，制造成本较高 的问题。为解决上述问题，本发明提供一种雪崩击穿二极管结构，包括衬底中的深阱；深阱中由隔离层定义的有源区；深阱的其中一个有源区中，相邻分布的第一轻掺杂区和第一重掺杂区，所述第 一轻掺杂区和第一重掺杂区的掺杂离子类型相同，且与深阱不同，所述第一轻掺杂区的 掺杂离子浓度大于深阱，所述第一轻掺杂区底部的深阱的掺杂离子浓度大于第一重掺杂 区底部的深阱的掺杂离子浓度；所述有源区表面、覆盖所述第一轻掺杂区、部分覆盖所述第一重掺杂区的隔离 层；第一重掺杂区表面、隔离层区域外的引出线结构。相应地，本发明还提供一种雪崩击穿二极管结构的制造方法，包括在衬底中形成深阱；在所述深阱中形成隔离层以定义有源区；在所述有源区中形成轻掺杂区，所述轻掺杂区的掺杂离子浓度大于深阱；对所述轻掺杂区进行离子注入，所述离子注入的深度大于所述轻掺杂区；在其中一个有源区中的部分区域形成重掺杂区，所述重掺杂区的深度大于上一 步骤中离子注入的深度；
在所述其中一个有源区表面形成隔离层，所述隔离层覆盖所述轻掺杂区，部分 覆盖所述重掺杂区；在所述重掺杂区表面、隔离层区域外形成引出线结构。与现有技术相比，上述雪崩击穿二极管结构及制造方法具有以下优点经上述 雪崩击穿二极管结构的制造方法形成的雪崩二极管结构，其轻掺杂区和重掺杂区分别与 其底部的深阱分别形成击穿电压不同的PN结。由于轻掺杂区和重掺杂区的掺杂离子浓度 都远大于深阱，因而轻掺杂区底部的N阱由于相对来说具有更高的掺杂离子浓度，而使 得轻掺杂区与N阱形成的PN结具有较低的击穿电压。由于形成轻掺杂区、离子注入及 形成重掺杂区的过程都是利用了现有CMOS制程，其并不需要如现有技术通过额外的离 子注入来调节PN结的击穿电压因此节约了制造成本。
图1是现有的一种具有二极管结构的器件的简易示意图；图2是本发明雪崩击穿二极管结构的一种实施例简易示意图；图3是本发明雪崩击穿二极管结构的制造方法的一种实施方式流程图；图4a至图4f是本发明雪崩击穿二极管结构的制造方法的实施例示意图。
具体实施例方式参照图2所示，本发明雪崩击穿二极管结构的一种实施例包括衬底中的深阱100;深阱100中由隔离层200定义的有源区；深阱100的其中一个有源区中，相邻分布的第一轻掺杂区400和第一重掺杂区 310，所述第一轻掺杂区400和第一重掺杂区310的掺杂离子类型相同，且与深阱不同， 所述第一轻掺杂区400的掺杂离子浓度大于深阱100，所述第一轻掺杂区400底部的深阱 100的掺杂离子浓度大于第一重掺杂区310底部的深阱100的掺杂离子浓度；所述有源区表面、覆盖所述第一轻掺杂区400、部分覆盖所述第一重掺杂区310 的隔离层500 ；第一重掺杂区310表面、隔离层500区域外的由金属接触610和引出线710构成 的引出线结构；另一个有源区中的第二重掺杂区320，所述第二重掺杂区320的掺杂离子类型与 深阱100相同；第二重掺杂区320表面、由金属接触620和引出线720构成的引出线结构。其中，所述深阱100为N阱，所述第一轻掺杂区400为P型轻掺杂区，所述第一 重掺杂区310为P型重掺杂区，第二重掺杂区320为N型重掺杂区。所述第一轻掺杂区 400和第一重掺杂区310分别与其底部的深阱100构成雪崩击穿二极管。由于第一轻掺杂区400和第一重掺杂区310的掺杂浓度都远大于N阱100，因此 它们与N阱100形成的PN结都是典型的单边结。单边PN结的反向击穿电压取决于掺杂 浓度较低的一方的浓度。上述雪崩击穿二极管结构是利用了 CMOS制程制造的。在CMOS制程中，为了调整MOS管的阈值电压，一般都会在N阱的浅表面进行一道低能量的离子注入，其注入 深度一般在轻掺杂漏(LDD)附近，这使得在LDD下方的N阱离子浓度高于重掺杂区底部 的离子浓度。结合到本例中，第一轻掺杂区400底部的N阱100的掺杂离子浓度高于第 一重掺杂区310底部的N阱100的掺杂离子浓度。因此，第一轻掺杂区400与N阱100 形成的PN结的反向击穿电压低于第一重掺杂区310与N阱100形成的PN结。并且，在CMOS制程中，为了抑制短沟道效应，在进行LDD掺杂的同时，还会 进行晕环(Halo)注入。晕环注入使得LDD下方的N阱离子浓度大幅度增加。结合到 本例中，晕环注入进一步降低了第一轻掺杂区400与N阱100形成的PN结的反向击穿电 压。参照图3所示，本发明雪崩击穿二极管结构的制造方法的一种实施方式，包 括步骤sl，在衬底中形成深阱；步骤S2，在所述深阱中形成隔离层以定义有源区；步骤S3，在所述有源区中形成轻掺杂区，所述轻掺杂区的掺杂离子浓度大于深 阱；步骤S4，对所述轻掺杂区进行离子注入，所述离子注入的深度大于所述轻掺杂 区；步骤S5，在其中一个有源区中的部分区域形成重掺杂区，所述重掺杂区的深度 大于上一步骤中离子注入的深度；步骤S6，在所述其中一个有源区表面形成隔离层，所述隔离层覆盖所述轻掺杂 区，部分覆盖所述重掺杂区；步骤S7，在所述重掺杂区表面、隔离层区域外形成引出线结构。以下结合附图对上述具有雪崩击穿二极管的CMOS器件的制造方法进一步举例 说明。结合图3和图4a所示，在衬底(图未示)中形成N阱111。所述形成N阱111 的方法可以通过对衬底进行η型离子注入实现。所述N阱的掺杂离子浓度可以为IO15 17 / 3/cm。结合图3和图4b所示，在N阱111中形成隔离层211以定义有源区。所述形成 隔离层211的方法可以采用浅沟槽隔离(STI)的方法。所述隔离层211可以为绝缘层，
例如二氧化硅。结合图3和图4c所示，对所述隔离层211定义的有源区形成轻掺杂区，所述轻 掺杂区的掺杂离子浓度大于N阱。此后，在对所述轻掺杂区再次进行离子注入，所述离 子注入的深度大于所述轻掺杂区。本步骤形成轻掺杂区以及后续离子注入是利用了现有 CMOS制程的相关工艺，包括通过PLDD注入形成P型轻掺杂区，以及在形成P型轻掺 杂区后进行晕环注入。参考前述说明，晕环注入能够大幅增加P型轻掺杂区底部的N阱 111的离子浓度，帮助降低P型轻掺杂区与N阱111形成的PN结的反向击穿电压。所 述P型轻掺杂区的掺杂离子浓度可以为IO18 2°/cm3。结合图3和图4d所示，在其中一个有源区的部分区域形成P型重掺杂区311， 所述重掺杂区311的深度大于晕环注入的深度。所形成的P型重掺杂区311的掺杂离子浓度可以为102° 22/Cm3。所述N型重掺杂区321可以通过在另一个有源区中进行η型离子注入实现。所形成的N型重掺杂区321的掺杂离子浓度可以为102° 22/Cm3。至此，结合上述说明可知，P型重掺杂区311及同一有源区内的P型轻掺杂区 411与其底部的N阱111分别形成PN结，P型轻掺杂区411与其底部的N阱111形成的 PN结的反向击穿电压更低。结合图3和图4e所示，形成覆盖整个衬底的隔离层511。所述隔离层511的材 料可以为二氧化硅或氮化硅或氮氧化硅，形成二氧化硅或氮化硅或氮氧化硅的方法可以 采用化学气相沉积的方法。所述隔离层511的厚度可以为10 200nm。结合图3和图4f所示，在所述隔离层511 —侧的P型重掺杂区311表面依次形 成金属接触611及引出线711，以及在所述隔离层511另一侧的N型重掺杂区321表面依 次形成金属接触621以及引出线721。例如，所述形成金属接触可以包括分别蚀刻去除P型重掺杂区311、N型重掺杂区321对应的隔离层511部分，并 继续蚀刻在P型重掺杂区311、N型重掺杂区321处形成沟槽，在沟槽中形成金属硅化物 层 611、 621。而所述引出线711、721则可以通过分别在金属硅化物层611、621表面沉积导电 层，并蚀刻所述导电层形成引出线图形来实现。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技 术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护 范围应当以权利要求所限定的范围为准。
权利要求
1.一种雪崩击穿二极管结构，其特征在于，包括 衬底中的深阱；深阱中由隔离层定义的有源区；深阱的其中一个有源区中，相邻分布的第一轻掺杂区和第一重掺杂区，所述第一轻 掺杂区和第一重掺杂区的掺杂离子类型相同，且与深阱不同，所述第一轻掺杂区的掺杂 离子浓度大于深阱，所述第一轻掺杂区底部的深阱的掺杂离子浓度大于第一重掺杂区底 部的深阱的掺杂离子浓度；所述有源区表面、覆盖所述第一轻掺杂区、部分覆盖所述第一重掺杂区的隔离层； 第一重掺杂区表面、隔离层区域外的引出线结构。
2.如权利要求1所述的雪崩击穿二极管结构，其特征在于，所述深阱的掺杂离子浓度 为 1O15~17/cm3。
3.如权利要求2所述的雪崩击穿二极管结构，其特征在于，所述第一轻掺杂区的掺杂 离子浓度为1O18 20/cm3。
4.如权利要求2所述的雪崩击穿二极管结构，其特征在于，所述第一重掺杂区的掺杂 离子浓度为102° 22/Cm3。
5.如权利要求1所述的雪崩击穿二极管结构，其特征在于，所述隔离层为绝缘层。
6.如权利要求5所述的雪崩击穿二极管结构，其特征在于，所述绝缘层的材料为二氧 化硅或氮化硅或氮氧化硅。
7.如权利要求1所述的雪崩击穿二极管结构，其特征在于，所述隔离层的厚度为 10 200nm。
8.如权利要求1所述的雪崩击穿二极管结构，其特征在于，所述引出线结构包括金属 硅化物层及与之相连的引出线。
9.一种雪崩击穿二极管结构的制造方法，其特征在于，包括 在衬底中形成深阱；在所述深阱中形成隔离层以定义有源区；在所述有源区中形成轻掺杂区，所述轻掺杂区的掺杂离子浓度大于深阱； 对所述轻掺杂区进行离子注入，所述离子注入的深度大于所述轻掺杂区； 在其中一个有源区中的部分区域形成重掺杂区，所述重掺杂区的深度大于上一步骤 中离子注入的深度；在所述其中一个有源区表面形成隔离层，所述隔离层覆盖所述轻掺杂区，部分覆盖 所述重掺杂区；在所述重掺杂区表面、隔离层区域外形成引出线结构。
10.如权利要求9所述的雪崩击穿二极管结构的制造方法，其特征在于，所述形成轻 掺杂区后的离子注入为晕环注入。
11.如权利要求9所述的雪崩击穿二极管结构的制造方法，其特征在于，所述深阱的 掺杂离子浓度为1O15 17/cm3。
12.如权利要求11所述的雪崩击穿二极管结构的制造方法，其特征在于，所述第一轻 掺杂区的掺杂离子浓度为1O18 20/cm3。
13.如权利要求11所述的雪崩击穿二极管结构的制造方法，其特征在于，所述第一重掺杂区的掺杂离子浓度为102° 22/cm3。
14.如权利要求9所述的雪崩击穿二极管结构的制造方法，其特征在于，所述隔离层 的厚度为10 200nm。
15.如权利要求9所述的雪崩击穿二极管结构的制造方法，其特征在于，所述隔离层 为绝缘层。
16.如权利要求15所述的雪崩击穿二极管结构的制造方法，其特征在于，所述绝缘层 的材料为二氧化硅或氮化硅或氮氧化硅。
17.如权利要求16所述的雪崩击穿二极管结构的制造方法，其特征在于，形成所述绝 缘层的方法为化学气相沉积。
18.如权利要求9所述的雪崩击穿二极管结构的制造方法，其特征在于，形成引出线 结构包括在第一重掺杂区及第二重掺杂区表面、隔离层区域外形成金属硅化物层，以 及在金属硅化物层上形成引出线。
全文摘要
一种雪崩击穿二极管结构及制造方法。所述雪崩击穿二极管结构的制造方法包括在衬底中形成深阱；在所述深阱中形成隔离层以定义有源区；在所述有源区中形成轻掺杂区，所述轻掺杂区的掺杂离子浓度大于深阱；对所述轻掺杂区进行离子注入，所述离子注入的深度大于所述轻掺杂区；在其中一个有源区中的部分区域形成重掺杂区，所述重掺杂区的深度大于上一步骤中离子注入的深度；在所述其中一个有源区表面形成隔离层，所述隔离层覆盖所述轻掺杂区，部分覆盖所述重掺杂区；在所述重掺杂区表面、隔离层区域外形成引出线结构。所述方法利用了现有CMOS制程，无需额外的离子注入工艺，节约了制造成本。
文档编号H01L21/8222GK102013427SQ20091019561
公开日2011年4月13日 申请日期2009年9月7日 优先权日2009年9月7日
发明者何军, 肖军 申请人:上海宏力半导体制造有限公司