专利名称：一种检测外延缺陷的方法
技术领域：
本发明涉及集成电路制造工艺技术领域，特别涉及一种检测外延缺陷的方法。
背景技术：
光刻技术伴随集成电路制造工艺的不断进步，线宽的不断縮小，半导体器件的面 积正变得越来越小，半导体的布局已经从普通的单一功能分离器件，演变成整合高密度多 功能的集成电路；由最初的IC(集成电路)随后到LSI (大规模集成电路)，VLSI (超大规模 集成电路)，直至今天的ULSI (特大规模集成电路)，器件的面积进一步縮小，功能更为全面 强大。考虑到工艺研发的复杂性，长期性和高昂的成本等等不利因素的制约，如何在现有技 术水平的基础上进一步提高器件的集成密度，縮小芯片的面积，在同一枚硅片上尽可能多 的得到有效的芯片数且提高芯片的性能，进而提高整体利益，将越来越受到芯片设计者，制 造商的重视。 因为减小特征尺寸的传统方法存在成本和技术上的限制，人们在过去十年里更多 地去寻找其他增强器件性能的方法。如今，新材料、新衬底和新器件结构成为实现提高器件 性能的首选。而外延作为一项能够实现大规模制造的技术在其中起到关键的作用。应变硅 是一种众所周知的能够提高载流子迁移率和增强器件性能的技术。相对采用新的高迁移率 半导体材料，如锗或III-V族化合物半导体，在硅中引入应变对CMOS器件制造工艺的影响 更小，因而这项更为保守的技术成为人们的首选。为了使之更有效，硅沟道中的应变对于空 穴导电的PM0S晶体管应该是压縮性的，对于电子导电的NM0S晶体管应该是拉伸性的。因 为无应变的硅中空穴的迁移率平均来说比电子的低三倍，所以改进PMOS晶体管中空穴的 迁移率成为关注的焦点。如果出于设计的考虑需要保持PMOS和NMOS的迁移率之比不变， 那么NM0S的迁移率就需要同比例地增加。因而，特别需要一个能够分别调节NM0S和PM0S 的方案。当前有两种广泛使用的制备应变硅的方法。 一种是在晶体管制作前在衬底上形成 应变，被称作"全局"方案；另一种是在晶体管周围通过"局部"膜层引入应变。两种方法都 可以基于复杂且具有挑战性的外延技术完成。除了以可控的方式引入全局或局部应变，外 延还提供了构造其他器件结构的可能，例如SON(silicon-on-nothing)，多栅晶体管或鳍形 场效应晶体管。因而，外延技术作为一项满足器件性能提高时间表要求的关键技术被广泛 地接受。 但是，由于应变材料的晶格尺寸与衬底硅材料并不相同，这会导致生长过程中产 生大量的缺陷，而且由于目前技术上无法保证生长外延的衬底材料以及外延生长完美无 缺，因此如何针对外延生长的缺陷进行分类，定义不同的外延材料在衬底表面生长的缺陷 数，区别外延生长缺陷和衬底原生缺陷将对提高外延生长技术至关总要。这也是业界所必 须解决的问题之一。
发明内容
为了解决现有技术中存在的外延缺陷检测困难的问题，本发明提供一种能够准确
3且迅速检测出外延缺陷的方法。 为了实现上述目的，本发明提出一种检测外延缺陷的方法，所述方法包括以下步骤在衬底上淀积氧化层；刻蚀部分所述氧化层，使得部分所述衬底暴露；生长第一外延层；刻蚀所述氧化层上的所述第一外延层以及所述氧化层；生长第二外延层，所述第二外延层的外延材料和所述衬底的材料相同；分别获得所述第一外延层上的第二外延层部分和所述衬底上的第二外延层部分的单位体积内的缺陷数，并求得它们之间差的绝对值，作为所述第一外延层在所述衬底表面生长的单位体积内的缺陷数。 可选的，所述第一外延层的外延材料为锗硅、锗硅碳、砷化镓、磷化镓、磷化铟、硫化镉、硒化镉、碲化锌、硫化锌、硫化铅或硒化铅。
可选的，所述衬底的材料为硅、锗或碳。 可选的，所述第二外延层的厚度范围为1纳米至10000微米。 可选的，所述第一外延层上的第二外延层部分和所述衬底上的第二外延层部分体积相等 本发明一种检测外延缺陷的方法的有益技术效果为本发明将与衬底相同的外延材料作为参照，能够快速和准确的检测得出外延材料的缺陷数；此外，本发明也放大了待检测的外延材料的缺陷，更加便于准确检测外延材料的缺陷数。
图1至图5为本发明一种检测外延缺陷的方法的制作示意 图6为本发明一种检测外延缺陷的方法的缺陷示意图。
具体实施例方式
下面，结合附图对本发明做进一步的说明。 首先，请参考图1至图5，图1至图5为本发明一种检测外延缺陷的方法的制作示意图。 本发明包括以下步骤 如图1所示，在衬底10上淀积氧化层11，所述衬底材料为为硅、锗、碳或者其他一切能够用于外延生长的单晶半导体材料，本实施例中采用硅。 如图2所示，刻蚀部分所述氧化层11 ，使得部分所述衬底10暴露，刻蚀方法使用各
向异性刻蚀，刻蚀的方向为垂直衬底io表面刻蚀，优选的，如图所示，可以刻蚀二分之一的
氧化层ll，保留二分之一的氧化层ll，即使得后续步骤中第一外延层上的第二外延层部分和衬底上的第二外延层部分体积相等，这样露出的衬底10的面积和剩余的氧化层11的面积相同，更加有利于后期缺陷数的检测和对比。 如图3所示，生长第一外延层12，第一外延层12的材料即为本实施例检测的材料，这种外延材料可以为锗硅、锗硅碳、砷化镓、磷化镓、磷化铟、硫化镉、硒化镉、碲化锌、硫化锌、硫化铅或硒化铅，或者其他由两种或两种以上的元素化合而成的半导体材料。由于外延材料和衬底材料不一致，这种外延被称作异质外延。在本实施例中，第一外延层12的材料采用的是锗硅碳。 如图4所示，刻蚀去除所述氧化层11上的所述第一外延层12以及所述氧化层11，
4刻蚀过后，相对于图2，原先暴露的衬底10被第一外延层12所覆盖，原先被氧化层11覆盖 的衬底10则暴露出来。覆盖在衬底10上的第一外延层12单位体积内的缺陷数即是本实 施例所要求的缺陷数D。 如图5所示，生长第二外延层(13、14)，所述第二外延层(13、14)的外延材料和所 述衬底10的材料相同，即采用的材料为硅。遵循外延技术能够忠实地将衬底状态向上传递 的原理，第二外延层(13、14)包括两部分，第一部分是以硅为衬底向上传递的部分14，第二 部分是以第一外延层，即锗硅碳为衬底向上传递的部分13。通过公知的检测方法对第二外 延层(13、14)中两部分的单位体积内的缺陷数进行检测，得出以硅为衬底向上传递的部分 14单位体积内的缺陷数为D0，以锗硅碳为衬底向上传递的部分13单位体积内的缺陷数为 D1，再求出D1和DO差的绝对值，作为锗硅碳材料在单晶衬底硅表面生长的单位体积内的缺 陷数D，即D = |D1-D0| 。 如图6所示，图6中第一外延层12、第二外延层(13、14)中的小方块即为标示的缺 陷的示意图。图中可以清晰的看出，第二外延层中以第一外延层12为衬底向上传递的部分 13中的缺陷相对于第一外延层12中由衬底10向上传递的缺陷得到了放大，从而更加有利 于检测。 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所述技 术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因 此，本发明的保护范围当视权利要求书所界定者为准。
权利要求
一种检测外延缺陷的方法，其特征在于所述方法包括以下步骤在衬底上淀积氧化层；刻蚀部分所述氧化层，使得部分所述衬底暴露；生长第一外延层；刻蚀所述氧化层上的所述第一外延层以及所述氧化层；生长第二外延层，所述第二外延层的外延材料和所述衬底的材料相同；分别获得所述第一外延层上的第二外延层部分和所述衬底上的第二外延层部分的单位体积内的缺陷数，并求得它们之间差的绝对值，作为所述第一外延层在所述衬底表面生长的单位体积内的缺陷数。
2. 根据权利要求1所述的一种检测外延缺陷的方法，其特征在于所述第一外延层的外 延材料为锗硅、锗硅碳、砷化镓、磷化镓、磷化铟、硫化镉、硒化镉、碲化锌、硫化锌、硫化铅或 硒化铅。
3. 根据权利要求1所述的一种检测外延缺陷的方法，其特征在于所述衬底的材料为 硅、锗或碳。
4. 根据权利要求1所述的一种检测外延缺陷的方法，其特征在于所述第二外延层的厚 度范围为1纳米至10000微米。
5. 根据权利要求1所述的一种检测外延缺陷的方法，其特征在于所述第一外延层上的 第二外延层部分和所述衬底上的第二外延层部分体积相等。
全文摘要
本发明提供一种检测外延缺陷的方法，包括以下步骤在衬底上淀积氧化层；刻蚀部分所述氧化层，使得部分所述衬底暴露；生长第一外延层；刻蚀所述氧化层上的所述第一外延层以及所述氧化层；生长第二外延层，所述第二外延层的外延材料和所述衬底的材料相同；分别获得所述第一外延层和所述衬底上的所述第二外延层的缺陷数，并求得它们之间差的绝对值，作为所述第一外延层在所述衬底表面生长的缺陷数。本发明提供的方法能够定性的检测出多种半导体材料的外延缺陷，不但检测准确，而且方便使用，可操作性强。
文档编号H01L21/02GK101740433SQ20091020135
公开日2010年6月16日 申请日期2009年12月17日 优先权日2009年12月17日
发明者傅文彪, 赵宇航 申请人:上海集成电路研发中心有限公司