专利名称：应用于SiP系统封装的载板芯片封装结构的制作方法
技术领域：
本实用新型涉及一种芯片封装结构。属电子封装技术领域。
(二)
背景技术：
SiP (System in Package系统级封装)封装是指将多个具有不同功能的主动组件与被动组件，以及诸如微机电系统(MEMS)、光学(Optic)组件等其它组件组合在同一封装中，成为可提供多种功能的单颗标准封装的组件，形成一个系统或子系统。
SiP封装在同一封装产品内实现多种系统功能的高度整合。因此SiP封装产品内大多集成多个芯片、被动元件等，通过引线(大多是金线)键合的方式将芯片的焊盘与基板上的焊盘连接起来，再通过基板上的电路线连接其它芯片、阻容或其它元器件，从而实现整个系统的电气连接。
由于市场对SiP封装产品的集成度要求越来越高，产品的外形尺寸也越来越小。很多SiP封装产品为了縮小外形尺寸、降低成本、增加产品功能、提高产品的竞争力，大多会在封装体内采用芯片堆叠技术，将多颗芯片进行三维空间上的堆叠，加上磨片工艺的成熟，芯片可以磨得很薄(通常在80um以内)，这样可以充分利用产品的有效集成空间。
然而在芯片堆叠时，不是所有的芯片都可以进行堆叠，由于不同芯片
3的外形尺寸和芯片上的焊盘的分布位置不理想，常常会出现芯片直接堆叠 后不能引线健合的现象，这对于标准外形尺寸或空间有限的封装产品而言， 往往会导致其封装方案无法实现。 主要原因如下
1、 下层芯片相对于上层芯片而言，外形尺寸太大，所以从芯片的悍盘 键合到基板的焊盘需要较长的引线，如图l，芯片U3下边缘的焊盘要键合
到基板上必须经过芯片Ul，由于芯片Ul太大，键合的线长要大于7.1mm， 这种方式不但增加了封装成本，而且可能会由于后道塑封工序的工艺问题 出现金线冲弯、短路、脱球等现象，从而导致产品失效。
2、 上下两层芯片的焊盘分布都在同一方向，且其中一颗芯片的悍盘键 合线的密度比较高，若另一颗芯片要在同方向键合到此处，容易出现短路 现象。如图2，芯片U3右边的焊盘不能键合到基板上，因为芯片U1右边 的焊盘键合线非常密集，很难在这个区域将芯片U3右边的焊盘键合到基 板上。
3、 芯片焊盘由于空间的限制，不能通过引线键合的方式连接到基板上， 导致芯片无法集成到封装产品内，严重时无法实现封装方案。如图3，芯 片Ul距U4芯片和Yl元件边缘只有200um， Ul上的焊盘无法键合到基 板上，导致产品封装方案无法实现。
由于上述空间的限制都有可能导致某些芯片无法堆叠键合或无法封装 入产品内，如果找不到可替代的、便于键合的芯片，会导致产品封装方案 无法实现。(三) 发明内容
本实用新型的目的在于克服上述不能堆叠键合或无空间键合的不足，
提供一种能将芯片上的焊盘的应用于SiP系统封装的载板芯片封装结构。
本实用新型的目的是这样实现的 一种应用于SiP系统封装的载板芯片封装结构，包括多颗芯片，将多颗芯片进行三维空间上的堆叠，其特征在于所述封装结构还包括有载板芯片，将载板芯片依附在需要进行悍盘转移的芯片上，所述载板芯片附于需要进行焊盘转移的芯片的上层或下层，将需要进行焊盘转移的芯片的焊盘用引线键合的方式与所述载板芯片上的焊盘相连，再通过载板芯片内的电路连接到载板芯片有空间引线键合的焊盘上，然后进行引线键合到基板。
本实用新型通过芯片焊盘的转移，充分利用封装产品的空余空间进行引线键合，从而实现縮小产品封装尺寸或在固定产品尺寸内封入复杂系统的目的。
由于磨片工艺的成熟，载板芯片可以磨得很薄(通常在80um以内)，
因此可以有效提高产品封装空间的利用率，特别适合应用于有封装厚度和
外形尺寸限制的产品，如MiroSD卡、SIM卡等，加上芯片的热性能和电气性能较为稳定，封装产品的性能不会因载板采用其它材料而导致热性能和电气性能的下降。
图1为以往多个芯片上下堆叠封装结构一示意图。图2为以往多个芯片上下堆叠封装结构二示意图。图3为以往多个芯片上下堆叠封装结构三示意图。 图4为本实用新型应用于SiP系统封装的载板芯片封装结构一示意图。 图5为图4中载板芯片U2内焊盘转移电路一示意图。 图6为方案一封装产品内键合线连接图。 图7为方案一载板芯片U2电路示意图。 图8为方案二封装产品内键合线连接图。 图9为方案二载板芯片U2电路示意图。 具体实施方式方案一
如图6，芯片U3是四边焊盘都需要引线键合，由于芯片Ul的外形 尺寸较大，如果U3直接堆在芯片Ul上，U3上边焊盘会由于芯片Ul边缘 距封装产品外形边缘很近，无处引线键合，U3下边焊盘会由于键合线太 长(距可键合的位置大约在4.63mm)，导致封装工艺不稳定致使其产品失效， 因此U3和Ul的外形尺寸和焊盘的分布位置不理想而不能直接堆叠在一 起，从而导致封装方案可能无法实现。
本方案上层芯片U3的焊盘通过键合线与载板芯片U2中间的焊盘相 连，载板芯片U2中间的焊盘通过芯片内部连接电路与载板芯片U2的左边 焊盘相连(见图7载板芯片电路连接线)，由于载板芯片U2左边有空间引 线键合，载板芯片U2的左边焊盘再通过键合线与基板相连，最终通过基 板上的电气线路连接，实现整个系统的相连。
此方案通过载板芯片U2，实现芯片U3焊盘的转移，从而实现芯片U3与芯片Ul的堆叠引线键合，并最终实现产品的封装方案。
方案二
参见图8，封装产品元器件较多，芯片Ul的外形尺寸较大，且芯片Ul的焊盘的分布位置不理想，无位置可引线键合，从而导致封装方案可能无法实现。
本方案通过芯片Ul上层依附载板芯片U2，芯片Ul的焊盘通过键合线与载板芯片U2下边的焊盘相连，载板芯片U2下边的焊盘通过内部电气线路与载板芯片U2右边的焊盘相连(见图9载板芯片资料)，由于载板芯片U2右边有空间引线键合，因此载板芯片U2的右边焊盘可通过键合线与基板相连，最终通过基板上的线路实现整个系统的相连。
此方案通过载板芯片U2实现芯片Ul焊盘点的转移，从而实现了在有限空间内封入芯片U1的目的，并最终实现产品的封装方案。
方案三
如图4实例举例，芯片U1相对于芯片U3的尺寸较大，芯片U3是一颗需要四边引线键合的芯片，如果将芯片U3直接堆叠在芯片U1上，芯片U3的上下两边焊盘无法键合到基板上，因此在芯片U3下层依附载板芯片U2，利用载板芯片U2将芯片U3原来四边引线键合的焊盘转移到芯片U2的左边焊盘上(如图4、 5)。
另外芯片Ul边缘距芯片U4和芯片U5元器件很近，无处引线键合，因此芯片Ul引线键合到载板芯片U2上，并通过载板芯片U2的内部连接电路(如图5)，将芯片Ul下边的焊盘转移到U2载板芯片右边有空间引线键合的焊盘上。
此方案通过载板芯片U2实现上层芯片U3焊盘和下层芯片U4焊盘的 转移，从而实现了在有限空间内封入芯片U1和U3的目的，并最终实现产 品的封装方案。
权利要求1、一种应用于SiP系统封装的载板芯片封装结构，包括多颗芯片，多颗芯片进行三维空间上的堆叠，其特征在于所述封装结构还包括有载板芯片(U2)，所述载板芯片(U2)依附在需要进行焊盘转移的芯片的上层或下层，所述需要进行焊盘转移的芯片的焊盘用引线键合的方式与所述载板芯片(U2)上的焊盘相连，再通过载板芯片(U2)内的电路连接到载板芯片(U2)有空间引线键合的焊盘上，然后将所述有空间引线键合的焊盘用引线键合到基板。
专利摘要本实用新型涉及一种应用于SiP系统封装的载板芯片封装结构，用于将芯片上的焊盘转移。它包括多颗芯片，多颗芯片进行三维空间上的堆叠，所述封装结构还包括有载板芯片(U2)，所述载板芯片(U2)依附在需要进行焊盘转移的芯片的上层或下层，所述需要进行焊盘转移的芯片的焊盘用引线键合的方式与所述载板芯片(U2)上的焊盘相连，再通过载板芯片(U2)内的电路连接到载板芯片(U2)有空间引线键合的焊盘上，然后将所述有空间引线键合的焊盘用引线键合到基板。本实用新型封装结构能将芯片上的焊盘通过载板芯片转移。
文档编号H01L25/00GK201408757SQ20092004481
公开日2010年2月17日 申请日期2009年5月20日 优先权日2009年5月20日
发明者翔 严, 李宗怿, 王新潮, 陈一杲 申请人:江苏长电科技股份有限公司