专利名称：具有电可控钉扎层的图像传感器的像素的制作方法
技术领域：
本发明涉及一种固体图像传感器。更具体地说，本发明涉及一种能够减小暗电流 以及在所有像素中形成均勻耗尽层的图像传感器。本发明可应用于含有钉扎光电二极管的 所有类型图像传感器，尤其有利于CIS (CMOS (互补金属氧化物半导体)图像传感器)。
背景技术：
一般说来，CMOS图像传感器将碰撞光子转换成在传感器像素中收集的电子以便检 测光。为此，CMOS图像传感器的像素包括光电二极管。尤其，CMOS图像传感器的像素包括 钉扎光电二极管以减小暗电流和增加累积电荷量。图1是示出按照现有技术的含有一个光电二极管和4个晶体管的4T像素的剖面 图，并且例示了相关电路图。参照图1，在ρ+硅衬底100上形成ρ-硅外延层101之后，蚀刻ρ-硅外延层101的 表面，从而形成填充了二氧化硅103的STI (浅沟槽隔离)区。二氧化硅103覆盖其余像素 表面。第一和第二浅ρ+掺杂区10 和104b用作STI区的下部和侧壁的钝化层以及像素 表面。像素表面的第一浅P+掺杂区10 用作钉扎光电二极管的钉扎层(pinning layer), 而作为STI区的下部和侧壁的钝化层的第二浅ρ+掺杂区104b用作防止在像素之间发生串 扰的势垒。如果将接地电压施加到ρ+硅衬底100，并将Vdd电压供应给η型掺杂区105，那么 包括钉扎光电二极管的η型掺杂区105将完全耗尽，从而可以形成耗尽区109。在这种情况 下，用作钉扎层的第一浅P+掺杂区10 防止耗尽区109扩展到硅与二氧化硅之间的界面 (即，硅外延层的表面)，从而阻止暗电流生成。在这种情况下，耗尽层109未到达硅表面的 状态叫做“表面钉扎”。在钉扎光电二极管的η型掺杂区105中收集光电荷。在完成了电荷收集循环之后， 来自η型掺杂区105的电荷马上接通栅极107，以便将电荷输送到FD(浮动扩散)区106。 复位晶体管118使FD区106复位到合适电位(例如，Vdd)。源极跟随晶体管114检测FD 区106的电荷。选择晶体管115寻址像素。通过传送栅极总线(用于Tx信号)112、复位栅极总线(用于Rx信号)120、和寻 址栅极总线(用于信号)121将控制信号供应给像素。将来自像素的输出供应给像素列 总线116。当光子122碰撞在像素上时，光子122按照其波长渗透到硅块中，从而形成电 子-空穴对。电子是在非耗尽区以及耗尽区108中生成的。从硅的非耗尽区中生成的电子 110扩散到η型掺杂区105中。但是，从中性非耗尽区中生成的电子可能横向扩散。于是，即使形成第二浅P+掺 杂区104b，在像素之间也可能发生串扰。因此，耗尽区深度(Xe) 111必须具有适当值。同时，如上所述，作为钉扎层的第一浅P+掺杂区10 用于表面钉扎。为此，必须优化第一浅P+掺杂区10 的掺杂水平。正如本领域的普通技术人员一般都知道的那样， PN结中的耗尽层由P掺杂层和N掺杂层的掺杂水平以及两个掺杂层之间的电位差决定。但是，按照现有技术，耗尽层的厚度只由掺杂水平决定，并且钉扎层具有地电位。但是，钉扎层并非完全地电位，而是处在浮置状态。这是因为具有大阻值的另一个 层(即，P外延层)将钉扎层与硅衬底101隔开预定距离，以及因为P外延层的阻值随STI 区的深度而变。其结果是，传统图像传感器中的光电二极管的钉扎层具有不稳定电位，致使不能 实现稳定的表面钉扎。另外，当将统一电位传送给所有像素中的钉扎层时，可以在像素之间实现均勻表 面钉扎。但是，在传统技术中，由于上述原因，不能取得像素之间的均勻表面钉扎。
发明内容
本发明就是为了解决出现在现有技术中的上述问题而作出的，因此，本发明的一 个目的是提供能够减小暗电流以及在所有像素中进行均勻表面钉扎的图像传感器的像素。本发明的另一个目的是提供集成了强制将电压施加到光电二极管的钉扎层上的 单元的图像传感器。本发明的再一个目的是提供能够在保持现有布局表面的面积的同时，将预定电压 供应给钉扎层的图像传感器。本发明的再一个目的是提供能够通过将具有相同强度的电位施加到所有像素的 钉扎层，改善像素之间的复位信号均勻性的图像传感器。本发明的再一个目的是提供能够通过将预定电压供应给与钉扎层连接的场阑带 (field-stop zone)，防止像素之间的串扰的图像传感器。依照本发明的一个方面，提供了图像传感器，包括含有钉扎层的钉扎光电二极 管；以及供压单元，所述供压单元与所述钉扎层连接，以便当所述钉扎光电二极管耗尽时， 将预定电压施加到所述钉扎层。依照本发明的另一个方面，提供了图像传感器的像素，包括含有钉扎层的钉扎光 电二极管；电荷传送晶体管，用于通过其栅极端接收传送控制信号，以便将所述钉扎光电二 极管累积的电荷传送到感测节点；以及二极管，所述二极管连接在所述电荷传送晶体管的 栅极端与所述钉扎层之间，以便将预定电压施加到所述钉扎层。依照本发明的再一个方面，提供了图像传感器的像素，包括含有钉扎层的钉扎光 电二极管；感测节点，用于接收累积在所述钉扎光电二极管中的电荷；复位晶体管，用于通 过其栅极端接收复位控制信号，以便将所述感测节点复位；以及二极管，所述二极管连接在 所述复位晶体管的栅极端与所述钉扎层之间，以便将预定电压施加到所述钉扎层。如上所述，在按照本发明的图像传感器中，可以电控制光电二极管的钉扎层。换句 话说，所述钉扎层在光电二极管的耗尽时段内未处在浮置状态，而是接收到预定电压。于 是，可以取得稳定的表面钉扎。由于将统一电压施加到所有像素中的光电二极管的钉扎层，所以可以获得像素之 间的均勻钉扎。另外，可以改善像素之间的复位信号均勻性。由于将电压施加到场阑掺杂区，所以形成从场氧化层到衬底的电场，从而防止了串扰。
本发明的上述和其它目的、特征和优点可以从如下结合附图的详细描述中明显看 出，在附图中图1是示出按照现有技术的4T像素的结构的视图；图2是示意性地示出按照本发明一个实施例的图像传感器的结构的方块图；图3是详细示出图2的供压部分的方块图；图4是示意性地示出按照本发明另一个实施例的图像传感器的像素的结构的方 块图；图5是示出图4的二极管部分包括多晶硅层时的衬底的剖面图；以及图6是示出图4的像素的布局图。
具体实施例方式在下文中，将参考附图描述本发明的示范性实施例。图2是示意性地示出按照本发明实施例的图像传感器的结构的方块图。参照图2，构成像素阵列210的像素212A、212B、212C、和212D包括由P+掺杂区 20 和N掺杂区205形成的钉扎光电二极管，P+掺杂区20 和N掺杂区205是衬底P-Epi 上的掺杂区。P+掺杂区20 用作钉扎层，并且该钉扎层与场氧化层FOX的横向表面和P+ 掺杂区20 下面的场阑掺杂区204b连接。供压部分220生成大约0. 5V到大约0. 9V的正电压，并且将正电压供应给钉扎光 电二极管的钉扎层20如。钉扎层20 在像素工作期间钉扎光电二极管耗尽的时段内接收 正电压。可以为一个像素配备一个供压部分220，也可以为多个像素配备一个供压部分 220。图3是示出供压部分220的结构的细节图。供压部分220包括生成正电压 Vpositive的电压生成器222以及通过控制信号CONT将正电压Vpositive传送给钉扎层的 开关部分224。控制信号CONT在钉扎光电二极管的耗尽时段内激活。另外，控制信号CONT 代表从多个像素当中选择特定像素时的选择信息。在按照本发明的图像传感器中，光电二极管的钉扎层在耗尽时段内直接接收预定 电压。该正电压具有稍高于接地电压的大约0. 5V到大约0. 9V的正电平。因此，由于钉扎层未处在浮置状态，而是在光电二极管的耗尽时段内接收预定电 压，所以钉扎层可以获得稳定的表面钉扎。另外，由于将电压均勻施加到所有像素中的光电二极管的钉扎层，所以在像素之 间可以表现出均勻钉扎。由于将电压施加到场阑掺杂区，所以形成从场氧化层FOX到衬底P-Epi的电场，从 而防止了串扰。换句话说，可以防止在光电二极管中收集的光电荷在光电荷输送到感测节 点(即，浮动扩散节点)之前泄漏到相邻像素中。图4是示出按照本发明另一个实施例的像素的结构的视图。参照图4，与前一个实施例不同，在没有附加电压生成器和附加开关的像素中另外形成二极管，以便可以将正电 压施加到钉扎层。参照图4，在P+硅衬底400上形成P硅外延层401，并且通过STI (浅沟槽隔离)工 艺在P硅外延层401中形成场氧化层FOX。另外，在P硅外延层401中形成P+掺杂区40 和N掺杂区405，从而形成钉扎光电二极管。第一和第二浅P+掺杂区40 和404b用作STI区的下部和侧壁的钝化层以及像 素表面。第一浅P+掺杂区40 用作钉扎光电二极管的钉扎层，并且作为STI区的下部和 侧壁的钝化层的第二浅P+掺杂区404b变成用作防止像素之间发生串扰的势垒的场阑掺杂 区。为感测节点形成N+掺杂区406，以便接收来自钉扎光电二极管的光电荷。感测节 点由受复位控制信号Rx控制的复位晶体管418复位。感测节点的值由源极跟随晶体管414 放大，并且当选择控制信号接通选择晶体管415时，将放大信号输送到像素输出线。累 积在钉扎光电二极管中的光电荷由受传送控制信号T1X控制的电荷传送晶体管407输送到 N+掺杂区406。在复位晶体管418的栅极端与P+掺杂区(钉扎层404a)之间另外形成二极管，以 便将正电压施加到钉扎层。当复位控制信号Rx具有VDD电压电平时，接通复位晶体管418。当复位控制信号 Rx具有地电平时，断开复位晶体管418。钉扎光电二极管在复位晶体管418被接通，以及电荷传送晶体管407被接通时耗 尽。换句话说，由于硅外延层401处在接地状态，所以将VDD电压传送给N型掺杂区405，从 而耗尽出现。在这种情况下，由于复位控制信号Rx的电压电平具有代表高逻辑状态的VDD， 所以二极管部分460使复位控制信号Rx下移，致使复位控制信号Rx以小正电平施加到钉扎层。传统上，耗尽层的厚度只由掺杂水平决定，并且钉扎层具有地电位。但是，钉扎层 不完成代表地电位。这是因为钉扎层与硅衬底相隔预定距离，并且由具有大阻值的另一个 层(即，P-硅外延层)与硅衬底隔开。按照本发明，由于强制将正电压施加到钉扎层，所以 钉扎层具有稳定电位。于是，可以更有效地实现表面钉扎。另外，当将统一电位输送给所有像素的钉扎层时，可以表现出较好特性。但是，按 照传统技术，钉扎层处在如上所述的浮置状态，致使像素不能表现出统一的钉扎层电位。按 照本发明，由于将正电压施加到每个像素的钉扎层，所以可以实现像素之间的均勻表面钉 扎。另外，由于将电压施加到场阑掺杂区404b，所以可以形成从场氧化层FOX到P+硅 衬底400之间的电场，从而防止了串扰。图5是示出图4的二极管部分460包括多晶硅层时的衬底501的剖面图。参照图5，将绝缘层502设置在衬底501上，并且在绝缘层502上形成多晶硅二极 管510。绝缘层502可以包括隔离区的场氧化层。在沉积了多晶硅层之后，通过掩膜和离子注入工艺形成多晶硅二极管510。多晶 硅二极管510含有P+区511和N区512，并且通过P+区511和N区512的PN结而构成一 个二极管。另外，多晶硅二极管510含有P+区513和N区514，并且通过P+区513和N区514的PN结而构成另一个二极管。这样，可以提供一个多晶硅二极管或多个多晶硅二极管。多晶硅二极管510的P型区与复位晶体管的栅极端连接，而多晶硅二极管510的 N型区与钉扎层连接。具体地说，P+区511通过触点504B和互连线50 与复位晶体管的 栅极端连接，另外，N+区516通过触点50 和互连线50 与钉扎层连接。N+区513和P+ 区514通过宽触点5(Mc相互连接。标号503代表绝缘层。图6是示出图4的像素的布局图。如图6所示，多晶硅二极管610可以不分散现有布局地与钉扎层和复位晶体管的 栅极端连接。换句话说，可以在保持现有像素布局表面的布局面积的同时将正电压供应给 钉扎层。同时，如上所述，光电二极管在复位晶体管和电荷传送晶体管被接通时耗尽。因 此，按照本发明的另一个实施例，为了在光电二极管耗尽时将正电压施加到钉扎层，可以与 参考图4、5和6所述的实施例相似地在电荷传送晶体管的栅极端与钉扎层之间形成二极管。另外，尽管上面针对4T像素结构描述了本发明的实施例，但本领域的普通技术人 员应该充分明白，本发明也可应用于3T像素结构，因为本领域的普通技术人员一般都知 道，图像传感器可以具有没有电荷传送晶体管的3T像素结构。尽管为了例示目的已经描述了本发明的示范性实施例，但本领域的普通技术人员 应该懂得，可以不偏离如所附权利要求书公开的本发明的范围和精神地作出各种修改、添 加和替代。
权利要求
1.一种图像传感器，包括具有钉扎层的钉扎光电二极管；以及供压单元，所述供压单元与所述钉扎层连接，以便当所述钉扎光电二极管耗尽时，将预 定电压施加到所述钉扎层。
2.如权利要求1所述的图像传感器，进一步包括与所述钉扎层连接以接收电压的场阑 掺杂区。
3.如权利要求1或2所述的图像传感器，其中所述钉扎光电二极管配备在像素阵列的 每个像素中，并且为多个像素配备所述供压单元。
4.如权利要求1或2所述的图像传感器，其中所述供压单元包括 生成电压的电压生成器；以及通过开关控制信号将电压传送给所述钉扎层的开关单元。
5.如权利要求4所述的图像传感器，其中所述开关控制信号在所述钉扎光电二极管耗 尽的时段内激活。
6.如权利要求1或2所述的图像传感器，其中所述电压是正电压。
7.如权利要求5所述的图像传感器，其中所述电压在0.5V到0. 9V的范围内。
8.一种图像传感器的像素，其包括 具有钉扎层的钉扎光电二极管；电荷传送晶体管，用于通过其栅极端接收传送控制信号，以便将所述钉扎光电二极管 累积的电荷传送到感测节点；以及二极管，所述二极管连接在所述电荷传送晶体管的栅极端与所述钉扎层之间，以便将 预定电压施加到所述钉扎层。
9.如权利要求8所述的像素，进一步包括与所述钉扎层连接以接收电压的场阑掺杂区。
10.如权利要求8或9所述的像素，其中所述二极管包括相互串联的至少两个二极管。
11.如权利要求8或9所述的像素，其中所述二极管降低输入到所述电荷传送晶体管的 栅极端以及与高逻辑电平相对应的电压，并且将所述电压施加到所述钉扎层。
12.如权利要求8或9所述的像素，其中所述二极管包括PN结多晶硅层，所述PN结多 晶硅层包含在所述电荷传送晶体管的栅极端这一侧形成的P型区域和在所述钉扎层上形 成的N型区域。
13.如权利要求8或9所述的像素，其中所述电压是在0.5V到0. 9V的范围内的正电压。
14.如权利要求8或9所述的像素，进一步包括通过其栅极端接收复位控制信号以便将 感测节点复位的复位晶体管。
15.如权利要求14所述的像素，进一步包括将源极跟随晶体管的输出传送到像素输出 线的选择晶体管。
16.如权利要求8或9所述的像素，进一步包括与所述感测节点连接的源极跟随晶体管。
17.一种图像传感器的像素，其包括 具有钉扎层的钉扎光电二极管；感测节点，用于接收累积在所述钉扎光电二极管中的电荷； 复位晶体管，用于通过其栅极端接收复位控制信号，以便将所述感测节点复位；以及 二极管，所述二极管连接在所述复位晶体管的栅极端与所述钉扎层之间，以便将预定 电压施加到所述钉扎层。
18.如权利要求17所述的像素，进一步包括与所述钉扎层连接以接收电压的场阑掺杂区。
19.如权利要求17或18所述的像素，其中所述二极管包括相互串联的至少两个二极管。
20.如权利要求17或18所述的像素，其中所述二极管降低输入到所述电荷传送晶体管 的栅极端以及与高逻辑电平相对应的电压，并且将所述电压施加到所述钉扎层。
21.如权利要求17或18所述的像素，其中所述二极管包括PN结多晶硅层，所述PN结 多晶硅层包含在所述复位晶体管的栅极端这一侧形成的P型区域和在所述钉扎层上形成 的N型区域。
22.如权利要求17或18所述的像素，其中所述电压是在0.5V到0. 9V的范围内的正电压。
23.如权利要求17或18所述的像素，进一步包括与所述感测节点连接的源极跟随晶体管。
24.如权利要求23所述的像素，进一步包括选择晶体管，用于将所述源极跟随晶体管 的输出传送到像素输出线。
25.如权利要求17或18所述的像素，进一步包括电荷传送晶体管，响应传送控制信号， 将电荷从所述钉扎光电二极管传送到所述感测节点。
全文摘要
本发明公开了具有电可控钉扎层的钉扎光电二极管以及含有它的图像传感器。按照本发明的图像传感器在光电二极管耗尽的部分中不处于浮置状态。在该图像传感器中，将统一电压施加到所有像素的光电二极管钉扎层，并且将电压均衡地施加到掺杂场阑带。因此，该图像传感器能够在像素之间达到均匀钉扎，并且改善了像素之间的复位信号均匀性。而且，该图像传感器通过形成从场氧化膜到衬底的电场防止了串扰。
文档编号H01L27/146GK102132410SQ200980132289
公开日2011年7月20日 申请日期2009年8月19日 优先权日2008年8月20日
发明者河万崙 申请人:科洛司科技有限公司