专利名称：包括开放体积的选择装置、包括所述选择装置的存储器装置及系统以及用于形成所述选 ...的制作方法
技术领域：
本发明的实施例大体来说涉及包括开放体积的选择装置(例如，金属-绝缘体-绝缘体-金属(MIIM) 二极管)、包括此类选择装置的存储器装置及电子系统，且涉及制作此类选择装置的方法。
背景技术：
金属-绝缘体-绝缘体-金属(MIIM) 二极管包括安置于两种类型的金属之间的两个电绝缘体。所述材料经修整以使得响应于施加正向偏压而于所述两个绝缘体之间形成量子井，从而实现高能量量子穿隧。因此，当向顶部金属施加超过其临限值的电压时，穿隧电子跨越所述量子井而加速。在集成电路中，量子穿隧比给开关接面充电更快，此部分地因为电荷行进穿过金属而非速度更慢的材料(例如，硅)。MIIM 二极管可广泛并入于使用常规CMOS制造以及其它半导体及印刷电路技术的电路内。MIIM二极管具有比金属绝缘体金属(MIM) 二极管更锐的正向电流到电压(I-V)曲线，且因此可用作具有可能与许多衬底技术相容的极高速性能能力的穿隧装置。MIIM 二极管的使用可能减小成本、大小并改进高速存储器装置的性能。然而，与德布罗意(de Broglie)电子波长相比，用于MIIM二极管中的绝缘体材料必须相对较薄，且因此常规沉积工艺可在金属与绝缘体的界面处导致不期望的化学混合。 此外，对于用作二极管的MIIM，必须存在导致所述二极管正向特性电流-电压(I-V)曲线中的锐弯曲的优选穿隧方向。由于金属-绝缘体界面处的电子陷阱所导致的接触周缘或界面电流处的高电场，在MIIM 二极管中可发生显著边缘泄漏。由于高泄漏电流，MIIM 二极管通常可展现不良整流行为。如可通过避免前文所提及的化学混合及由常规MIIM 二极管例示的选择装置所展现的边缘泄漏而实现的I-V性能中增加的不对称性及非线性将引起此类装置的较佳整流性能。鉴于上文，此项技术中需要在展现增加的不对称I-V曲线及相关联的经改进整流行为时可按比例调整为较小大小的选择装置以及形成此类选择装置的方法。
图IA是图解说明本发明的包括根据本发明的选择装置的存储器装置的实施例的部分横截面侧视图IB展示图IA中所展示的一个选择装置的电极、绝缘体及间隔件且用于图解说明其一种操作方式；图2是本发明的存储器装置的图示，其中根据本发明的选择装置安置成简单矩阵形式；图3A到图3F是工件的实施例的部分横截面侧视图且图解说明形成图IA及图IB 中所展示的选择装置的方法的实施例；图4A到图4F是工件的实施例的部分横截面侧视图且图解说明形成图IA及图IB 中所展示的选择装置的方法的另一实施例；图5A到图5C是工件的实施例的部分横截面侧视图且图解说明形成图IA及图IB 中所展示的选择装置的方法的又一实施例；且图6是展示本发明的选择装置的电流-电压(I-V)关系与常规选择装置的电流-电压(I-V)关系之间的比较的图表。
具体实施例方式如下文进一步详细论述，在一些实施例中，本发明包含制作包括用作绝缘体的开放体积的选择装置(例如，金属-绝缘体-绝缘体-金属(MIIM)装置)的方法。在额外实施例中，本发明包含包括一个或一个以上此类选择装置的存储器装置及电子系统。一个或一个以上此类选择装置可与存储器单元电连通以形成存储器装置。在其它实施例中，本发明包括形成此类选择装置的方法。此类方法可包括在导电材料与绝缘体材料之间形成开放体积，所述开放体积用作具有低介电常数的高带隙绝缘体。如本文所使用的术语“选择装置”意指且包括可作为开关操作的装置，所述开关端视所施加的电压电势的量处于“关断”状态或“接通”状态中，更特定来说，当所施加的电流达到临限电压或当前电压时切换到所述接通状态且在所述关断状态中可展现大致不导电状态。如本文所使用，术语“衬底”意指包括半导体型材料层的任一结构，所述半导体型材料包括(举例来说)硅、锗、砷化镓、磷化铟及其它III-V或II-VI型半导体材料。举例来说，衬底不仅包括常规衬底而且包括其它体半导体衬底，例如(以非限制性实例的方式) 绝缘体上硅(SOI)型衬底、蓝宝石上硅(S0Q型衬底及由基底材料层支撑的硅外延层。半导体型材料可以是经掺杂或未经掺杂。此外，当在以下描述中提及“衬底”时，可能已利用先前工艺步骤在所述衬底的表面中或表面上方至少部分地形成电路或装置的元件或组件。本文中所呈现的图解说明并非打算作为任一特定选择装置、存储器装置、存储器单元或系统的实际视图，而仅是用于描述本发明的理想化表示。另外，图式之间的共同元件可保持相同数字标号。图IA是本发明的存储器装置100的实施例的部分横截面示意图。存储器装置100 可包括包含多个选择装置102的集成电路，所述多个选择装置中的每一者耦合到存储器单元104。在一些实施例中，选择装置102及存储器单元104可以一阵列布置于衬底101上或所述衬底中。以实例而非限制性方式，选择装置102可布置成多个行及列。图IA是穿过衬底101垂直截取的部分横截面图且图解说明所述阵列的共同行或列中的四个选择装置 102。
选择装置102中的每一者可包括导电材料114及安置于其上的结构106，结构106 包含任选电介质材料112、另一电介质材料110、另一导电材料108及选择装置102内的至少一个开放体积118。为促进图解说明，在图1中将选择装置102展示为占据衬底101的主要垂直部分。然而应理解，实际上，衬底101可能比所图解说明的相对较厚，且选择装置102 可占据衬底101的相对较薄部分。此外，仅用交叉影线画出选择装置102的主动元件(即， 选择装置102的电荷载流子所行进穿过的元件)或用于形成此类主动元件的材料以简化本文的横截面图。举例来说，选择装置102可安置于另一电介质材料113内。每一选择装置102可经由(举例来说)导电触点1 任选地与存储器单元104进行实体接触或电接触。在一些实施例中，每一选择装置102可借助导电触点IM来与存储器单元104电连通，且每一存储器单元104可与导电线126电连通。作为非限制性实例，存储器单元104中的每一者可包括基于电荷的存储器单元或相变存储器单元。每一选择装置102还可借助电触点(未展示) 与另一导电线(未展示)电连通。在额外实施例中，导电材料114可仅包含另一导电线的一区域或部分。图IB是图IA中所展示的一个选择装置102的导电材料114、任选电介质材料112、 另一电介质材料110、另一导电线108及开放体积118的放大视图。间隔件116可安置于导电材料114上，从而上覆于另一导电材料108、另一电介质材料110及任选电介质材料112 上的侧壁132。以非限制性实例的方式，开放体积118可具有介于约5 A与约20 A之间且更特定来说约10 A的平均深度(其绘示为dl)。每一选择装置102的开放体积118可(举例来说)延伸到电介质材料112中，如图1的虚线所展示。举例来说，可基于电介质材料112 及另一电介质材料110的组成且基于上覆的另一导电材料108的厚度来选择开放体积118 的宽度(其绘示为《I)。在额外实施例中，电介质材料112可以是不存在且开放体积118可在临近间隔件116之间大致延伸以在另一电介质材料110的相对表面与导电材料114之间形成孔隙。随着将选择装置102按比例调整为更小装置大小，选择装置102的边缘(即，外周缘)形成更大百分比的总面积的选择装置102，从而导致增加的边缘泄漏，此可对选择装置 102的整流行为具有消极影响。为对增加的边缘泄漏进行补偿，可提供开放体积118，开放体积118用作具有约一(1)的介电常数的高带隙绝缘体。在选择装置102中包括作为绝缘体的开放体积118实现对选择装置102的更小的按比例调整同时最小化边缘场效应(即， 边缘泄漏)并提供展示更大的不对称电流及增强的整流行为的选择装置102。如图2中所展示，存储器装置200可包括存储器单元204的阵列，所述存储器单元中的每一者耦合到布置成简单矩阵形式的选择装置202以用于将信息选择性地写入到存储器单元204或从存储器单元204选择性地读取信息；及各种电路，其包括(举例来说) 第一电极231、用于选择性地控制所述第一电极231的第一驱动电路233、第二电极235、用于选择性地控制第二电极235的第二驱动电路237及信号检测电路(未展示)。第一电极231可大致用作字线以用于线选择且与第一电极231垂直布置的第二电极235可大致用作位线以用于行选择。特定来说，第一电极231在方向X上以预定间距布置于存储器装置200的主要平面中且第二电极235在与方向X垂直的方向Y上以预定间距布置。在额外实施例中，可分别反转第一电极及第二电极031及23 以使得第一电极231可大致用作位线而第二电极235大致用作字线。参考图3A到图3F描述可用于形成例如图1中所展示的选择装置102的方法的实施例。参考图3A，可提供包括导电材料314及电介质材料312的工件300。导电材料314 可包含具有低功函数的金属(例如(举例来说)，硅化钽(TaSi2)、钽与硅的合金、钽与氮的合金)且可使用(举例来说)在集成电路制作技术中已知的金属层沉积技术(例如，化学气相沉积(CVD)、物理气相沉积(PVD)、溅镀、热蒸发或电镀)形成所述导电材料。在一些实施例中，可在衬底(未展示)上方形成导电材料314，如先前所描述，所述衬底可包含半导体材料的全晶片或部分晶片或者例如玻璃或蓝宝石的材料。还可以类似方式在所述衬底的表面上或表面中形成额外特征，例如(举例来说)，导电线(在额外实施例中，其可仅包含导电垫)及电触点(在形成导电材料314之前及/或之后)，但在图3A到图3F中未图解说明包括此类额外特征的衬底以简化所述图。可在工件300上方(即，在导电材料314的经暴露主要表面上方)提供电介质材料312且所述电介质材料可具有小于约Inm且更特定来说介于约5 A与约20 A之间的厚度。 以实例而非限制性方式，电介质材料312可包含具有介于约2到约10之间的介电常数(ε ) 及具有介于约6eV与约IOeV之间的带隙的材料。举例来说，电介质材料312可包括氧化物 (例如，二氧化硅(SiO2))、氮化物(例如，氮化硅(Si3N4))、非晶碳或氧化铝(Al2O3),且可使用化学气相沉积(CVD)工艺、通过分解原硅酸四乙酯(TEOS)、通过旋涂工艺或通过集成电路制作技术中已知的任一其它工艺来形成所述电介质材料。参考图3B，另一电介质材料310可形成于电介质材料312上方且与其接触。举例来说，另一电介质材料310可包括结晶材料且包括铪、锆、钛、碲、其氧化物、其组合及其合金。以非限制性实例的方式，可使用例如原子层沉积(ALD)工艺、化学气相沉积(CVD)工艺或物理气相沉积(PVD)工艺等常规工艺来将另一电介质材料310形成为具有介于约2nm与约8nm之间且更特定来说约5nm的厚度。在一些实施例中，另一电介质材料310可包括可 (举例来说)使用原子层沉积(ALD)工艺沉积的多个层(未展示)以形成层压或夹层结构。另一导电材料308可形成于另一电介质材料310上方且可包含(举例来说)具有高功函数的金属，例如钼、钛、氮化钛、铑、铱、钌、其组合及其合金。另一导电材料308可具有介于约5nm到约30nm之间且更特定来说介于约IOnm到约20nm之间的平均厚度，可通过使用(举例来说)物理气相沉积(PVD)工艺(例如，溅镀或热蒸发)、化学气相沉积(CVD) 工艺、无电沉积工艺或用于形成籽晶层的无电沉积工艺随后是后续电镀工艺来形成所述另一导电材料。如图3C中所展示，可穿过另一导电材料308、另一电介质材料310及电介质材料 312形成开口 328，从而形成结构306且暴露另一导电材料308、另一电介质材料310及电介质材料312中的每一者的侧壁332。虽然图3C展示多个开口 3 以使所述横截面图容易理解，但可形成单个开口 328。作为非限制性实例，可通过使用(举例来说)各向异性干式反应性离子(即，等离子)蚀刻工艺经由掩模(未展示)中的孔口移除另一导电材料308、另一电介质材料310及电介质材料312中的每一者的一部分来形成开口 3 中的每一者。所述掩模可以是(举例来说)光致抗蚀剂材料或电介质抗反射涂层(DARC)材料。移除另一导电材料308、另一电介质材料310及电介质材料312中的每一者的一部分可暴露导电材料314的表面330。可基于另一导电材料308、另一电介质材料310、电介质材料312、导电
7材料314及所述掩模的组成来选择用于形成开口 3 的蚀刻剂的特定组成。作为非限制性实例，另一导电材料308可以是钼，另一电介质材料310可以是非晶碳，电介质材料312可以是二氧化硅，且导电材料314可以是氮化钽。可引入含氯蚀刻剂以用于经由所述掩模中的孔口选择性地移除另一导电材料308、另一电介质材料310、电介质材料312，从而形成开 口 328 。仍参考图3C，可移除电介质材料312的另一部分以在电介质材料312中形成底切 334，底切334中的每一者暴露另一电介质材料310及导电材料308的相对表面。可使用各向异性湿式蚀刻工艺或各向异性干式(即，反应性离子)蚀刻工艺来形成底切334。以非限制性实例的方式，另一导电材料308是钼，另一电介质材料310是氧化铪，且电介质材料 312是二氧化硅，且导电材料314是氮化钽，且可将以介于约500 1与约100 1之间的比率包括水与氢氟酸的溶液施加到侧壁332以在二氧化硅中形成底切334。另外，电介质材料312可由非晶碳形成且可暴露于氧等离子以在其中形成底切334。如图3D中所展示，在形成底切334之后，可在工件300上方(即，在另一导电材料 308及导电材料314的经暴露表面上方及在开口 3 的侧壁332上方)沉积间隔件材料336 以形成由间隔件材料336、电介质材料312、另一电介质材料310及导电材料314的环绕表面所界定的开放体积318。间隔件材料336可包括(举例来说)二氧化硅或氮化硅且可使用原子层沉积(ALD)工艺或化学气相沉积(CVD)工艺来形成。以实例而非限制性方式，可在工件300上方将间隔件材料336的保形层(未展示)沉积为足以为开放体积318提供支撑的厚度。然后，可移除间隔件材料336的一部分以形成安置于选择装置302的周缘周围的间隔件316，例如图3E中所展示的那些间隔件。可使用常规各向异性蚀刻工艺(本文中未对其进行详细描述)来形成间隔件316。作为非限制性实例，间隔件材料336可包括氮化硅且可使用氢溴酸(HBr)与六氟化硫(SF6)的混合物来执行等离子蚀刻工艺以形成横向密封开放体积318的间隔件316。间隔件316中的每一者可从导电材料314的表面330延伸，从而上覆于侧壁332上。图3F展示图3E中所展示的工件300的俯视图，所述工件包括多个选择装置302， 选择装置302中的每一者包括另一导电材料308、电介质材料(未展示)及另一电介质材料 (未展示)的安置于导电材料314上方的部分。在图3F中由虚线表示的开放体积318安置于所述电介质的外周缘周围。选择装置302中的每一者可具有介于约25nm与约75nm之间且更特定来说约50nm的横向尺寸D1及D2。间隔件316定位于导电材料314的表面330 上，从而上覆于侧壁332上。开放体积318的形成提供具有约1的介电常数(ε )的绝缘体，此促进甚至以更小装置大小形成具有增强的整流行为的选择装置302。可以足够低的温度执行在形成开放体积318中所利用的工艺以便防止电介质材料(即，另一电介质材料310及电介质材料312) 与导电材料(即，另一导电材料308及导电材料314)之间的化学混合。下文参考图4Α到图4F描述用于形成例如图IA及图IB中所展示的选择装置102 的方法的另一实施例。如图4Α中所展示，可提供工件400，所述工件包括穿过电介质材料 312及另一电介质材料310以及另一导电材料308形成从而暴露导电材料314的表面330 的开口 328。可以先前参考图3Α到图3C所描述的方式形成图4Α中所展示的工件300。
参考图4B，可任选地使用与先前关于图3C所描述的那些方法相同或大致类似的方法来移除电介质材料312的另一部分以在电介质材料312中形成底切334。此后，可任选地施加由虚线表示的牺牲材料342以至少部分地填充底切334中的每一者。以非限制性实例的方式，牺牲材料342可由硬掩模材料(例如，非晶碳)形成且可使用例如原子层沉积 (ALD)工艺等常规方法来沉积。如图4C中所展示，在形成开口 3 且任选地形成底切334并用牺牲材料342填充底切334之后，可将间隔件材料336施加于工件400上方。以非限制性实例的方式，间隔件材料336可包括二氧化硅或氮化硅且可使用原子层沉积(ALD)工艺或化学气相沉积(CVD) 工艺来形成。在间隔件材料336的沉积期间，任选牺牲材料342可防止间隔件材料336沉积于任选底切334中。然后，如先前相对于图3E所描述，可执行常规间隔件蚀刻以形成如图4D中所展示的包括间隔件316的工件400。间隔件316可覆盖另一导电材料308、另一电介质材料310及电介质材料312或牺牲材料342，从而填充沿开口 3 的侧壁332暴露的任选底切。参考图4D，在形成间隔件316之后，可从侧壁332移除间隔件316中的至少一者以暴露电介质材料312的一部分或(如果存在)牺牲材料342(其由虚线表示)的一部分。 可借助常规图案化技术(例如，遮蔽及蚀刻)(本文中未对其进行详细描述)来执行对间隔件316中的至少一者的移除。以非限制性实例的方式，可施加掩模(未展示)并选择性地对其进行图案化以经由所述掩模暴露间隔件316中的至少一者的表面，且可使用(举例来说) 湿式化学蚀刻工艺来移除间隔件316中的至少一者。图4E是图4F中所展示的工件400在移除间隔件316中的一者以暴露侧壁332中的至少一者之后的俯视图。参考图4F，在移除间隔件316中的至少一者之后，可移除牺牲材料342 (如果存在)及电介质材料312的经暴露部分以形成开放体积318。作为非限制性实例，可使用各向异性干式反应性离子(即，等离子)蚀刻工艺来在不移除电介质材料312的情况下选择性地移除牺牲材料342以形成仅部分地延伸到电介质材料312中的开放体积318，如由虚线表示。另外，可使用(举例来说)各向异性干式反应性离子(即，等离子)蚀刻工艺来大致完全移除电介质材料312以便形成开放体积318'，从而暴露电介质材料及介于间隔件316 之间的另一金属的相对表面。下文参考图5A到图5C描述可用于形成例如图1中所展示的选择装置102的实施例的方法的又一实施例。参考图5A，可提供工件500，所述工件包括导电材料314、电介质材料512、另一电介质材料310及另一导电材料308。导电材料314可包括具有低功函数的金属，例如先前相对于图3A所描述的那些金属。电介质材料512可包括氧化物(例如，二氧化硅(Si02))、氮化物(例如，氮化硅(Si3N4))、非晶碳或氧化铝(Al2O3),且可包括可遍布电介质材料512分布的多个纳米点M4。纳米点544可包括(举例来说)具有介于约5 A与约20 A之间的平均直径的硅粒子或金属粒子。继续参考图5A，可在工件500上方形成另一电介质材料310及导电材料308，且可使用与先前关于图3B及图3C所描述的那些方法相同或大致类似的方法来形成多个开口 328。如图5B中所展示，可移除电介质材料312以使得纳米点544支撑另一电介质材料 310及导电材料308的上覆部分。以非限制性实例的方式，电介质材料312是非晶碳，纳米
9点544由金属形成，且可使用各向异性氧等离子蚀刻来移除所述碳，而纳米点544保留于另一电介质材料310的表面与另一导电材料314的表面之间。移除电介质材料312导致开放体积318的形成，所述开放体积可用作具有约1的介电常数的绝缘体以减小寄生电容。参考图5C，可使用先前相对于图3E所描述的方法来在另一导电材料308、另一电介质材料310、电介质材料312的侧壁332上方形成间隔件316以围封开放体积318且为所述开放体积提供额外支撑。实例图6展示常规选择装置601的电压-电流密度特性与包括开放体积的选择装置 602(例如，图IA及图IB中所展示的选择装置(102))的电压-电流密度特性的比较。选择装置601及选择装置602中的每一者可包括通过第一绝缘体及第二绝缘体彼此间隔开的第一电极及第二电极。可将所述第一绝缘体安置于所述第二电极上方，且可将所述第二绝缘体安置于所述第一绝缘体与所述第一电极之间。所述第一电极可包括具有约4. 40的功函数的金属，所述第二电极可包括具有约5. 25的功函数的金属，且所述第二绝缘体可包括包含氧化铪(HfO2)及氧化锆(ZrO2)的纳米层压电介质。常规选择装置601可包括包含二氧化硅的第一绝缘体，而相比之下，选择装置602可包括包含开放体积的第一绝缘体。当施加到两个选择装置的驱动电压相同时，选择装置601的电流密度大于选择装置602的电流密度。换句话说，当电流密度相同时，选择装置602的驱动电压小于选择装置 601的驱动电压。在正向偏压中，可在所述第一绝缘体与所述第二绝缘体之间形成量子井， 从而产生图6中所展示的正向曲线。对于选择装置602，与针对选择装置601的正向曲线相比，所述正向曲线展现急剧更锐的非线性电流-电压特性，从而表现减小的电阻及增加的整流行为。因此，利用开放体积作为选择装置中的第一绝缘体产生展现增加的非线性及高度不对称电流-电压特性的选择装置。虽然可易于对本发明作出各种修改及替代形式，但其特定实施例已以实例方式展示于图式中且详细描述于本文中。然而，应理解，本发明并不限于所揭示的特定形式。而是，本发明涵盖属于由以上所附权利要求书及其合法等效形式所界定的本发明范围内的所有修改、变化及替代形式。
权利要求
1.一种形成选择装置的方法，其包含形成至少一个开口，所述至少一个开口延伸穿过导电材料、电介质材料及另一电介质材料且暴露下伏于所述电介质材料的另一导电材料的表面以在所述另一导电材料的所述表面上形成多个离散结构；移除所述另一电介质材料的一部分以形成在所述多个离散结构中的每一者的所述电介质材料的一部分下方延伸的至少一个底切；及在所述多个离散结构中的每一者的侧壁上方形成间隔件以从所述至少一个底切形成开放体积。
2.根据权利要求1所述的方法，其中移除所述另一电介质材料的一部分以形成在所述多个离散结构中的每一者的所述电介质材料的一部分下方延伸的至少一个底切包含执行各向同性蚀刻以相对于金属、所述电介质材料及另一金属来底切所述另一电介质材料。
3.根据权利要求2所述的方法，其中执行各向同性蚀刻以相对于所述金属、所述电介质材料及所述另一金属来底切所述另一电介质材料包含底切所述另一电介质材料以形成在所述另一电介质材料下方横向延伸从约Inm到约IOnm的所述至少一个底切。
4.根据权利要求1所述的方法，其中移除所述另一电介质材料的一部分以形成在所述多个离散结构中的每一者的所述电介质材料的一部分下方延伸的至少一个底切包含移除二氧化硅、非晶碳及氧化铝中的至少一者的一部分以形成所述至少一个底切。
5.根据权利要求1所述的方法，其进一步包含在于所述多个结构的所述侧壁上方形成所述间隔件之前用牺牲材料填充所述至少一个底切。
6.根据权利要求5所述的方法，其进一步包含在于所述多个结构的所述侧壁上方形成所述间隔件之后移除所述至少一个底切中的所述牺牲材料。
7.根据权利要求1所述的方法，其中移除所述另一电介质材料的一部分以形成在所述多个离散结构中的每一者的所述电介质材料的一部分下方延伸的至少一个底切包含对散布于其中的多个纳米点具有选择性地移除所述另一电介质材料。
8.根据权利要求1所述的方法，其中移除所述另一电介质材料的一部分以形成在所述多个离散结构中的每一者的所述电介质材料的一部分下方延伸的至少一个底切包含大致完全移除所述另一电介质材料。
9.一种选择装置，其包含导电材料；另一导电材料，其上覆于电介质材料上；及开放体积，其至少部分地由所述导电材料的表面及所述电介质材料的相对表面来界定。
10.根据权利要求9所述的装置，其进一步包含定位于所述导电材料的表面上、上覆于由所述另一导电材料及所述电介质材料界定的侧壁上的间隔件。
11.根据权利要求9所述的装置，其进一步包含安置于所述导电材料的所述表面的一部分与所述电介质材料的所述相对表面之间的另一电介质材料。
12.根据权利要求11所述的装置，其中所述开放体积安置于所述另一电介质材料的周缘周围。
13.根据权利要求9所述的装置，其进一步包含安置于所述开放体积内的多个纳米点。
14.一种存储器装置，其包含 至少一个存储器元件；多个位线； 至少一个字线；及至少一个选择装置，其包含 导电材料；及以开放体积而与所述导电材料间隔开的结构，所述结构包含上覆于电介质材料上的另一导电材料。
15.一种电子系统，其包含 至少一个电子信号处理器；至少一个存储器装置，其经配置以与所述至少一个电子信号处理器电连通，所述至少一个存储器装置包含至少一个选择装置，所述至少一个选择装置包括导电材料、另一导电材料、安置于所述另一导电材料的与所述导电材料相对的表面上方的电介质材料及在所述电介质材料与所述导电材料之间延伸的开放体积；及输入装置及输出装置中的至少一者，其经配置以与所述至少一个电子信号处理器电连
全文摘要
本发明揭示包括开放体积的选择装置，所述开放体积用作具有低介电常数的高带隙材料。所述开放体积可在所述选择装置中提供较非线性、不对称的I-V曲线及增强的整流行为。所述选择装置可包含(举例来说)金属绝缘体绝缘体金属(MIIM)装置。可使用各种方法来形成选择装置及包括此类选择装置的存储器系统。存储器装置及电子系统包括此类选择装置。
文档编号H01L29/861GK102217077SQ200980146099
公开日2011年10月12日 申请日期2009年11月9日 优先权日2008年11月19日
发明者古尔特杰·S·桑胡, 巴斯卡尔·斯里尼瓦桑 申请人:美光科技公司