专利名称：主存储器连接器的制作方法
技术领域：
本发明涉及一种主存储器连接器，更明确地说，本发明涉及一种符合电子工程设 计发展联合会议(Joint Electron Device Engineering Council，JEDEC)标准的主存储器 连接器。
背景技术：
连接器用来组装于主板/电路板上，以提供用户可以将主存储器插拔。在现有技 术中，主存储器连接器皆设计为穿孔式。穿孔式主存储器连接器的好处是因为穿孔式主存 储器连接器的接脚会穿过电路板而固定，因此可让使用者更为容易插拔主存储器，且穿孔 式主存储器连接器会有很大的支撑力而不会因为多次插拔造成接触不良。然而，由于主存储器速度越来越快，信号完整性的问题也越来越严重。如果信号 传递间的阻抗设计不良，加上彼此邻近间的信号干扰(cross-talk)过大，可能造成信号异 常，而导致所应用的系统无法正常运作。目前电脑的主板上所使用的主存储器连接器皆设 计为具有穿孔式接脚(连接器组装于主板上时，需穿过印刷电路板(Print Circuit Board, PCB)主存储器，造成PCB每一板层在穿孔式接脚的主存储器连接器的接脚附近的空间受到 穿孔式接脚的限制，只剩有限的空间让PCB上的线路可能无法设计成最佳阻抗的宽度，或 是让线路之间有较大的距离而有较少的干扰。请参考图1。图1为现有技术的主存储器连接器100的示意图。主存储器连接器 100为一符合JEDEC标准的连接器，如接脚大小、接脚与接脚之间的间距等。主存储器连接 器100为穿孔式主存储器连接器，用来组装于电路板110上以与电路板上的组件耦接，以提 供主存储器120可在主存储器连接器100上进行插拔。主存储器120包含多个动态随机存 取存储器(DynamicRandom Access Memory，DRAM) 121、凹槽122以及主存储器插头123。主 存储器连接器100包含多个穿孔式接脚101、一插座102，以及一卡榫103。插座102包含一 插槽(图未示)，以便于让主存储器120可将主存储器插头123插于插座102，进而通过多 个接脚101与电路板110连接。卡榫103用来在主存储器120插入插座102后，扣合于主 存储器120的凹槽122，以固定主存储器120。电路板110上设置有对应于多个接脚101的 贯孔(via) 111，以提供接脚101穿过然后再固定于电路板110上。如此虽然可以让主存储 器连接器100稳固地组装于电路板110上，然而由于JEDEC标准所规定的接脚数目与接脚 间的间距，使得在电路板110上所设置的贯孔111数量庞大且密集，造成走线上的困难与干 扰。即使增加电路板110的层数来走线，由于贯孔111会贯穿电路板110所有的板层，因此 效果也不甚显着。换句话说，现有技术的主存储器连接器100，由于其先天结构上的设计，造 成用户在利用主存储器连接器100组装于电路板110时，信号线上所载的信号的速度会受 到限制，如果过高则容易产生读取错误而误动作，造成使用者极大的不便。
发明内容
本发明的目的在于提供一种连接器，以解决上述问题。
为达上述目的，本发明提供一种连接器。该连接器用以装设于一电路板。该电路 板对应地设置多个贯孔及多个导体垫以连接该连接器的多个接脚。该连接器包含一插槽， 包含多个接触点、多个穿孔式接脚，连接于该插槽的该多个接触点，用来耦接于该电路板， 以及多个非穿孔式接脚，连接于该插槽的该多个接触点，用来耦接于该电路板的导体垫。本发明另提供一种连接器。该连接器用以装设于一电路板。该电路板对应地设置 多个贯孔及多个导体垫以连接该连接器的多个接脚。该连接器包含一插槽，包含多个接触 点、多个穿孔式接脚，连接于该插槽的该多个接触点，用来耦接于该电路板，以及多个非穿 孔式接脚，连接于该插槽的该多个接触点，用来耦接于该电路板的导体垫。该电路板所设置 对应的多个贯孔提供该多个穿孔式接脚穿过以固定该连接器。该电路板所设置对应的多个 导体垫提供该多个非穿孔式接脚黏贴以固定该连接器。该多个穿孔式接脚约略与该电路板 垂直。该主存储器插入该插槽的方向约略与该电路板垂直。综上所述，本发明提供一种主存储器连接器，具有特殊接脚的设计，能够降低使用 本发明的电路板/主板所需要设置对应的贯孔数目，以提升信号走线的弹性，进而降低信 号干扰，而使得信号的速度能够提升，如此以提供给使用者更大的便利性。
图1为现有技术的主存储器连接器的示意图；图2与图3为根据本发明的第一实施例的符合JEDEC标准的主存储器连接器的示 意图；图4为本发明的第一实施例的主存储器连接器与电路板组合前的示意图；图5为本发明的第一实施例的主存储器连接器与电路板组装后的示意图；图6为根据本发明的第二实施例的符合JEDEC标准的主存储器连接器的示意图；图7为本发明的第二实施例的主存储器连接器与电路板组合前的示意图；图8与图9为本发明的第二实施例的主存储器连接器与电路板组装后的示意图；图10为本发明的主存储器连接器的插槽与脚位的示意图；图11为利用本发明的主存储器连接器的电脑的示意图。
具体实施例方式请参考图2与图3。图2与图3为根据本发明的第一实施例的符合JEDEC标准的 主存储器连接器200的示意图。图2为主存储器连接器200的侧视图。图3为主存储器连 接器200的斜视图。主存储器连接器200为一符合JEDEC标准的连接器，如接脚大小、接脚 与接脚之间的间距等。JEDEC标准包含有，举例来说，如双倍速率同步动态随机存储器二代 (Dual Data Rate 2,DDR 2)或双倍速率同步动态随机存储器三代(Dual Data Rate 3,DDR 3)。主存储器连接器200用来组装于电路板210上，以提供主存储器120可在主存储 器连接器200上进行插拔。此外，插拔于本发明的主存储器连接器的主存储器同样符合 JEDEC标准，如DDR2与DDR3。如图2所示，本发明的主存储器连接器200包含多个接脚201、 一插座202，以及一卡榫203。插座202可便于让主存储器120将主存储器插头123插于 插座202，进而通过多个接脚201与电路板210连接，即插槽204设置有多个对应的接触点205，以让主存储器120插入插座202的插槽时，主存储器插头123的脚位可与插槽对应的 接触点接触。另外，多个接脚201耦接于插槽204中对应的接触点205。卡榫203用来在主 存储器120插入插座202后，扣合于主存储器120的凹槽122，以固定主存储器120。主存 储器连接器200主要是以约略与电路板210的平面成直角的角度(或成一特定角度)组装 于电路板210上，如此插座202的插槽204也会约略垂直于电路板210的平面(或成一特 定角度)，而让使用者能够方便地插拔主存储器120。通常来说，本发明所述的主存储器连 接器使用于台式电脑上。如图2所示，多个接脚201包含两种类型的接脚穿孔式接脚201a以及锡球 (solder ball)式接脚201b (非穿孔式接脚)。电路板210包含对应于穿孔式接脚201a的 贯孔211a与对应于锡球式接脚201b的导体垫211b。导体垫，举例来说，可为铜箔(pad)。 穿孔式接脚201a与插座202 (或主存储器插拔的方向)约成平行，因此当主存储器连接器 200组装于电路板210时，穿孔式接脚201a同样约略垂直于电路板210的平面且穿过电路 板210所设置的贯孔211a，然后再固定。此外，在主存储器连接器200组装于电路板210上 时，电路板210上需针对穿孔式接脚201a设置对应的贯孔211a，而不需要针对锡球式接脚 201b设置对应的贯孔，仅需设置对应的导体垫211b。电路板上所设置对应于锡球式接脚 201b的导体垫211b仅粘贴于电路板上的表层，而不会像贯孔一样会穿越所有的板层，因此 导体垫并不会像贯孔一样严重地影响走线空间。如此一来，利用本发明的主存储器连接器 200的电路板210，可有效减少贯孔的数量，而能增加走线空间。换句话说，接脚201中属于 穿孔式接脚201a的类型的数量越少，则电路板210上相对应需设置的贯孔也越少，而如此 电路板210上可以走线的空间越大。此外，由于走线空间增加的缘故，电路板210所需的板 层数也可以因而减少。举例来说，若使用现有技术的穿孔式主存储器连接器，电路板所需的 层数可能为八层，而使用本发明的主存储器连接器的电路板所需的层数可因此而下降至六 层或四层。然而，穿孔式接脚201a与锡球式接脚201b的分布非为随意分布，需考虑到本发 明的主存储器连接器200于电路板210上组装后的稳定度。举例来说，若穿孔式接脚201a 的数目仅为一，而主存储器连接器200的其余接脚皆为锡球式接脚201b，则可以想见主存 储器连接器200在组装于电路板210上后的支撑力一定较弱。如此在经过主存储器多次插 拔之后，这样设计的主存储器连接器200 —定会与电路板之间产生接触不良的问题。根据上述，在本发明的主存储器连接器200中，穿孔式接脚201a与锡球式接脚 201b的脚位分布便相当重要。在本发明中，穿孔式接脚201a与锡球式接脚201b的脚位分布 可以有如下几种方式1. JEDEC标准中的电源脚位(power pin)与接地脚位(ground pin) 使用穿孔式接脚201a、其余信号脚位(signal pin)使用锡球式接脚201b ;2. JEDEC标准中 的电源脚位与接地脚位使用锡球式接脚201b、其余信号脚位使用穿孔式接脚201a ；3.均勻 地将穿孔式接脚201a与锡球式接脚201b分布于JEDEC标准中的电源脚位、接地脚位，以及 信号脚位，以使主存储器在本发明的主存储器连接器200于插拔时能够将受力均勻分散而 能延长本发明的主存储器连接器200的寿命。请参考图4。图4为说明本发明的第一实施例的主存储器连接器200与电路板210 组合前的示意图。在图4中，设定主存储器连接器200将穿孔式接脚201a设置于JEDEC标 准中定义的电源脚位与接地脚位、锡球式接脚201b设置于JEDEC标准中定义的信号脚位。 如此一来，电路板210上所需设置的贯孔211a与导体垫211b便形成如图4所示的分布。从图4可看出，电路板210上的贯孔211a的分布较为稀疏，而使得电路板210在相对应于主 存储器连接器200的位置周围所能使用的走线空间较多且较有弹性，如此便能更方便布局 工程师设计，而让布局后的信号线的阻抗较能符合需求，且信号线彼此之间相互的干扰也 能有效降低，以提升信号的速度。请参考图5，为本发明的第一实施例的主存储器连接器200与电路板210组装后的 示意图。如图5所示，主存储器连接器200的穿孔式接脚201a穿过电路板210，而锡球式 接脚201b并未穿过电路板210而是仅黏着于电路板的上表板层的导体垫211b。由此可看 出，电路板中间的板层与下表板层皆未被锡球式接脚201b所影响而减少可使用的空间，进 而能够让布局工程师有更大的弹性进行走线的设计。请参考图6。图6为根据本发明的第二实施例的符合JEDEC标准的主存储器连接 器600的示意图。图6为主存储器连接器600的斜视图。主存储器连接器600为一符合 JEDEC标准的连接器，如接脚大小、接脚与接脚之间的间距等，相关描述如同前述，在此不再 赘述。主存储器连接器600用来组装于电路板上，以提供主存储器可在主存储器连接器600 上进行插拔。如图6所示，本发明的主存储器连接器600包含接脚601、插座602，以及卡榫 603。主存储器连接器600与200的差异在于接脚的设计。主存储器连接器600的接脚601 包含两种类型的接脚穿孔式接脚601a以及表面黏着式接脚601c (非穿孔式接脚)。穿孔 式接脚601a与插座602 (或主存储器插拔的方向)约成平行，因此当主存储器连接器600 组装于电路板时，穿孔式接脚601a同样约略垂直于电路板且穿过电路板所设置的贯孔，然 后再固定。表面黏着式接脚601c与插座602 (或主存储器插拔的方向)约成垂直，因此当 主存储器连接器600组装于电路板时，表面黏着式接脚601c可平行于电路板的平面而黏着 于电路板上所设置对应的导体垫。此外，在主存储器连接器600组装于电路板上时，电路板 610上需针对穿孔式接脚601a设置对应的贯孔，而不需要针对表面黏着式接脚601c设置对 应的贯孔，仅需设置对应的导体垫。电路板上所设置对应于表面黏着式接脚601c的导体垫 仅设置于电路板上的表层，而不会像贯孔一样会穿越所有的板层，因此导体垫的数量并不 会像贯孔一样严重地影响走线空间。如此一来，利用本发明的主存储器连接器600的电路 板，可有效减少贯孔的数量，而能增加走线空间。同样地，主存储器连接器600的穿孔式接 脚601a与表面黏着式接脚601c的脚位分布可如前述的几种方式，在此不再赘述。请参考图7。图7为说明本发明的第二实施例的主存储器连接器600与电路板710 组合前的示意图。在图7中，设定主存储器连接器600将穿孔式接脚601a设置于JEDEC标 准中定义的电源脚位与接地脚位、表面黏着式接脚601c设置于JEDEC标准中定义的信号脚 位。如此一来，电路板710上所需设置的贯孔711a与导体垫711c便形成如图7所示的分 布。从图7可看出，电路板710上的贯孔711a的分布较为稀疏，而使得电路板710在相对 应于主存储器连接器600的位置周围所能使用的走线空间较多且较有弹性，如此便能更方 便布局工程师设计，而让布局后的信号线的阻抗较能符合需求，且信号线彼此之间相互的 干扰也能有效降低，以提升信号的速度。请参考图8与图9。图8与图9为说明本发明的第二实施例的主存储器连接器600 与电路板710组装后的示意图。图8为俯视图。图9为仰视图。如图8与图9所示，主存 储器连接器600的穿孔式接脚601a穿过电路板710，而表面黏着式接脚601c并未穿过电路 板710而是仅黏着于电路板的上表层上(导体垫711c)。由此可看出，电路板中间的板层与下表板层皆未被表面黏着式接脚601c所影响而减少可使用的空间，进而能够让布局工程 师有更大的弹性进行走线的设计。请参考图10。图10为说明本发明的主存储器连接器的插槽与脚位的示意图。如 图10所示，本发明的主存储器连接器的插座1002包含一插槽1004，其上设有多个对应的 接触点1005，并连接于多个接脚1001。接触点1005用来于当主存储器120插入插槽1004 时与主存储器120的主存储器插头123接触。接触点1005与接脚1001设置的位置即根据 JEDEC标准所定义的脚位来设置(图10中所示为240个脚位的定义)。如图10所示，在插 座1002上，脚位1 120设于插座的一侧，每个脚位都会设置有对应的接触点1005与接脚 1001 ；脚位121 240设于插座的另一侧，每个脚位都会设置有对应的接触点1005与接脚 1001。主存储器120的脚位分布为双面分布正面为脚位1 120、背面为脚位121 240， 如此当主存储器120插入插槽1004中时，主存储器插头123上的接脚皆能正确地与每个接 触点1005接触，以通过本发明的主存储器连接器的接脚1001连接至电路板上。请参考图11。图11为说明利用本发明的主存储器连接器的电脑1100的示意 图。在图11中，电脑1100包含一主板(mother board) 1110、一中央处理单元(Central Processing Unit，CPU) 1120、一芯片组1130，以及一主存储器装置1140。中央处理单 元1120、芯片组1130以及主存储器装置1140皆设置于主板1110上。芯片组1130包含 南桥芯片1131与北桥芯片1132。主存储器装置1140包含四组主存储器连接器1141 1144。北桥芯片1132耦接于中央处理单元1120与主存储器连接器1141 1144之间； 南桥芯片1131耦接于中央处理单元1120，主要用来处理周边元件互连界面(Peripheral Componentlnterconnect，PCI)。主存储器可插入主存储器连接器1141 1144，以通过北 桥芯片1132，让中央处理单元1120进行数据的存取。主存储器连接器1141 1144皆符 合JEDEC标准，且彼此相当接近，也相当接近北桥芯片1132。如此一来，由于信号传递路径 的缩短，能够降低信号于传输途径中造成的衰减。然而，若主存储器装置1140所使用的主 存储器连接器皆为现有技术的穿孔式主存储器连接器，则会造成在主存储器装置1140下 方主板1110所对应的区域会有相当多的贯孔。由于JEDEC标准中所定义的脚位的数量相 当多，因此在主板1110上相对应的信号走线也相当多，在用现有技术的穿孔式主存储器连 接器的状况下，且又要让信号的传递路径缩短，过多的贯孔便会造成走线不易，而使得信号 的速度无法提升。因此本发明的电脑1100中的主存储器装置1140所使用的主存储器连接 器1141 1144可选择性地使用本发明的第一或第二实施例所揭露的主存储器连接器，以 降低贯孔的数目，增加可走线的空间，并进而提升信号的速度。举例来说，主存储器连接器 1141 1144可全数使用本发明的第一或第二实施例的主存储器连接器。或者，较靠近中央 处理单元1120的主存储器连接器(如1141与1142)可使用本发明的第一或第二实施例的 主存储器连接器，而较远离中央处理单元1120的主存储器连接器(如1143与1144)可使 用现有技术的穿孔式主存储器连接器。上述两种方式皆能够有效地降低贯孔的数目以达成 提升信号线阻抗匹配与降低相互干扰的问题。综上所述，本发明提供一种主存储器连接器，具有特殊接脚的设计，能够降低使用 本发明的电路板/主板所需要设置对应的贯孔数目，以提升信号走线的弹性，进而降低信 号干扰，而使得信号的速度能够提升，如此以提供给使用者更大的便利性。以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1. 一种连接器，上述连接器用以装设于电路板，上述电路板对应地设置多个贯孔及多 个导体垫以连接上述连接器的多个接脚，其特征在于，上述连接器包含插槽，其包含多个接触点；多个穿孔式接脚，连接于上述插槽的上述多个接触点，用来耦接于上述电路板；以及多个非穿孔式接脚，连接于上述插槽的上述多个接触点，用来耦接于上述电路板的导 体垫。
2.根据权利要求1所述的连接器，其特征在于，该连接器另包含卡榫，用来当上述主存 储器插入上述插槽后，扣合于上述主存储器的凹槽以固定上述主存储器。
3.根据权利要求2所述的连接器，其特征在于，上述多个穿孔式接脚为电子工程设计 发展联合会议(JointElectronDeviceEngineeringCouncil，JEDEC)标准中定义电源与接 地脚位；上述多个非穿孔式接脚为JEDEC标准中定义信号脚位。
4.根据权利要求2所述的连接器，其特征在于，上述多个非穿孔式接脚为JEDEC标准中 定义电源与接地脚位；上述多个穿孔式接脚为JEDEC标准中定义信号脚位。
5.根据权利要求2所述的连接器，其特征在于，上述多个非穿孔式接脚为锡球式接脚， 且当上述连接器固定于上述电路板时，上述多个锡球式接脚与上述电路板平行。
6.根据权利要求2所述的连接器，其特征在于，上述多个非穿孔式接脚为表面黏着式 接脚，且当上述连接器固定于上述电路板时，上述多个表面黏着式接脚与上述电路板平行。
7.根据权利要求2所述的连接器，其特征在于，上述电路板为电脑的主板。
8.一种连接器，上述连接器用以装设于电路板，上述电路板对应地设置多个贯孔及多 个导体垫以连接上述连接器的多个接脚，其特征在于，上述连接器包含插槽，包含多个接触点；多个穿孔式接脚，连接于上述插槽的上述多个接触点，用来耦接于上述电路板；以及多个非穿孔式接脚，连接于上述插槽的上述多个接触点，用来耦接于上述电路板的导 体垫；其中上述电路板所设置对应的多个贯孔提供上述多个穿孔式接脚穿过以固定上述连 接器；上述电路板所设置对应的多个导体垫提供上述多个非穿孔式接脚黏贴以固定上述连 接器；上述多个穿孔式接脚与上述电路板垂直。
9.根据权利要求8所述的连接器，其特征在于，该连接器另包含卡榫，用来当主存储器 插入上述插槽后，扣合于上述主存储器的凹槽以固定上述主存储器。
10.根据权利要求9所述的连接器，其特征在于，上述多个穿孔式接脚为JEDEC标准中 定义电源与接地脚位；上述多个非穿孔式接脚为JEDEC标准中定义信号脚位。
11.根据权利要求9所述的连接器，其特征在于，上述多个非穿孔式接脚为JEDEC标准 中定义电源与接地脚位；上述多个穿孔式接脚为JEDEC标准中定义信号脚位。
12.根据权利要求9所述的连接器，其特征在于，上述多个非穿孔式接脚为锡球式接 脚，且当上述连接器固定于上述电路板时，上述多个锡球式接脚与上述电路板平行。
13.根据权利要求9所述的连接器，其特征在于，上述多个非穿孔式接脚为表面黏着式 接脚，且当上述主存储器连接器固定于上述电路板时，上述多个非穿孔式接脚与上述电路板平行。
14.根据权利要求9所述的连接器，其特征在于，上述电路板为电脑的主板。
全文摘要
本发明提供一种主存储器连接器。主存储器连接器包含插座、穿孔式与非穿孔式接脚。插座内含有插槽。插槽包含接触点以让主存储器插入插槽时可与该主存储器所对应的脚位接触。穿孔式与非穿孔式接脚用来将插座固定并耦接于电路板。穿孔式接脚，连接于插槽的对应接触点，并对应于主存储器的电源脚位。非穿孔式接脚，连接于插槽的对应接触点，并对应于主存储器的信号脚位。电路板对应地设置贯孔以提供穿孔式接脚穿过以固定该插座，并对应地设置导体垫以提供非穿孔式接脚黏贴以固定该插座。穿孔式接脚与该电路板垂直。主存储器插入插槽的方向与电路板垂直。
文档编号H01R13/02GK102005661SQ20101020433
公开日2011年4月6日 申请日期2010年6月21日 优先权日2009年9月1日
发明者卢佳宏, 周佳兴, 王上意, 石柏文, 黄兰峰 申请人:华硕电脑股份有限公司