没有存储器瓶颈的推进存储器、双向推进存储器、复合推进存储器和计算机系统的制作方法

没有存储器瓶颈的推进存储器、双向推进存储器、复合推进存储器和计算机系统的制作方法
【专利摘要】一种推进存储器包括存储器单元阵列(U1、U2、U3、......、Un-1、Un)，各个存储器单元具有比特级信元序列(M11、M21、M31、......、Mm-1,1、Mm1)以存储字节大小或字大小的信息。各个比特级信元包括：传送晶体管(Q111)，其具有通过第一延迟元件(D111)连接到时钟信号供应线(CLOCK)的第一主电极以及通过第二延迟元件(D112)连接到设置在阵列的输入侧的第一邻近比特级信元的输出端子的控制电极；复位晶体管(Q112)，其具有连接到时钟信号供应线的控制电极；以及电容器(C11)，其与复位晶体管并联连接。
【专利说明】没有存储器瓶颈的推进存储器、双向推进存储器、复合推进存储器和计算机系统
【技术领域】
[0001]本发明涉及新存储器以及使用该新存储器的新计算机系统，其以低能耗高速操作。
【背景技术】
[0002]自从冯?诺伊曼等人在60多年前开发出存储程序电子计算机之后，基本存储器存取原理一直没有 改变。尽管对于整个范围的高性能计算(HPC)应用，计算机的处理速度多年来已显著增加，这或者通过器件技术，或者通过避免存储器存取的方案(例如，利用高速缓存)来实现。然而，存储器存取时间仍限制了性能。目前，计算机系统使用许多处理器11和许多大规模主存储器331，如图1所示。
[0003]图1所示的计算机系统包括处理器11、高速缓冲存储器(321a，321b)和主存储器331。处理器11包括:控制单元111，其具有被配置为产生时钟信号的时钟发生器113 ;算术逻辑单元(ALU) 112，其被配置为与时钟信号同步地执行算术和逻辑运算；指令寄存器文件(RF) 322a，其连接到控制单元111 ;以及数据寄存器文件(RF) 322b，其连接到ALU112。高速缓冲存储器(321a，321b)具有指令高速缓冲存储器321a和数据高速缓冲存储器321b。主存储器331的一部分和指令高速缓冲存储器321a通过线和/或总线电连接，其限制了存储器存取时间(或者具有冯?诺伊曼瓶颈)351。主存储器331的剩余部分和数据高速缓冲存储器321b电连接以允许相似的存储器存取351。另外，实现存储器存取352的线和/或总线在数据高速缓冲存储器321b和指令高速缓冲存储器321a与指令寄存器文件322a和数据寄存器文件322b之间电连接。
[0004]尽管HPC系统预期以高速和低能耗操作，但是由于存储器存取瓶颈351、352，仍存在速度限制。瓶颈351、352归因于处理器11与主存储器331之间的布线，因为连线长度使对计算机的存取有所延迟，并且存在于线之间的杂散电容导致附加延迟。这种电容需要与11中的处理器时钟频率成比例的更多功耗。
[0005]目前，一些HPC处理器利用多个向量算术流水线来实现。该向量处理器使得存储器带宽被更好地使用，并且对于可以按照向量记法表示的HPC应用而言是上位机。向量指令得自源程序中的循环，这些向量指令中的每一个在向量处理器中的算术流水线或者并行处理器中的对应单元中执行。这些处理方案的结果给出相同的结果。然而，即使基于向量处理器的系统也在所有单元之间具有存储器瓶颈351、352。即使在具有大存储器和宽带宽的单系统中，也出现相同瓶颈351、352，并且如果系统像并行处理器中一样由许多相同的单元组成，则瓶颈351、352不可避免。
[0006]传统计算机系统中存在两个基本的存储器存取问题。第一个问题是布线不仅存在于存储器芯片与高速缓存之间或者甚至一个芯片上的这两个单元之间，而且存在于存储器系统内部。在芯片之间，这两个芯片/单元之间的布线由于容量和连线信号时间延迟而导致更多动态功耗。这扩展至与存取线路和剩余读/写线路有关的存储器芯片内的内部连线问题。因此，在存储器芯片之间和存储器芯片之内的布线中，存在由具有这些线的电容器引起的能耗。
[0007]第二个问题是处理器芯片、高速缓存和存储器芯片之间的存储器瓶颈351、352。由于ALU可存取高速缓存或存储器的任何部分，所以存取路径351、352由长度较长的全局线组成。这些路径还在可用连线的数量方面受到限制。这种瓶颈似乎归因于诸如总线的硬件。特别是当存在高速CPU和大容量存储器时，这两者之间从根本上存在明显的瓶颈。
[0008]去除瓶颈的关键是具有与CPU相同的存储器时钟循环。首先，必须创建寻址进程来改进存储器存取。其次，必须在存储器内部和存储器外部均显著降低由较长的线引起的时间延迟。
[0009]通过解决这两个问题，实现了存储器与CPU之间的快速直接耦合，这使得计算机能够没有存储器瓶颈。处理器和处理器的外设由于这些问题而消耗总能量的70%，这分成用于提供指令的42 %以及用于数据的28 %，如图53所示。布线问题不仅产生功耗，而且产生信号的时间延迟。克服布线问题意味着消除限制数据/指令流的瓶颈351、352。如果我们可以去除芯片内/间的布线，则功耗、时间延迟和存储器瓶颈351、352的问题将被解决。

【发明内容】

[0010]本发明的一方面涉及一种包括存储器单元阵列的推进存储器，各个存储器单元具有比特级信元序列以存储字节大小或字大小的信息，各个比特级信元包括:(a)传送晶体管，其具有通过第一延迟元件连接到时钟信号供应线的第一主电极以及通过第二延迟元件连接到设置在所述存储器单元阵列的输入侧的第一邻近比特级信元的输出端子的控制电极；(b)复位晶体管，其具有连接到所述传送晶体管的第二主电极的第一主电极、连接到所述时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及(C)电容器，其被配置为存储比特级信元的信息，与所述复位晶体管并联连接，其中，连接所述传送晶体管的第二主电极与所述复位晶体管的第一主电极的输出节点用作比特级信元的输出端子，比特级信元的所述输出端子将存储在所述电容器中的信号输送至设置在所述存储器单元阵列的输出侧的第二邻近比特级信元。
[0011]这里，对于场效应晶体管(FET)、静电感应晶体管(SIT)、高电子迁移率晶体管(HEMT)等，第一主电极应该被指派为源极或漏极，并且如果第一主电极被指派为源极，则第二主电极是漏极。另选地，如果第一主电极被指派为FET、SIT和HEMT等的漏极，则第二主电极为源极。类似地，对于双极结型晶体管(BJT)，第一主电极应该被指派为发射极或集电极，并且如果第一主电极被指派为发射极，则第二主电极是集电极。另选地，如果第一主电极被指派为BJT的集电极，则第二主电极是发射极。并且，控制电极对于FET、SIT和HEMT等是栅极，对于BJT是基极。
[0012]本发明的另一方面涉及一种包括存储器单元阵列的双向推进存储器，各个存储器单元具有比特级信元序列以存储字节大小或字大小的信息，各个比特级信元包括:(a)前向传送晶体管，其具有通过第一前向延迟元件连接到第一时钟信号供应线的第一主电极以及通过第二前向延迟元件连接到设置在所述存储器单元阵列的一侧的第一邻近比特级信元的前向输出端子的控制电极；(b)前向复位晶体管，其具有连接到所述前向传送晶体管的第二主电极的第一主电极、连接到所述第一时钟信号供应线的控制电极以及连接到地电势的第二主电极；(C)后向传送晶体管，其具有通过第一后向延迟元件连接到第二时钟信号供应线的第一主电极以及通过第二后向延迟元件连接到第二邻近比特级信元的后向输出端子的控制电极；(d)后向复位晶体管，其具有连接到所述后向传送晶体管的第二主电极的第一主电极、连接到所述第二时钟信号供应线的控制电极以及连接到地电势的第二主电极；(e)前向电容器,其被配置为存储比特级信元的信息,并且与所述前向复位晶体管并联连接；以及(f)后向电容器，其被配置为存储比特级信元的信息，并且与所述后向复位晶体管并联连接，其中，连接所述前向传送晶体管的第二主电极与所述前向复位晶体管的第一主电极的输出节点用作比特级信元的前向输出端子，比特级信元的所述前向输出端子将存储在所述前向电容器中的信号输送至设置在所述存储器单元阵列的另一侧的第二邻近比特级信元，连接所述后向传送晶体管的第二主电极与所述后向复位晶体管的第一主电极的输出节点用作比特级信元的后向输出端子，比特级信元的所述后向输出端子将存储在所述后向电容器中的信号输送至所述第一邻近比特级信元。
[0013]本发明的另一方面涉及一种包括存储器单元阵列的双向推进存储器，各个存储器单元具有比特级信元序列以存储字节大小或字大小的信息，各个比特级信元包括:(a)前向传送晶体管，其具有通过第一前向延迟元件连接到第一时钟信号供应线的第一主电极以及通过第二前向延迟元件连接到设置在所述存储器单元阵列的一侧的第一邻近比特级信元的前向输出端子的控制电极；(b)前向复位晶体管，其具有连接到所述前向传送晶体管的第二主电极的第一主电极、连接到所述第一时钟信号供应线的控制电极以及连接到地电势的第二主电极；(C)后向传送晶体管，其具有通过第一后向延迟元件连接到第二时钟信号供应线的第一主电极以及通过第二后向延迟元件连接到第二邻近比特级信元的后向输出端子的控制电极；(d)后向复位晶体管，其具有连接到所述后向传送晶体管的第二主电极的第一主电极、连接到所述第二时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及(e)公共电容器，其被配置为存储比特级信元的信息，并且与所述前向复位晶体管和所述后向复位晶体管并联连接，其中，连接所述前向传送晶体管的第二主电极与所述前向复位晶体管的第一主电极的输出节点用作比特级信元的前向输出端子，比特级信元的所述前向输出端子将存储在所述公共电容器中的信号输送至设置在所述存储器单元阵列的另一侧的第二邻近比特级信元，连接所述后向传送晶体管的第二主电极与所述后向复位晶体管的第一主电极的输出节点用作比特级信元的后向输出端子，比特级信元的所述后向输出端子将存储在所述公共电容器中的信号输送至所述第一邻近比特级信元。
[0014]本发明的另一方面涉及一种包括空间部署的多个推进存储器块的复合推进存储器，各个推进存储器块包括存储器单元阵列，各个存储器单元具有被配置为存储字节大小或字大小的信息的比特级信元序列。这里，其中，各个存储器单元与CPU的时钟信号同步地从对应推进存储器块的输入侧朝着对应推进存储器块的输出侧逐步地传送，并且各个推进存储器块被随机存取，使得对象推进存储器块中的各个存储器单元可被随机存取。
[0015]本发明的另一方面涉及一种包括空间部署的多个推进存储器块的复合推进存储器，各个推进存储器块包括存储器单元阵列，各个存储器单元具有被配置为存储字节大小或字大小的信息的比特级信元序列。这里，各个存储器单元与第一时钟信号同步地从对应推进存储器块的第二边缘侧朝着对应推进存储器块的与所述第二边缘侧相对的第一边缘侧逐步地传送，并且另外，各个存储器单元与第二时钟信号同步地从所述第一边缘侧朝着所述第二边缘侧逐步地传送，并且各个推进存储器块被随机存取，使得对象推进存储器块中的各个存储器单元可被随机存取。
[0016]本发明的另一方面涉及一种包括处理器和推进主存储器的计算机系统，所述推进主存储器被配置为主动地并且顺序地向所述处理器提供存储的信息，使得所述处理器可利用所存储的信息执行算术和逻辑运算，另外，所述处理器中的处理结果被发送给所述推进主存储器，例外的是在指令移动的情况下，仅存在从所述推进主存储器至所述处理器的单向指令流，所述推进主存储器包括存储器单元阵列，各个存储器单元具有比特级信元序列以存储字节大小或字大小的信息，各个比特级信元包括:(a)传送晶体管，其具有通过第一延迟元件连接到时钟信号供应线的第一主电极以及通过第二延迟元件连接到设置在所述存储器单元阵列的输入侧的第一邻近比特级信元的输出端子的控制电极；(b)复位晶体管，其具有连接到所述传送晶体管的第二主电极的第一主电极、连接到所述时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及(C)电容器，其被配置为存储比特级信元的信息，并且与所述复位晶体管并联连接，其中，连接所述传送晶体管的第二主电极与所述复位晶体管的第一主电极的输出节点用作比特级信元的输出端子，比特级信元的所述输出端子将存储在所述电容器中的信号输送至设置在所述存储器单元阵列的输出侧的第二邻近比特级信元。
[0017]本发明的另一方面涉及一种包括处理器和双向推进主存储器的计算机系统，所述双向推进主存储器被配置为主动地并且顺序地向所述处理器提供存储的信息，使得所述处理器可利用所存储的信息执行算术和逻辑运算，另外，所述处理器中的处理结果被发送给所述双向推进主存储器，例外的是在指令移动的情况下，仅存在从所述双向推进主存储器至所述处理器的单向指令流，所述双向推进主存储器包括存储器单元阵列，各个存储器单元具有比特级信元序列以存储字节大小或字大小的信息，各个比特级信元包括:(a)前向传送晶体管，其具有通过第一前向延迟元件连接到第一时钟信号供应线的第一主电极以及通过第二前向延迟元件连接到设置在所述存储器单元阵列的一侧的第一邻近比特级信元的前向输出端子的控制电极；(b)前向复位晶体管，其具有连接到所述前向传送晶体管的第二主电极的第一主电极、连接到所述第一时钟信号供应线的控制电极以及连接到地电势的第二主电极；(C)后向传送晶体管，其具有通过第一后向延迟元件连接到第二时钟信号供应线的第一主电极以及通过第二后向延迟元件连接到第二邻近比特级信元的后向输出端子的控制电极；(d)后向复位晶体管，其具有连接到所述后向传送晶体管的第二主电极的第一主电极、连接到所述第二时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及(e)公共电容器，其被配置为存储比特级信元的信息，并且与所述前向复位晶体管和所述后向复位晶体管并联连接，其中，连接所述前向传送晶体管的第二主电极与所述前向复位晶体管的第一主电极的输出节点用作比特级信元的前向输出端子，比特级信元的所述前向输出端子将存储在所述公共电容器中的信号输送至设置在所述存储器单元阵列的另一侧的第二邻近比特级信元，连接所述后向传送晶体管的第二主电极与所述后向复位晶体管的第一主电极的输出节点用作比特级信元的后向输出端子，比特级信元的所述后向输出端子将存储在所述公共电容器中的信号输送至所述第一邻近比特级信元。
[0018]本发明的另一方面涉及一种包括处理器和双向推进主存储器的计算机系统，所述双向推进主存储器被配置为主动地并且顺序地向所述处理器提供存储的信息，使得所述处理器可利用所存储的信息执行算术和逻辑运算，另外，所述处理器中的处理结果被发送给所述双向推进主存储器，例外的是在指令移动的情况下，仅存在从所述双向推进主存储器至所述处理器的单向指令流，所述双向推进主存储器包括存储器单元阵列，各个存储器单元具有比特级信元序列以存储字节大小或字大小的信息，各个比特级信元包括:(a)前向传送晶体管，其具有通过第一前向延迟元件连接到第一时钟信号供应线的第一主电极以及通过第二前向延迟元件连接到设置在所述存储器单元阵列的一侧的第一邻近比特级信元的前向输出端子的控制电极；(b)前向复位晶体管，其具有连接到所述前向传送晶体管的第二主电极的第一主电极、连接到所述第一时钟信号供应线的控制电极以及连接到地电势的第二主电极；(C)后向传送晶体管，其具有通过第一后向延迟元件连接到第二时钟信号供应线的第一主电极以及通过第二后向延迟元件连接到第二邻近比特级信元的后向输出端子的控制电极；(d)后向复位晶体管，其具有连接到所述后向传送晶体管的第二主电极的第一主电极、连接到所述第二时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及(e)公共电容器，其被配置为存储比特级信元的信息，并且与所述前向复位晶体管和所述后向复位晶体管并联连接，其中，连接所述前向传送晶体管的第二主电极与所述前向复位晶体管的第一主电极的输出节点用作比特级信元的前向输出端子，比特级信元的所述前向输出端子将存储在所述公共电容器中的信号输送至设置在所述存储器单元阵列的另一侧的第二邻近比特级信元，连接所述后向传送晶体管的第二主电极与所述后向复位晶体管的第一主电极的输出节点用作比特级信元的后向输出端子，比特级信元的所述后向输出端子将存储在所述公共电容器中的信号输送至所述第一邻近比特级信元。
[0019]本发明的另一方面涉及一种包括处理器和推进主存储器的计算机系统，所述推进主存储器被配置为主动地并且顺序地向所述处理器提供存储的信息，使得所述处理器可利用所存储的信息执行算术和逻辑运算，另外，所述处理器中的处理结果被发送给所述推进主存储器，例外的是在指令移动的情况下，仅存在从所述推进主存储器至所述处理器的单向指令流，所述推进主存储器包括空间部署的多个推进存储器块，各个推进存储器块包括存储器单元阵列，各个存储器单元具有被配置为存储字节大小或字大小的信息的比特级信元序列。这里，各个推进存储器块被随机存取，使得对象推进存储器块中的各个存储器单元可被随机存取。
[0020]本发明的另一方面涉及一种包括处理器和双向推进主存储器的计算机系统，所述双向推进主存储器被配置为主动地并且顺序地向所述处理器提供存储的信息，使得所述处理器可利用所存储的信息执行算术和逻辑运算，另外，所述处理器中的处理结果被发送给所述双向推进主存储器，例外的是在指令移动的情况下，仅存在从所述双向推进主存储器至所述处理器的单向指令流，所述双向推进主存储器包括空间部署的多个双向推进存储器块，各个双向推进存储器块包括存储器单元阵列，各个存储器单元具有比特级信元序列以存储字节大小或字大小的信息。这里，各个存储器单元与第一时钟信号同步地从对应推进存储器块的第二边缘侧朝着对应推进存储器块的与所述第二边缘侧相对的第一边缘侧逐步地传送，并且另外，各个存储器单元与第二时钟信号同步地从所述第一边缘侧朝着所述第二边缘侧逐步地传送，并且各个推进存储器块被随机存取，使得对象推进存储器块中的各个存储器单元可被随机存取。【专利附图】

【附图说明】
[0021][图1]图1示出说明传统计算机系统的构造的示意性框图；
[0022][图2]图2示出说明根据本发明的第一实施方式的计算机系统的基本构造的示意性框图；
[0023][图3]图3示出实现根据本发明的第一实施方式的计算机系统中所使用的推进主存储器的存储器单元阵列以及推进主存储器中的信息传送；
[0024][图4]图4示出根据本发明的第一实施方式的计算机系统中所使用的推进主存储器中的信元阵列的晶体管层级表示的示例；
[0025][图5]图5示出根据本发明的第一实施方式的计算机系统中所使用的推进主存储器中的信元阵列的放大的晶体管层级表示，其聚焦于四个邻近比特级信元；
[0026][图6]图6示出根据本发明的第一实施方式的计算机系统中所使用的推进主存储器中的单个比特级信元的另一放大的晶体管层级表示；
[0027][图7A]图7A示出晶体管对被配置为施加到根据本发明的第一实施方式的计算机系统中所使用的推进主存储器的时钟信号波形的响应的示意性示例，其示出当从前一级传送来信号“ I ”时的情况；
[0028][图7B]图7B示出晶体管对被配置为施加到根据本发明的第一实施方式的计算机系统中所使用的推进主存储器的时钟信号波形的响应的另一示意性示例，其示出当从前一级传送来信号“O”时的另一情况；
[0029][图7C]图7C示出晶体管对被配置为施加到根据本发明的第一实施方式的计算机系统中所使用的推进主存储器的时钟信号波形的响应的实际示例；
[0030][图8]图8示出根据本发明的第一实施方式的计算机系统的推进主存储器中所使用的比特级信元的详细示例；
[0031][图9]图9示出实现图8所示的比特级信元的实际平面图的示例；
[0032][图10]图10示出在图9所示的平面图中沿线A-A截取的截面图；
[0033][图11]图11示出与单元间信元组合的单个比特级信元的另一放大的晶体管层级表示，所述单元间信元适用于根据本发明的第一实施方式的改型的计算机系统中所使用的推进主存储器；
[0034][图12]图12示出实现图11所示的比特级信元的实际平面图的示例；
[0035][图13]图13示出在根据本发明的第一实施方式的改型的计算机系统中所使用的推进主存储器中，与对应单元间信元组合的信元阵列的放大的晶体管层级表示，其聚焦于两个邻近比特级信元；
[0036][图14]图14(a)示出图13所示的比特级信元对时钟信号波形的响应的定时图，图14(b)示出图13所示的下一比特级信元对时钟信号波形的下一响应的下一定时图。
[0037][图15]图15示出晶体管对被配置为施加到根据本发明的第一实施方式的改型的计算机系统中所使用的推进主存储器的时钟信号波形的响应的实际示例；
[0038][图16]图16(a)_(d)分别示出在根据本发明的第一实施方式的改型的计算机系统中所使用的推进主存储器中，聚焦于图11和图13所示的比特级信元的信号传送操作的四种模式；
[0039][图17]图17示出与单元间信元组合的单个比特级信元的另一放大的晶体管层级表示，所述单元间信元适用于根据本发明的第一实施方式的另一改型(第二改型)的计算机系统中所使用的推进主存储器；
[0040][图18]图18示出在根据本发明的第一实施方式的第二改型的计算机系统中所使用的推进主存储器中，与对应单元间信元组合的信元阵列的放大的晶体管层级表示，其聚焦于两个邻近比特级信元；
[0041][图19]图19示出与单元间信元组合的单个比特级信元的另一放大的晶体管层级表示，所述单元间信元适用于根据本发明的第一实施方式的另一改型(第三改型)的计算机系统中所使用的推进主存储器；
[0042][图20]图20示出在根据本发明的第一实施方式的第三改型的计算机系统中所使用的推进主存储器中，与对应单元间信元组合的信元阵列的放大的晶体管层级表示，其聚焦于两个邻近比特级信元；
[0043][图21]图21示出晶体管对被配置为施加到根据本发明的第一实施方式的第三改型的计算机系统中所使用的推进主存储器的时钟信号波形的响应的实际示例；
[0044][图22]图22(a)_(d)分别示出在根据本发明的第一实施方式的第三改型的计算机系统中所使用的推进主存储器中，聚焦于图20和图21所示的比特级信元的信号传送操作的四种模式；
[0045][图23]图23示出图4所示的信元阵列的门层级表示；
[0046][图24]图24示出实现根据本发明的第一实施方式的计算机系统中所使用的反向推进主存储器的存储器单元阵列以及该反向推进主存储器中的信息的反向传送；
[0047][图25]图25(a)示出实现图24所示的反向推进主存储器的第i行的信元阵列的晶体管层级电路配置的示例，图25(b)示出晶体管对被配置为施加到图24所示的反向推进主存储器的时钟信号波形的响应的示例；
[0048][图26]图26示出图25(a)所示的实现反向推进主存储器中的第i行的信元阵列的门层级表示；
[0049][图27]图27示出在根据本发明的第一实施方式的计算机系统中，推进主存储器中的存储器单元流处理时间与处理器(CPU)中的时钟循环之间的时域关系；
[0050][图28]图28示意性地示出根据本发明的第一实施方式的计算机系统的构造，其中在根据本发明的第一实施方式的计算机系统中，在处理器(CPU)与包括推进主存储器的推进存储器结构之间存储器瓶颈消失；
[0051][图29]图29(a)示出在根据本发明的第一实施方式的计算机系统中，从包括推进主存储器的推进存储器结构流向处理器(CPU)的前向数据流以及从处理器(CPU)流向推进存储器结构的后向数据流，图29(b)示出在推进存储器结构的存储器单元流处理时间等于处理器(CPU)的时钟循环的理想条件下，推进存储器结构与处理器(CPU)之间建立的带宽；
[0052][图30]图30(a)示意性地示出与图30(b)所示的计算机系统相比的极高速磁带系统，其对应于根据本发明的第一实施方式的计算机系统；
[0053][图31]图31(a)示出在根据本发明的第一实施方式的计算机系统中，信息的推进行为(前向推进行为)的具象，其中在一维推进主存储器中信息朝着右手方向一起推进(移位)，图31 (b)示出一维推进主存储器的停留状态，图31 (c)示出信息的反向推进行为(后向推进行为)的具象，其中在一维推进主存储器中信息朝着左手方向一起推进(移位)；
[0054][图32]图32示出在根据本发明的第一实施方式的计算机系统中的一维推进主存储器的晶体管层级电路配置的示例，该一维推进主存储器可实现图31(a)_(c)所示的双向传送行为，被配置为存储并双向传送指令或标量数据；
[0055][图33]图33示出在根据本发明的第一实施方式的计算机系统中在存储器单元之间包含隔离晶体管的一维推进主存储器的晶体管层级电路配置的另一示例，该一维推进主存储器可实现图31(a)_(c)所示的双向传送行为，被配置为存储并双向传送指令或标量数据；
[0056][图34]图34示出图32所示的一维推进主存储器的门层级电路配置的一般表示；
[0057][图35]图35(a)示出与处理器相邻的一维推进主存储器中的指令的双向传送模式，所述指令朝着处理器移动并且从布置在左手侧的下一存储器/向该下一存储器移动，图35(b)示出与ALU相邻的一维推进主存储器中的标量数据的双向传送模式，所述标量数据朝着ALU移动并且从下一存储器/向下一存储器移动，图35(c)示出与流水线相邻的一维推进主存储器中的向量/流数据的单向传送模式，所述向量/流数据朝着流水线移动并且从下一存储器移动；
[0058][图36]图36(a)与图36(b)比较示出现有存储器的内部配置，其中各个存储器单元通过地址来标记，图36(b)示出本发明的一维推进主存储器的配置，其中各个存储器单元的定位至少对于标识向量/流数据中的连续的存储器单元集合的起始点和结束点而言是必要的。
[0059][图37]图37(a)示出本发明的一维推进主存储器的内部配置，其中各个存储器单元的定位至少对于标识向量指令中的连续的存储器单元集合的起始点和结束点而言是必要的，图37(b)示出对于标量数据的本发明的一维推进主存储器的内部配置。然而，图37(c)示出本发明的一维推进主存储器的内部配置，其中位置索引至少对于标识向量/流数据中的连续的存储器单元集合的起始点和结束点而言是必要的；
[0060][图38]图38(a)示意性地示出在根据本发明的第一实施方式的计算机系统中，对于向量/流数据情况，通过多页实现的本发明的推进主存储器的总体配置的示例，图38(b)示意性地示出对于向量/流数据情况，所述页中的一个页的配置的示例，各个页通过多个文件实现，图38(c)示意性地示出对于向量/流数据情况，所述文件中的一个文件的配置的示例，各个文件通过多个存储器单元实现；
[0061][图39]图39(a)示意性地示出在根据本发明的第一实施方式的计算机系统中，对于程序/标量数据情况，通过多页实现的本发明的推进主存储器的总体配置的示例，其中各个页具有它自己的位置索引作为地址，图39(b)示意性地示出对于程序/标量数据情况，所述页中的一个页的配置的示例以及该页使用二进制位的驱动位置，各个页通过多个文件实现，各个文件具有它自己的位置索引作为地址，图39 (c)示意性地示出对于程序/标量数据情况，所述文件中的一个文件的配置的示例以及该文件使用二进制位的驱动位置，各个文件通过多个存储器单元实现，其中各个存储器单元具有它自己的位置索引作为地址；
[0062][图40]图40(a)示意性地示出与根据本发明的第一实施方式的计算机系统中所使用的推进主存储器进行比较的现有存储器的速度/能力，图40(b)示意性地示出与图40(a)所示的现有存储器进行比较的推进主存储器的速度/能力；
[0063][图41]图41(a)示意性地示出对于标量指令，与根据本发明的第一实施方式的计算机系统中所使用的推进主存储器进行比较的现有存储器的最差情况的速度/能力，图41(b)示意性地示出与图41 (a)所示的现有存储器的最差情况进行比较的推进主存储器的速度/能力；
[0064][图42]图42(a)示意性地示出对于标量指令，与根据本发明的第一实施方式的计算机系统中所使用的推进主存储器进行比较的现有存储器的典型情况的速度/能力，图42(b)示意性地示出与图42(a)所示的现有存储器的典型情况进行比较的推进主存储器的速度/能力；
[0065][图43]图43(a)示意性地示出对于标量数据情况，与根据本发明的第一实施方式的计算机系统中所使用的推进主存储器进行比较的现有存储器的典型情况的速度/能力，图43(b)示意性地示出与图43(a)所示的现有存储器进行比较的推进主存储器的速度/能力；
[0066][图44]图44(a)示意性地示出对于流数据和数据并行情况，与根据本发明的第一实施方式的计算机系统中所使用的推进主存储器进行比较的现有存储器的最佳情况的速度/能力，图44(b)示意性地示出与图44(a)所示的现有存储器的最佳情况进行比较的推进主存储器的速度/能力；
[0067][图45]图45示出实现根据本发明的第一实施方式的计算机系统中所使用的推进主存储器的二维存储器单元阵列的示例，各个存储器单元存储并传送数据或指令；
[0068][图46]图46示出实现根据本发明的第一实施方式的计算机系统中所使用的推进主存储器的二维存储器单元阵列的另一示例，各个存储器单元存储并传送数据或指令；
[0069][图47]图47示出实现根据本发明的第一实施方式的计算机系统中所使用的推进主存储器的二维存储器单元阵列的另一示例，各个存储器单元存储并传送数据或指令；
[0070][图48]图48示出实现根据本发明的第一实施方式的计算机系统中所使用的推进主存储器的二维存储器单元阵列的另一示例，各个存储器单元存储并传送数据或指令；
[0071][图49]图49示出实现根据本发明的第一实施方式的计算机系统中所使用的推进主存储器的二维存储器单元阵列的另一示例，各个存储器单元存储并传送数据或指令；
[0072][图50]图50示出实现根据本发明的第一实施方式的计算机系统中所使用的推进主存储器的二维存储器单元阵列的另一示例，各个存储器单元存储并传送数据或指令；
[0073][图51]图51示出实现根据本发明的第一实施方式的计算机系统中所使用的推进主存储器的二维存储器单元阵列的另一示例，各个存储器单元存储并传送数据或指令；
[0074][图52]图52(a)示出当前微处理器中的装置层级能耗，其分解为静态能耗和动态能耗，图52(b)示出图52(a)所示的动态能耗中的净功耗和开销，图52(c)示出当前微处理器中的净能耗；
[0075][图53]图53示出由Daily估计的传统架构中的包括寄存器和高速缓存的处理器上的实际能耗分布；
[0076][图54]图54(a)示出传统基于高速缓存的架构中的能耗，高速缓冲存储器中的能耗分解为静态能耗和动态能耗，图54(b)示出根据本发明的第三实施方式的计算机系统中的能耗，推进高速缓冲存储器中的能耗分解为静态能耗和动态能耗。[0077][图55]图55示出说明根据本发明的第二实施方式的计算机系统的构造的示意性框图；
[0078][图56]图56示出说明根据本发明的第三实施方式的计算机系统的构造的示意性框图；
[0079][图57]图57(a)示出根据本发明的第三实施方式的计算机系统中的算术流水线与推进寄存器单元的组合，图57(b)示出根据本发明的第三实施方式的计算机系统中的推进高速缓存单元阵列；
[0080][图58]图58示出根据本发明的第三实施方式的改型的通过单个处理器核、推进高速缓冲存储器和推进寄存器文件的组合实现的计算机系统的构造的示意性框图；
[0081][图59]图59示出根据本发明的第三实施方式的另一改型的通过单个算术流水线、推进高速缓冲存储器和推进向量寄存器文件的组合实现的计算机系统的构造的示意性框图；
[0082][图60]图60示出根据本发明的第三实施方式的另一改型的通过多个处理器核、推进高速缓冲存储器和推进寄存器文件的组合实现的计算机系统的构造的示意性框图；
[0083][图61]图61示出根据本发明的第三实施方式的另一改型的通过多个算术流水线、推进高速缓冲存储器和推进向量寄存器文件的组合实现的计算机系统的构造的示意性框图；
[0084][图62]图62(a)示出通过多个算术流水线、多个传统高速缓冲存储器、多个传统向量寄存器文件(RF)和传统主存储器的组合实现的传统计算机系统的构造的示意性框图，其中在传统高速缓冲存储器与传统主存储器之间形成瓶颈，图62(b)示出根据本发明的第三实施方式的另一改型的通过多个算术流水线、多个推进高速缓冲存储器、多个推进向量寄存器文件和推进主存储器的组合实现的计算机系统的构造的示意性框图，其中没有形成瓶颈；
[0085][图63]图63示出说明根据本发明的第四实施方式的高性能计算(HPC)系统的构造的示意性框图；
[0086][图64]图64示出说明根据本发明的第五实施方式的计算机系统的构造的示意性框图；
[0087][图65]图65(a)示出根据本发明的第五实施方式的计算机系统中所使用的三维推进主存储器的截面图，图65(b)示出根据本发明的第五实施方式的计算机系统中所使用的三维推进高速缓存的截面图，图65(c)示出根据本发明的第五实施方式的计算机系统中所使用的三维推进寄存器文件的截面图；
[0088][图66]图66示出根据本发明的第五实施方式的计算机系统中所使用的三维配置的立体图；
[0089][图67]图67示出根据本发明的第五实施方式的计算机系统中所使用的另一三维配置的立体图；
[0090][图68]图68示出图67所示的三维配置的截面图；
[0091][图69]图69示出根据本发明的第五实施方式的计算机系统中所使用的另一三维配置的截面图；
[0092][图70]图70通过在根据本发明的第五实施方式的计算机系统中表示控制路径，来示意性地示出执行控制处理的计算机系统的基本核的三维配置的截面图；
[0093][图71]图71通过在根据本发明的第五实施方式的计算机系统中表示标量数据的数据路径，来示意性地示出执行标量数据处理的计算机系统的基本核的三维配置的截面图；
[0094][图72]图72通过在根据本发明的第五实施方式的计算机系统中表示向量/流数据的数据路径，来示意性地示出执行向量/流数据处理的计算机系统的基本核的三维配置的截面图；
[0095][图73]图73通过表示根据本发明的第五实施方式的计算机系统的标量数据路径和控制路径的组合，来示意性地示出被配置为执行计算机系统的标量数据部分的计算机系统的基本核的三维配置的截面图，其中多个处理单元(CPU)不仅执行标量数据，而且执行向量/流数据，并且流水线ALU被包括在处理单元中；
[0096][图74]图74示出MISD架构中的标量/向量数据的比特级并行处理；
[0097][图75]图75示出SMD架构中的向量数据的并行处理；
[0098][图76]图76示出向量处理中的典型链接；
[0099][图77]图77示出MISD架构中的标量/向量数据的并行处理；
[0100][图78]图78示出MISD架构中的标量/向量数据的并行处理；
[0101][图79]图79(a)示出描绘于单个半导体芯片上的代表性传统DRAM的平面图，图79(b)不出描绘于传统DRAM的同一单个半导体芯片上的复合推进存储器的不意性内部布局的对应平面图；
[0102][图80]图80(a)示出单个推进存储器块的外形，图80 (b)示出图80 (a)所示的推进存储器块的局部平面图，其具有一千列，其中推进存储器的存取时间(循环时间)被限定为单列，图80(c)示出用于将内容写到传统DRAM的一个存储器元件中或从传统DRAM的一个存储器元件读出内容的传统DRAM的存储器循环；以及
[0103][图81]图81示出复合推进存储器模块的示意性平面图。
【具体实施方式】
[0104]将参照附图描述本发明的各种实施方式。需要注意的是，贯穿附图，相同或相似的标号应用于相同或相似的部件和元件，相同或相似的部件和元件的描述将省略或简化。通常，并且如半导体器件的表示中惯常的，将理解的是，各个附图彼此未按比例绘制并且给定附图内也未按比例绘制，尤其是，层厚度被任意绘制以便于附图的阅读。在下面的描述中阐述了特定细节，例如特定材料、处理和设备，以便全面理解本发明。然而，对于本领域技术人员而言将明显的是，本发明可在没有这些特定细节的情况下实践。在其它情况下，公知的制造材料、处理和设备未详细阐述，以避免不必要地模糊本发明。诸如“上”、“上方”、“下”、“下方”和“垂直”的介词相对于基板的平坦表面定义，而与基板实际所保持的取向无关。层在另一层上，即使存在中间层。
[0105]尽管在图4、图5、图6、图8、图11、图13、图16-20、图22、图25和图32等中的比特级信元(bit-level cell)的晶体管层级表示中，示出nMOS晶体管作为传送晶体管和复位晶体管，但是如果采用相反极性的时钟信号，则pMOS晶体管也可用作传送晶体管和复位晶体管。[0106]—第一实施方式一
[0107](计算机系统的基本构造)
[0108]如图2所示，根据本发明的第一实施方式的计算机系统包括处理器11和推进主存储器31。处理器11包括控制单元111，控制单元111具有被配置为产生时钟信号的时钟发生器113以及被配置为与时钟信号同步地执行算术和逻辑运算的算术逻辑单元(ALU) 112。
如图3所示，推进主存储器31包括存储器单元Up U2、U3........Ulr1、Un的阵列，存储器单
元仏、％為........Un_1、Un中的每一个具有单位信息，所述信息包括数据或指令的字大小、
阵列的输入端子和阵列的输出端子。如图3所示，推进主存储器31将所述信息存储在存储
器单元U1'U2、U3........Un_1、Un中的每一个中，并与时钟信号同步地逐步将所述信息朝着
输出端子传送，以向处理器11主动地并且顺序地提供所存储的信息，使得ALU112可利用所存储的信息执行算术和逻辑运算。
[0109]如图2所示，推进主存储器31和处理器11通过多个联接构件54电连接。例如，各个联接构件54可通过附着到推 进主存储器31的第一端子引脚、附着到处理器11的第二端子引脚以及插入第一端子引脚和第二端子引脚之间的导电凸块实现。对于导电凸块的材料，焊球、金(Au)凸块、银(Ag)凸块、铜(Cu)凸块、镍-金(N1-Au)合金凸块或镍-金-铟(N1-Au-1n)合金凸块等是可接受的。ALUl 12中的处理的所得数据通过联接构件54被发送给推进主存储器31。因此，如双向箭头PHI (希腊字母)12所表示的，通过联接构件54在推进主存储器31与处理器11之间双向传送数据。相反，如单向箭头ETA(希腊字母)n所表示的，对于指令移动，仅存在从推进主存储器31到处理器11的单向指令流。
[0110]如图2所示，根据本发明的第一实施方式的计算机系统的构造还包括外部副存储器41(例如，盘)、输入单元61、输出单元62和输入/输出(I/O)接口电路63。类似于传统冯.诺伊曼计算机，通过输入单元61接收信号或数据，从输出单元62发送信号或数据。例如，已知键盘和已知鼠标可被视作输入单元6，而已知监视器和打印机可被视作输出单元62。用于计算机之间的通信的已知装置(例如，调制解调器和网卡)通常用于为输入单元61和输出单元62 二者服务。需要指出的是，将装置指定为输入单元61还是输出单元62取决于视角。输入单元61以人使用者提供的物理移动作为输入，并将其转换为根据第一实施方式的计算机系统能够理解的信号。例如，输入单元61将进入的数据和指令转换为根据第一实施方式的计算机系统能够理解的二进制码的电信号图案，输入单元61的输出通过I/O接口电路63被馈送给推进主存储器31。输出单元62以推进主存储器31通过I/O接口电路63提供的信号作为输入。然后，输出单元62将这些信号转换为人使用者能够看到或阅读的表示，从而与输入单元61的处理相逆，将数字化的信号转换为用户易懂的形式。每当处理器11驱动输入单元61和输出单元62时，需要I/O接口电路63。处理器11可通过I/O接口电路63与输入单元61和输出单元62通信。如果在交换不同格式的数据的情况下，I/O接口电路63将串行数据转换为并行形式，反之亦然。如果需要，存在产生中断和对应类型数的规定以便于处理器11的进一步处理。
[0111]副存储器41以比推进主存储器31更长期的方式存储数据和信息。尽管推进主存储器31主要涉及存储当前正在执行的程序以及当前正在使用的数据，副存储器41通常旨在存储需要保存的任何东西，即使计算机被关闭或者当前没有执行程序。副存储器41的示例是已知的硬盘(或硬盘驱动器)以及已知的外部介质驱动器(例如，⑶-ROM驱动器)。这些存储方法最常用于存储计算机的操作系统、用户的软件收集以及用户希望的任何其它数据。尽管硬盘驱动器用于以半永久性的方式存储数据和软件，外部介质驱动器用于保存其它数据，这种设置根据可用存储装置的不同形式以及各个存储装置的使用便利性而存在极大差异。如双向箭头PHI (希腊字母)!所表示的，通过现有线连接53在副存储器41与推进主存储器31和处理器11之间双向传送数据。
[0112]尽管未示出，在图2所示的第一实施方式的计算机系统中，处理器11可包括多个算术流水线，该多个算术流水线被配置为通过输出端子从推进主存储器31接收所存储的信息，如双向箭头PHI12所表示的，通过联接构件54在推进主存储器31与所述多个算术流水线之间双向传送数据。
[0113]在图2所示的第一实施方式的计算机系统中，不存在由数据总线和地址总线组成的总线，因为整个计算机系统即使在处理器11与推进主存储器31之间的任何数据交换中也不具有全局线，而所述线或总线在传统计算机系统中引起了所述瓶颈。仅在推进主存储器31内或者推进主存储器31与对应ALU112的连接部分存在较短的局部线。由于不存在产生时间延迟以及这些线之间的杂散电容的全局线，所以第一实施方式的计算机系统可实现更高的处理速度和更低的功耗。
[0114](实现推进主存储器的信元阵列的详细配置)
[0115]在最传统的计算机中，地址解析的单位是字符(例如，字节)或字。如果单位是字，则可利用给定大小的地址存取更大量的存储器。另一方面，如果单位是字节，则单独的字符可被寻址(即，在存储器操作期间被选择)。机器指令通常是架构的字大小的分数或倍数。这是自然选择，因为指令和数据通常共享相同的存储器子系统。图4和图5对应于实现图3所示的推进主存储器31的信元阵列的晶体管层级表示，图23对应于实现图3所示的推进主存储器31的信元阵列的门层级表示。
[0116]在图4中，mXn矩阵的通过信元Mn、M21, M31........Mm_1；1, Mml的垂直阵列实现
的第一列表示图3所示的第一存储器单元Up这里，“m”是由字大小确定的整数。尽管字大小的选择相当重要，当计算机架构被设计时，字大小自然是八比特的倍数，通常使用16、
32和64比特。类似地，mXn矩阵的通过信元M12、M22, M32........Mm_1；2, Mm2的垂直阵列实
现的第二列表示第二存储器单元U2, mXη矩阵的通过信元M13、M23、M33、......>Mm_1；3>Mm3的
垂直阵列实现的第三列表示第三存储器单元U3，......，mXn矩阵的通过信元
M3jη-!.......的垂直阵列实现的第(n-ι)列表示第(n-ι)存储器单元Ulri,mXn
矩阵的通过信元札々^^^。........Mffl_1；n,Mffl；n的垂直阵列实现的第η列表示第η存储器
单元Un,
[0117]即，如图4所示，字大小级别的第一存储器单元U1通过mX η矩阵的第一列中的比
特级信元Mn、M21、M31........Mffl_1；1,Mffll的垂直阵列实现。第一列第一行上的信元M11包括:
第一 nMOS晶体管Q111，其具有通过第一延迟元件D111连接到时钟信号供应线的漏极以及通过第二延迟元件D112连接到第一比特级输入端子的输出端子的栅极；第二 nMOS晶体管Q112,其具有连接到第一 nMOS晶体管Q111的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C11,其被配置为存储信元M11的信息，并且与第二 nMOS晶体管Q112并联连接，其中，连接第一 nMOS晶体管Q111的源极和第二 nMOS晶体管Q112的漏极的输出节点用作信元M11的输出端子，并且被配置为将存储在电容器C11中的信号输送给下一比特级信元M12。第一列第二行上的信元M21包括:第一 nMOS晶体管Q211,其具有通过第一延迟元件D211连接到时钟信号供应线的漏极以及通过第二延迟元件D212连接到第二比特级输入端子的输出端子的栅极；第二 nMOS晶体管Q212，其具有连接到第一 nMOS晶体管Q211的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C21，其被配置为存储信元M21的信息,并且与第二 nMOS晶体管Q212并联连接，其中，连接第一 nMOS晶体管Q211的源极和第二 nMOS晶体管Q212的漏极的输出节点用作信元M21的输出端子，并且被配置为将存储在电容器C21中的信号输送给下一比特级信元M22。第一列第三行上的信元M31包括:第一nMOS晶体管Q311，其具有通过第一延迟元件D311连接到时钟信号供应线的漏极以及通过第二延迟元件D312连接到第三比特级输入端子的输出端子的栅极；第二 nMOS晶体管Q312，其具有连接到第一 nMOS晶体管Q311的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C31，其被配置为存储信元M31的信息，并且与第二 nMOS晶体管Q312并联连接，其中，连接第一 nMOS晶体管Q311的源极和第二 nMOS晶体管Q312的漏极的输出节点用作信元M31的输出端子，并且被配置为将存储在电容器C31中的信号输送给下一比特级信元M31。……第一列第(m-Ι)行上的信元M(m_m包括:第一nMOS晶体管Q(m_1)n，其具有通过第一延迟元件0(?1_1)11连接到时钟信号供应线的漏极以及通过第二延迟元件D(m_1)12连接到第(m-Ι)比特级输入端子的输出端子的栅极；第二 nMOS晶体管Q(m_1)12，其具有连接到第一 nMOS晶体管Q(m_1)n的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C(m_m，其被配置为存储信元M(m_m的信息，并且与第二 nMOS晶体管Qim-D12并联连接，其中，连接第一 nMOS晶体管Q(m_1)n的源极和第二 nMOS晶体管Q(m_1)12的漏极的输出节点用作信元M(m_ m的输出端子，并且被配置为将存储在电容器C(m_m中的信号输送给下一比特级信元M(m_1)2。第一列第m行上的信元Mml包括:第一 nMOS晶体管Qmll，其具有通过第一延迟元件Dmll连接到时钟信号供应线的漏极以及通过第二延迟元件Dml2连接到第m比特级输入端子的输出端子的栅极；第二 nMOS晶体管Qml2，其具有连接到第一 nMOS晶体管Qmll的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Cml，其被配置为存储信元Mml的信息，并且与第二 nMOS晶体管Qml2并联连接，其中，连接第一 nMOS晶体管Qmll的源极和第二 nMOS晶体管Qml2的漏极的输出节点用作信元I1的输出端子，并且被配置为将存储在电容器Cml中的信号输送给下一比特级信元Mm2。
[0118]并且，如图4所示，字大小级别的第二存储器单元U2通过mXn矩阵的第二列中的
比特级信元M12、M22' M32........Mffl^2, Mffl2的垂直阵列实现。第二列第一行上的信元M12包
括:第一 nMOS晶体管Q121，其具有通过第一延迟元件D121连接到时钟信号供应线的漏极以及通过第二延迟元件D122连接到前一比特级信元M11的输出端子的栅极；第二 nMOS晶体管Q122，其具有连接到第一 nMOS晶体管Q121的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C12，其被配置为存储信元M12的信息，并且与第二 nMOS晶体管Q122并联连接，其中，连接第一 nMOS晶体管Q121的源极和第二 nMOS晶体管Q122的漏极的输出节点用作信元M12的输出端子，并且被配置为将存储在电容器C12中的信号输送给下一比特级信元M13。第二列第二行上的信元M22包括:第一 nMOS晶体管Q221,其具有通过第一延迟元件D221连接到时钟信号供应线的漏极以及通过第二延迟元件D222连接到前一比特级信元M21的输出端子的栅极；第二 nMOS晶体管Q222，其具有连接到第一 nMOS晶体管Q221的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C22，其被配置为存储信元M22的信息，并且与第二 nMOS晶体管Q222并联连接，其中，连接第一 nMOS晶体管Q221的源极和第二 nMOS晶体管Q222的漏极的输出节点用作信元M22的输出端子，并且被配置为将存储在电容器C22中的信号输送给下一比特级信元M23。第二列第三行上的信元M32包括:第一nMOS晶体管Q321，其具有通过第一延迟元件D321连接到时钟信号供应线的漏极以及通过第二延迟元件D322连接到前一比特级信元M31的输出端子的栅极；第二 nMOS晶体管Q322，其具有连接到第一 nMOS晶体管Q321的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C32，其被配置为存储信元M32的信息，并且与第二 nMOS晶体管Q322并联连接，其中，连接第一 nMOS晶体管Q321的源极和第二 nMOS晶体管Q322的漏极的输出节点用作信元M32的输出端子，并且被配置为将存储在电容器C32中的信号输送给下一比特级信元M33。……第二列第(m-1)行上的信元M(m_1)2包括:第一nMOS晶体管Q(m_1)21，其具有通过第一延迟元件0(?1_1)21连接到时钟信号供应线的漏极以及通过第二延迟元件D(m_1)22连接到前一比特级信元M(m_m的输出端子的栅极；第二 nMOS晶体管Q(m_1)22，其具有连接到第一 nMOS晶体管Q(m_1)21的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C(ni_1)2，其被配置为存储信元％_1)2的信息,并且与第二 nMOS晶体管Q0ll-D22并联连接，其中，连接第一 nMOS晶体管Q(m_1)21的源极和第二 nMOS晶体管Q(m_1)22的漏极的输出节点用作信元M(m_1)2的输出端子，并且被配置为将存储在电容器C(m_1)2中的信号输送给下一比特级信元M(m_1)3。第二列第m行上的信元Mm2包括:第一 nMOS晶体管Qm21,其具有通过第一延迟元件Dm21连接到时钟信号供应线的漏极以及通过第二延迟元件Dm22连接到前一比特级信元Mml的输出端子的栅极；第二 nMOS晶体管Qm22，其具有连接到第一 nMOS晶体管Qm21的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Cm2，其被配置为存储信元Mni2的信息,并且与第二 nMOS晶体管Qni22并联连接,其中,连接第一 nMOS晶体管Qm21的源极和第二 nMOS晶体管Qm22的漏极的输出节点用作信元Mm2的输出端子，并且被配置为将存储在电容器Cm2中的信号输送给下一比特级信元Mm3。 [0119]另外，如图4所示，字大小级别的第三存储器单元U3通过mXn矩阵的第三列中的
比特级信元M13、M23、M33........Mffl3的垂直阵列实现。第三列第一行上的信元M13包
括:第一 nMOS晶体管Q131，其具有通过第一延迟元件D131连接到时钟信号供应线的漏极以及通过第二延迟元件D132连接到前一比特级信元M12的输出端子的栅极；第二 nMOS晶体管Q132，其具有连接到第一 nMOS晶体管Q131的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C13,其被配置为存储信元M13的信息，并且与第二 nMOS晶体管Q132并联连接，其中，连接第一 nMOS晶体管Q131的源极和第二 nMOS晶体管Q132的漏极的输出节点用作信元M13的输出端子，并且被配置为将存储在电容器C13中的信号输送给下一比特级信元。第三列第二行上的信元M23包括:第一 nMOS晶体管Q231,其具有通过第一延迟元件D231连接到时钟信号供应线的漏极以及通过第二延迟元件D232连接到前一比特级信元M22的输出端子的栅极；第二 nMOS晶体管Q232，其具有连接到第一 nMOS晶体管Q231的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C23，其被配置为存储信元M23的信息,并且与第二 nMOS晶体管Q232并联连接，其中，连接第一 nMOS晶体管Q231的源极和第二 nMOS晶体管Q232的漏极的输出节点用作信元M23的输出端子，并且被配置为将存储在电容器C23中的信号输送给下一比特级信元。第三列第三行上的信元M33包括:第一 nMOS晶体管Q331，其具有通过第一延迟元件D331连接到时钟信号供应线的漏极以及通过第二延迟元件D332连接到前一比特级信元M32的输出端子的栅极；第二 nMOS晶体管Q332,其具有连接到第一 nMOS晶体管Q331的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C33,其被配置为存储信元M33的信息，并且与第二 nMOS晶体管Q332并联连接，其中，连接第一 nMOS晶体管Q331的源极和第二 nMOS晶体管Q332的漏极的输出节点用作信元M33的输出端子，并且被配置为将存储在电容器C33中的信号输送给下一比特
级信元。......第三列第(m-Ι)行上的信元M(m_1)3包括:第一 nMOS晶体管Q(m_1)31,其具有通过
第一延迟元件D(m_1)31连接到时钟信号供应线的漏极以及通过第二延迟元件0(111_1)32连接到前一比特级信元M(m_1)2的输出端子的栅极；第二 nMOS晶体管Q(m_1)32，其具有连接到第一 nMOS晶体管Q(m_1)31的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C0irl)3，其被配置为存储信元M0lri)3的信息,并且与第二 nMOS晶体管Q(D1_1)32并联连接，其中，连接第一 nMOS晶体管Q(m_im的源极和第二 nMOS晶体管Q(m_1)32的漏极的输出节点用作信元M(m_1)3的输出端子，并且被配置为将存储在电容器C(m_1)3中的信号输送给下一比特级信元。第三列第m行上的信元I3包括:第一 nMOS晶体管Qm31，其具有通过第一延迟元件Dm31连接到时钟信号供应线的漏极以及通过第二延迟元件Dm32连接到前一比特级信元Mm2的输出端子的栅极；第二 nMOS晶体管Qm32，其具有连接到第一 nMOS晶体管Qm31的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Cm3，其被配置为存储信元Mm3的信息，并且与第二 nMOS晶体管Qm32并联连接，其中，连接第一 nMOS晶体管Qm31的源极和第二 nMOS晶体管Qm32的漏极的输出节点用作信元Mm3的输出端子，并且被配置为将存储在电容器Cm3中的信号输送给下一比特级信元。
[0120]另外，如图4所示，字大小级别的第η存储器单元U3通过mXn矩阵的第η列中的
比特级信元Mln、M2n, M3n、.......Mm_1；n, Mmn的垂直阵列实现。第η列第一行上的信元Mln包
括:第一nMOS晶体管Qlnl，其具有通过第一延迟元件Dlnl连接到时钟信号供应线的漏极以及通过第二延迟元件Dln2连接到前一比特级信元Μ1(η_υ的比特级输出端子的栅极；第二 nMOS晶体管Qln2，其具有连接到第一 nMOS晶体管Qlnl的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Cln，其被配置为存储信元Mln的信息，并且与第二nMOS晶体管Qln2并联连接，其中，连接第一 nMOS晶体管Qlnl的源极和第二 nMOS晶体管Qln2的漏极的输出节点用作信元Mln的比特级输出端子，并且被配置为将存储在电容器Cln中的信号输送给第一比特级输出端子。第η列第二行上的信元M2n包括:第一 nMOS晶体管Q2nl,其具有通过第一延迟元件D2nl连接到时钟信号供应线的漏极以及通过第二延迟元件D2n2连接到前一比特级信元M2(Iri)的比特级输出端子的栅极；第二 nMOS晶体管Q2n2，其具有连接到第一 nMOS晶体管Q2nl的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C2n，其被配置为存储信元M2n的信息，并且与第二 nMOS晶体管Q2n2并联连接，其中，连接第一 nMOS晶体管Q2nl的源极和第二 nMOS晶体管Q2n2的漏极的输出节点用作信元M2n的比特级输出端子，并且被配置为将存储在电容器C2n中的信号输送给第二比特级输出端子。第η列第三行上的信元M3n包括:第一 nMOS晶体管Q3nl,其具有通过第一延迟元件D3nl连接到时钟信号供应线的漏极以及通过第二延迟元件D3n2连接到前一比特级信元M3(n_D的比特级输出端子的栅极；第二 nMOS晶体管Q3n2，其具有连接到第一 nMOS晶体管Q3nl的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C3n，其被配置为存储信元M3n的信息,并且与第二 nMOS晶体管Q3n2并联连接，其中，连接第一 nMOS晶体管Q3nl的源极和第二 nMOS晶体管Q3n2的漏极的输出节点用作信元M3n的比特级输出端子，并且被配置为将存储在电容器C3n中的信号输送给第三比特级输出端子。……第η列第(m-1)行上的信元M(m_1)n包括:第一 nMOS晶体管Q(m_1)nl,其具有通过第一延迟元件D(m_1)nl连接到时钟信号供应线的漏极以及通过第二延迟元件D(m_1)n2连接到前一比特级信元M0lri) (Iri)的比特级输出端子的栅极；第二 nMOS晶体管Q(m_1)n2，其具有连接到第一 nMOS晶体管Q(m_1)nl的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C(m_1)n，其被配置为存储信元Μ(ηι_1)η的信息,并且与第二 nMOS晶体管Q(D1_1)n2并联连接,其中,连接第一nMOS晶体管Q(m_1)nl的源极和第二 nMOS晶体管Q(m_1)n2的漏极的输出节点用作信元M(m_1)n的比特级输出端子，并且被配置为将存储在电容器C(m_1)n中的信号输送给第(m-Ι)比特级输出端子。第η列第m行上的信元Mmn包括:第一 nMOS晶体管Qmnl,其具有通过第一延迟元件Dnml连接到时钟信号供应线的漏极以及通过第二延迟元件Dmn2连接到前一比特级信元Mmilri)的比特级输出端子的栅极；第二 nMOS晶体管Qmn2，其具有连接到第一 nMOS晶体管Qnml的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Cnm，其被配置为存储信元Mmn的信息，并且与第二 nMOS晶体管Qnm2并联连接，其中，连接第一 nMOS晶体管Qnml的源极和第二 nMOS晶体管Qnm2的漏极的输出节点用作信元Mmn的比特级输出端子，并且被配置为将存储在电容器Cmn中的信号输送给第m比特级输出端子。
[0121]如图5所示，在根据本发明的第一实施方式的计算机系统中所使用的推进主存储器的代表性2X2信元阵列中，第i行第j列的比特级信元Mu包括:第一 nMOS晶体管Qijl,其具有通过第一延迟元件Dijl连接到时钟 信号供应线的漏极以及通过第二延迟元件Dij2连接到前一比特级信元的输出端子的栅极；第二 nMOS晶体管QU2，其具有连接到第一 nMOS晶体管Qijl的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Cij，其被配置为存储比特级信元Mij的信息，并且与第二 nMOS晶体管Qij2并联连接，其中，连接第一 nMOS晶体管Qui的源极和第二 nMOS晶体管Qu2的漏极的输出节点用作比特级信元Mu的输出端子，并且被配置为将存储在电容器Cu中的信号输送给下一比特级信元
Mi(Ji1)。
[0122]第i行第(j+Ι)列的列比特级信元Mi(j+1)包括:第一 nMOS晶体管Qi(j+1)1,其具有通过第一延迟元件Di(j+m连接到时钟信号供应线的漏极以及通过第二延迟元件Di(j+m连接到前一比特级信元Mu的输出端子的栅极；第二 nMOS晶体管Q&+1)2，其具有连接到第一 nMOS晶体管Qia_+1)1的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Ci(j+1)，其被配置为存储比特级信元Mi(j+1)的信息，并且与第二 nMOS晶体管Qi(j+1)2并联连接，其中，连接第一 nMOS晶体管Qm+m的源极和第二 nMOS晶体管Q&+1)2的漏极的输出节点用作比特级信元Mi(j+1)的输出端子，并且被配置为将存储在电容器Ci(j+1)中的信号输送给下一信元。
[0123]并且，第(i+1)行第j列的比特级信元M(i+1)j包括:第一 nMOS晶体管Q(i+1)jl，其具有通过第一延迟元件D(i+1 )jl连接到时钟信号供应线的漏极以及通过第二延迟元件0(1+1)」2连接到前一比特级信元的输出端子的栅极；第二 nMOS晶体管Q(i+⑴2，其具有连接到第一 nMOS晶体管Q(i+1U的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C(i+1)j，其被配置为存储比特级信元M(i+1)j的信息，并且与第二 nMOS晶体管Q(i+1)j2并联连接，其中，连接第一 nMOS晶体管Qblhl的源极和第二 nMOS晶体管Q(i+lh_2的漏极的输出节点用作比特级信元M(i+1)j的输出端子，并且被配置为将存储在电容器C(i+1)j中的信号输送给下一比特级信元M(i+1)(J+1)。
[0124]另外,第(i+Ι)行第(j+Ι)列的比特级信元M(i+1)(j+1)包括:第一 nMOS晶体管Q(i+1)(j+m，其具有通过第一延迟元件D(i+1) (j+1)1连接到时钟信号供应线的漏极以及通过第二延迟元件D(i+1)(j+1)2连接到前一比特级信元M(i+1)j的输出端子的栅极；第二nMOS晶体管Q(i+1)(j+1)2，其具有连接到第一nMOS晶体管Q(i+1w+1)1的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器C(i+1)(j+1)，其被配置为存储比特级信元M(i+1)(j+1)的信息，并且与第二 nMOS晶体管Q(i+1)(^)2并联连接，其中，连接第一 nMOS晶体管Qa+D&m的源极和第二nMOS晶体管Q(i+1)(j+1)2的漏极的输出节点用作比特级信元M(i+1)(j+1)的输出端子，并且被配置为将存储在电容器C(i+1)(j+1)中的信号输送给下一信兀。
[0125]如图6所示，第i行上的第j比特级信元Mij包括:第一 nMOS晶体管Qijl，其具有通过第一延迟元件Dijl连接到时钟信号供应线的漏极以及通过第二延迟元件Dij2连接到前一信元的输出端子的栅极；第二 nMOS晶体管QU2，其具有连接到第一 nMOS晶体管Qui的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Cij，其被配置为存储比特级信元Mij的信息,并且与第二 nMOS晶体管Qij2并联连接。
[0126]在图6所示的电路配置中，第二 nMOS晶体管Qu2用作复位晶体管，其被配置为当高电平(或逻辑电平“I”)的时钟信号施加到第二 nMOS晶体管Qu2的栅极时，使存储在电容器Cij中的信号电荷复位,从而使已经存储在电容器Cij中的信号电荷放电。
[0127]图7A和图7B示出图6所示的比特级信元Mij对由虚线示出的时钟信号波形的晶体管层级响应的示意性示例，比特级信元Mu是根据本发明的第一实施方式的计算机系统中所使用的比特级信元之一。由虚线示出的时钟信号按照时钟周期TAU (希腊字母)clock周期性地在逻辑电平“ I”和“O”之间摇摆。在图7A和图7B中，tftd = t2~t1 = t3_t2 = t4_t3)被定义为时钟周期TAUc^k的四分之一(=TAUclock/4)。
[0128](a)如图7A(a)所示，在时间“V’，尽管由虚线示出的高电平的时钟信号通过第一理想延迟元件Dijl施加到第一 nMOS晶体管Qijl的漏极并施加到第二 nMOS晶体管Qij2的栅极，但在时间“V’与时间“V’之间，由于在第一 nMOS晶体管Qui的源极与第二 nMOS晶体管Qu2的漏极之间连接的输出节点Nrat的电势应当为浮置状态，处于逻辑电平“O”与“I”之间，所以第二 nMOS晶体管Qij2保持截止状态，直至在时间“t/’第一 nMOS晶体管Qijl将建立导通状态为止。
[0129](b)归功于第一理想延迟元件Dijl,由于第一nMOS晶体管Qijl的导通被延迟了
=ΤΑυ&Λ/4，所以在时间“t/’第一 nMOS晶体管Qui被激活成为传送晶体管，并且输出节点Nout的电势变为逻辑电平“ I ”。这里，假设第一理想延迟元件Dijl可实现TAUd(K;k/4的延迟，并且具有非常陡的前沿，使得可忽略上升时间。即，如图7A(a)中具有非常陡的前沿和非常陡的后沿的实线所示，在时间“t0”施加的时钟信号被延迟了 ^tci = TAUcl0ck/4o然后，如图7A(c)-(d)所示，如果存储在前一比特级信元Mi(j_D中的信号为逻辑电平“1”，则在时间“t2”，第二 nMOS晶体管Qu2被激活成为复位晶体管，存储在电容器Cu中的任何信号电荷被驱动以放电。
[0130](c)第一 nMOS晶体管Qijl在时间“t2”被激活成为传送晶体管，延迟了由第二理想延迟元件Dij2确定的预定的延迟时间td2 = t2-t0 = TAUcl0ck/2o这里，假设第二理想延迟元件Dij2可实现TAUdd/2的延迟，并且具有非常陡的前沿，使得可忽略上升时间。然后，如果在时间“t2”，存储在前一比特级信元中的逻辑电平“I”的信号从第i行上的前一比特级信元Mi^)被馈送至第一 nMOS晶体管Qui的栅极，则如图7A(b)所示，存储在电容器Cij中的信号电荷被完全放电以建立逻辑电平“0”，并且如图7A(c)-(d)所示，第一 nMOS晶体管Qui开始将存储在前一比特级信元Mi中的逻辑电平“I”的信号传送给电容器Cij,以执行推进与门运算。即，利用由时钟信号提供的输入信号“ I”以及由前一比特级信元Mi(j_D提供的另一输入信号“1”，可执行传统2输入与运算:
[0131]1+1 = I。
[0132]顺便说一下，如果存储在电容器Cu中的信号电荷为逻辑电平“ I ”，则电容器Cij可在时间“tj开始放电，因为如果第二 nMOS晶体管Qu2的操作没有延迟，则利用在时间“tj施加到第二 nMOS晶体管Qu2的栅极的由虚线示出的高电平的时钟信号，第二 nMOS晶体管Qij2可被激活成为复位晶体管。
[0133](d)另选地，如图7B (c)-(d)所示，如果存储在前一比特级信元Mi_中的信号为逻辑电平“ O ”，则在任何时间“ h ”、“ & ”、“ t2 ”和“ t3”，第一 nMOS晶体管Qijl保持截止状态。如上所述，如果存储在电容器Cu中的信号电荷为逻辑电平“ I ”，则尽管第一nMOS晶体管Qijl保持截止状态，电容器Cu也可在时间”开始放电，因为第二 nMOS晶体管Qu2可利用在时间”施加到第二 nMOS晶体管Qu2的栅极的由虚线示出的高电平的时钟信号而被激活成为复位晶体管，如图7A(c)-(d) 所示，利用由时钟信号提供的输入信号“I”以及由前一比特级信元Mi^1)提供的另一输入信号“0”，执行推进与门运算:
[0134]1+0 = 0。
[0135]然而，如果存储在电容器Cij中的信号电荷为逻辑电平“0”，则由于第一 nMOS晶体管Qijl和第二 nMOS晶体管Qij2均保持截止状态，电容器Cij在任何时间”和“t3”均保持逻辑电平“0”，如图7A(c)-(d)所示，执行推进与门运算。连接第一 nMOS晶体管Qijl的源极和第二 nMOS晶体管Qij2的漏极的输出节点Ntjut用作比特级信元Mij的输出端子，比特级信元Mij的输出端子将存储在电容器Cij中的信号输送给第i行上的下一比特级信元。
[0136]另外，图7C示出对于如图8所示第一延迟元件Dijl和第二延迟元件Dij2均由R-C延迟电路实现的情况，对时钟信号波形的响应的实际示例。在推进存储器的正常操作中，存储在电容器Cu中的信号电荷实际上为逻辑电平“O”或“I”，并且如果存储在电容器Cij中的信号电荷为逻辑电平“1”，则尽管第一 nMOS晶体管Qui仍保持截止状态，电容器Cu也可在时间Itl”开始放电，因为如果可逼近第二 nMOS晶体管Qu2的没有延迟的理想操作，则当高电平的时钟信号施加到第二 nMOS晶体管Qu2的栅极时，第二 nMOS晶体管Qu2可被激活。因此，如果存储在电容器Cu中的信号电荷实际上为逻辑电平“1”，则在高电平的时钟信号施加到第二 nMOS晶体管Qij2的栅极并且存储在电容器Cij中的信号电荷已放电之后,第一nMOS晶体管Qijl被激活成为传送晶体管(延迟了由通过R-C延迟电路实现的第一延迟元件Dijl确定的预定延迟时间tdl)。并且当存储在前一比特级信元Mi^1)中的信号从第i行上的前一比特级信元Mi(j_D馈送至第一 nMOS晶体管Qijl的栅极时，第一 nMOS晶体管Qijl将存储在前一比特级信元Mi(j_D中的信号传送给电容器Cij (进一步延迟了由第二延迟元件Dij2确定的预定延迟时间td2)。连接第一 nMOS晶体管Qui的源极和第二 nMOS晶体管Qu2的漏极的输出节点Nwt用作比特级信元Mij的输出端子，并且比特级信元Mij的输出端子将存储在电容器Cij中的信号输送给第i行上的下一比特级信元。
[0137]如图7C所示，时钟信号按照预定时钟周期(时钟循环时间)TAUd。。,周期性地在逻辑电平”与“O”之间摇摆，当时钟信号变为逻辑电平“I”时，第二 nMOS晶体管Qu2开始将已经在前一时钟循环存储在电容器Cu中的信号电荷放电。并且，在施加了逻辑电平“I”的时钟信号并且存储在电容器Cu中的信号电荷完全放电至逻辑电平“ O ”的电势之后，第一nMOS晶体管Qijl被激活成为传送晶体管(延迟了由第一延迟元件Dijl确定的预定延迟时间tdl)。优选地，延迟时间tdl可被设定为等于1/4TAU&。,。随后，当存储在第i行上的前一比特级信元Mi(j_D中的信号从前一比特级信元Mi(j_D馈送至第一 nMOS晶体管Qijl的栅极时，第一 nMOS晶体管Qui将存储在前一比特级信元Mi 中的信号传送给电容器Cu (进一步延迟了由通过R-C延迟电路实现的第二延迟元件Dij2确定的预定延迟时间td2)。
[0138]例如，如果存储在第i行上的前一比特级信元吣_中的逻辑电平“I”从前一比特级信元Michl)馈送至第一 nMOS晶体管Qijl的栅极,则第一 nMOS晶体管Qijl变为导通状态，并且逻辑电平“I”被存储在电容器Cu中。另一方面，如果存储在前一比特级信元Mi(h)中的逻辑电平“O”从前一比特级信元Mi(j_D馈送至第一 nMOS晶体管Qijl的栅极，则第一 nMOS晶体管Qijl保持截止状态，并且电容器Cij中维持逻辑电平“O”。因此，比特级信元Mij可建立“推进与门”运算。延迟时间td2应该比延迟时间tdl长，并且优选地，延迟时间td2可被设定为等于1/2TAU&。,。
[0139]由于时钟信号按照时钟周期TAUc^k周期性地在逻辑电平“ I ”与“O”之间摇摆，则时钟信号在时间前进1/2TAU&。，时变为逻辑电平“0”，连接第一 nMOS晶体管Qui的源极和第二 nMOS晶体管Qu2的漏极的输出节点Nwt在时间前进l/2TAUd。。,时无法将从前一比特级信元Mi(j_D传送来的信号进一步输送给下一比特级信元Mi(j+1)，因为信号被阻止延迟由第二延迟元件Di(j+1)2确定 的延迟时间td2 = 1/2TAU&。,传送至下一第一 nMOS晶体管Qi(j+1)1的栅极。当时钟信号在时间前进TAUc^k时再次变为逻辑电平“I”时，连接第一 nMOS晶体管Qijl的源极和第二nMOS晶体管Qij2的漏极的输出节点Nrat (用作比特级信元Mij的输出端子)可在下一时钟循环将存储在电容器Cij中的信号输送给下一比特级信兀Mi(j+1)。
[0140]回到图4，当图7A(a)或图7C所示的时钟信号变为逻辑电平“I”时，第一存储器
单元U1中的第二 nMOS晶体管序列Q112、Q212、Q312、.......Qm-1; 12>Qml2分别开始将已经在前一
时钟循环分别存储在第一存储器单元U1中的电容器Cn、C21, C31........Cm_1；1, Cml中的信
号电荷放电。并且，在逻辑电平“I”的时钟信号分别施加到第二 nMOS晶体管序列Q112、Q212、
Q312........Qm-1; 12> Qml2的栅极，并且存储在电容器C11、C21、C31........Cm^Cml中的信号电
荷分别完全放电至逻辑电平“O”的电势之后，第一 nMOS晶体管序列Qm、Q211、Q311........Qm-1;n> Qmll分别延迟由第一延迟元件Dm、D211, D311........Dm_1；11, Dmll确定的延迟时间^
被激活成为传送晶体管。随后，当字大小(八比特的倍数，例如16、32和64比特)信号序
列输入到第一 nMOS晶体管序列Q111、Qm、Q3I1.......、Qm-1，i1、Qmii的栅极时，第一 nMOS晶体
管序列Qm、Q2H > Q3Il........Qm-1, 11' Qmll将该字大小信号序列分别传送给电容器Cn、C21 >
C31........Cffl_1；1,Cffll (延迟了由第二延迟元件 D112、D212、D312........Dffl_1；12, Dffll2 确定的延迟
时间td2)。
[0141]当时钟信号在时间前进1/2TAU&。，时变为逻辑电平“O”时，连接第一 nMOS晶体管Qm、Qm、Q3H........Qm-1,Ii> Qmii 的源极和第二 nMOS 晶体管
Qll2、Q2I2、Q3I2、.......Qm-1,12、
Qml2的漏极的各个输出节点在时间前进1/2TAU&。,时无法将输入第一 nMOS晶体管Qm、Q211、
Q311........Qm-1;n> Qmll的栅极的信号进一步输送至下一比特级信元M12、M22' M32........Mm-1；2> Mm2,因为各个信号被阻止延迟由第二延迟元件D122、D222 , D322........Dm_1；22, Dm22确定
的延迟时间 td2 = l/2TAUclock 传送至下一第一 nMOS 晶体管 Q121、Q221、Q321........Qffl-1;21> Qffl21 的栅极。
[0142]并且，在时间前进TAUc^k时，当下一时钟信号再次变为逻辑电平“I”时，第二存储
器单元U2中的第二 nMOS晶体管序列Q122、Q222、Q322.......、Qm'22、Qm22分别开始将已经在前
一时钟循环分别存储在第二存储器单元U2中的电容器C12、C22、C32........Cm_1；2,Cm2中的信
号电荷放电。并且，在逻辑电平“I”的时钟信号分别施加到第二 nMOS晶体管序列Q122、Q222、
Q322........Q1^22Wm22的栅极，并且存储在电容器c12、c22、c32........cffl_1；2,cffl2中的信号电
荷分别完全放电至逻辑电平“O”的电势之后，第一 nMOS晶体管序列Qm、Q221、Q321........Qffl-!,21 > Qffl2I分别延迟由第一延迟元件Dm、D221, D321........Dffl_1；21, Dffl21确定的延迟时间tdi
被激活成为传送晶体管。随后，当存储在前一电容器cn、C21, C31........cm_1；1, Cml中的字
大小信号序列被馈送至第一 nMOS晶体管序列Qm、Q221 > Q321........Qm-1；21> Qm21的栅极时，
第一 nMOS晶体管Q121、Q221 > Q321........Qm-1,2i> Qm2i将该字大小信号序列传送给电容器C12、
C22、C32........C111-!, 2、Cm2 (延迟了由第二延迟元件D122、D222、D322........Dffl_1；22, Dffl22确定的
延迟时间td2)。
[0143]当时钟信号在时间进一步前进至(1+1/2)TAUc^k时变为逻辑电平“O”时，连接
第一 nMOS 晶体管 Q121、Q221, Q321........Qm-1；21> Qm21 的源极和第二 nMOS 晶体管 Q122、Q212,
Q322........Qm-1;22> Qm22的漏极的各个输出节点在时间前进(1+1/2)TAUc^k时无法将存
储在前一比特级信元Mn、M21' M31........Mm_1；1, Mml中的信号进一步输送至下一比特级
信元M12、M22> M32........Mm_1；2> Mni2，因为各个信号被阻止延迟由第二延迟元件D132、D232>
D332.......'DmHDm32确定的延迟时间td2 = l/2TAUd(K；k传送至下一第一 nMOS晶体管Qm、
卩231、Q331、.......Qm-1, 31 ' Qm31 的棚极。
[0144]并且，在时间进一步前进至2TAU&。，时，当下一时钟信号再次变为逻辑电平“I”
时，第三存储器单兀U3中的第二 nMOS晶体管序列Q132、Q232 > Q332>.......Qm-1,32> Qm32分别开
始将已经在前一时钟循环分别存储在第三存储器单元U3中的电容器C13、C23, C33........Cm-W Cffl3中的信号电荷放电。并且，在逻辑电平“I”的时钟信号分别施加到第二 nMOS晶
体管序列Q132、Q232 , Q332........Qn1-U Qm32的栅极，并且存储在电容器C13、C23> C33........Q-u、Cffl3中的信号电荷完全放电至逻辑电平“O”的电势之后，第一 nMOS晶体管序列Qm、
Q23I> Q331........Qm-1,31 > Qm3I 分别延迟由第一延迟元件 Dm、d231、D331........Dm_1；31> Dm31 确
定的延迟时间tdl被激活成为传送晶体管。随后，当存储在前一电容器c12、c22、c32........Cm-1,2> Cm2中的字大小信号序列被馈送至第一 nMOS晶体管序列......> Qm-1,31 >
Qm3I的栅极时，第一 nMOS晶体管Q131、Q23I> Q331........Qm-1,3i> Qmsi将该字大小信号序列传
送给电容器 C13、C23、C33........Cffl_1；3> Cm3(延迟了由第二延迟元件 D132、D232 > D332........Dm-1, 32 > Dm32确定的延迟时间td2)。
[0145]如图8所示，第一延迟元件Dijl和第二延迟元件Dij2中的每一个可通过已知的“电阻-电容延迟器”或“R-C延迟器”来实现。在RC电路中，时间常数(秒)的值等于电路电阻(欧姆)与电路电容(法拉)的乘积，即，tdl，td2 = RXC。由于RC电路的结构非常简单，所以对于第一延迟元件Dijl和第二延迟元件Dij2优选使用RC电路。然而，RC电路仅是示例，第一延迟元件Dui和第二延迟元件Du2可通过其它无源延迟元件或者各种有源延迟元件(可包括晶体管的有源元件等)来实现。
[0146]图9示出图8所示的第i行第j列的比特级信元Mij的实际平面图案的俯视图的示例，比特级信元Mij具有通过R-C延迟电路实现的第一延迟元件Dijl和第二延迟元件Dij2,图10示出沿图9的线A-A截取的对应截面图。如图9所示，第一延迟元件Dui通过导线的第一曲折线91实现，第二延迟元件Dij2通过导线的第二曲折线97实现。
[0147]在图9中，第一 nMOS晶体管Qijl具有经由接触插头96a连接到第一曲折线91的漏极区域93。第一曲折线91的与连接到第一 nMOS晶体管Qijl的漏极区域93的末端相对的另一端连接到时钟信号供应线。漏极区域93通过η+半导体区域实现。第一 nMOS晶体管Qijl的栅极通过第二曲折线97实现。第二曲折线97的与用作第一 nMOS晶体管Qijl的栅极的末端相对的另一端连接到前一信元的输出端子。
[0148]第二 nMOS晶体管Qij2具有:漏极区域，其通过公共η+半导体区域94实现，该区域也用作第一 nMOS晶体管Qijl的源极区域；栅极98，其经由接触插头96a连接到时钟信号供应线；以及源极区域95，其经由接触插头96a连接到地电势。源极区域95通过η+半导体区域实现。由于公共η+半导体区域94是连接第一 nMOS晶体管Qijl的源极区域和第二 nMOS晶体管Qij2的漏极区域的输出节点，所以公共η+半导体区域94经由接触插头96d连接到表面布线92b。公共η+半导体区域94用作比特级信元Mij的输出端子，并通过表面布线92b将存储在电容器Cu中的信号输送给下一比特级信元。
[0149]如图10所示，漏极区域93、公共η+半导体区域94和源极区域95设置在P型半导体基板81的表面处上部中。代替P型半导体基板81，漏极区域93、公共η+半导体区域94和源极区域95可设置在P阱的上部或者在半导体基板上生长的P型外延层中。在P型半导体基板81上设置元件隔离绝缘体82，以将P型半导体基板81的有源区限定为设置在元件隔离绝缘体82中的窗口。并且，漏极区域93、公共η+半导体区域94和源极区域95设置在有源区中并被元件隔离绝缘体82包围。在有源区的表面上，设置栅绝缘膜83。并且，通过第二曲折线97实现的第一 nMOS晶体管Qijl的栅极以及第二 nMOS晶体管Qij2的栅极98设置在栅绝缘膜83上。
[0150]如图10所示，第一层间介质膜84设置在第二曲折线97和栅极98上。在第一层间介质膜84的一部分上设置有被配置为存储比特级信元Mij的信息的电容器Cij的底电极85。底电极85由导电膜制成,接触插头96c设置在第一层间介质膜84中以在底电极85与源极区域95之间连接。并且，在底电极85上设置有电容器绝缘膜86。
[0151]另外，在电容器绝缘膜86上设置有电容器Cij的顶电极87，以占据底电极85的上部。顶电极87由导电膜制成。尽管图10所示的截面图中未示出，顶电极87电连接到公共η+半导体区域94，以建立电容器Cij与第二 nMOS晶体管Qij2并联连接的电路拓扑。各种绝缘体膜可用作电容器绝缘膜86。可能需要小型化的推进主存储器以占据与顶电极87相对的底电极85的小面积。然而，为了使得推进主存储器能够成功起作用，底电极85与顶电极87之间经由电容器绝缘膜86的电容需要维持恒定值。具体地讲，对于具有大约10nm或更小的最小线宽的小型化推进主存储器，考虑到底电极85与顶电极87之间的存储电容，优选使用介电常数A大于二氧化硅(S12)膜的材料。然而，对于ONO膜，例如，上层二氧化硅膜、中层氮化硅膜和下层二氧化硅膜的厚度之比是可选择的，可提供大约5至5.5的介电常数。另选地,可使用由er = 6的氧化锶(SrO)膜、= 7的氮化硅(Si3N4)膜、= 8-11的氧化铝(Al2O3)膜、er = 10 的氧化镁(MgO)膜、er = 16-17 的氧化钇(Y2O3)膜、er = 22-23 的二氧化铪(HfO2)膜、er = 22-23的氧化锆(ZrO2)膜、er = 25-27的氧化钽(Ta2O5)膜或者er=40的氧化铋(Bi2O3)膜中的任一种制成的单层膜、或者包括这些膜中的至少两种的复合膜。Ta2O5和Bi2O3表现出在与多晶硅的界面处缺少热稳定性的缺点。另外，它可以是由二氧化硅膜与这些膜制成的复合膜。复合膜可具有三层或更多层的层叠结构。换言之，它应该是在至少一部分中包含相对介电常数^为5至6或更大的材料的绝缘膜。然而，在复合膜的情况下，优选选择导致有效相对介电常数eMff为5至6或更大(针对整个膜测得)的组合。另外，它还可以是由三元化合物的氧化物膜制成的绝缘膜，例如铝酸铪(HfAlO)膜。
[0152]另外，第二层间介质膜87设置在顶电极87上。并且，第一曲折线91设置在第二层间介质膜87上。如图10所示，接触插头96a穿过第一层间介质膜84、电容器绝缘膜86和第二层间介质膜87设置，以在第一曲折线91与漏极区域93之间连接。
[0153]在图9和图10所示的拓扑中，R-C延迟器的电容C通过与第一曲折线91和第二曲折线97关联的杂散电容实现。由于R和C均与第一曲折线91和第二曲折线97的线长成比例，所以可通过选择第一曲折线91和第二曲折线97的线长来容易地设计延迟时间tdl、td2。另外，我们可以设计第一曲折线91和第二曲折线97的厚度、横截面或电阻率以实现期望的值的延迟时间tdl、td2。
[0154]例如，由于延迟时间td2应该是延迟时间tdl的两倍，如果对于R-C延迟器(=RXC)，我们针对第一曲折线91和第二曲折线97使用相同的厚度、相同的横截面以及具有相同的特定电阻率的材料，并且还针对实现杂散电容的绝缘膜使用相同的有效厚度和相同的有效介电常数，则第 二曲折线97的线长可被设计为第一曲折线91的线长的2"2倍。然而，如果我们针对第一曲折线91和第二曲折线97使用不同的材料，则第一曲折线91和第二曲折线97的线长应该根据第一曲折线91和第二曲折线97的电阻率来确定，以实现所需值的延迟时间tdl、td2。例如，在第二曲折线97由多晶硅形成，第一曲折线91由电阻率高于多晶硅的诸如钨(W)、钥(Mo)、钼(Pt)的耐火材料形成的情况下，第一曲折线91和第二曲折线97的线长根据第一曲折线91和第二曲折线97的电阻率来确定，以实现所需值的延迟时间 tdl、t(!2。
[0155]另外，尽管第一曲折线91和第二曲折线97示出于图9中，所示的电阻器R的曲折拓扑仅是示例，可根据电阻器R和电容C的所需值来使用其它拓扑，例如直线构造。在推进主存储器31的非常高速的操作中，如果寄生电阻(杂散电阻)和寄生电容(杂散电容)可实现所需的延迟时间tdl、td2，则可省略描绘外在电阻器元件R。
[0156]在图4-6所示的配置中，尽管第i行上的第(j_l)比特级信元Mf1的信号存储状态与第i行上的第j比特级信元Mu的信号存储状态之间的隔离可通过伴随第(j-Ι)比特级信元Mf1的输出端子与第j比特级信元^的第一 nMOS晶体管Qui的栅极之间的信号传播路径的传播延迟来建立，所述传播延迟主要归因于第二延迟元件Dij2的值，优选在第(j_l)比特级信元Mij-1与第j比特级信元Mu，之间插入单元间信元Bu，如图11和图13所示。
[0157]尽管单元间信元Bu被设置用于将第j存储器单元％中的第j比特级信元Mij的信号存储状态与第(j-Ι)存储器单元Up1中的第(j-ι)比特级信元Mf1的信号存储状态隔离，单元间信元Bu按照通过时钟信号供应线供应的时钟信号所确定的所需定时将信号从第(j-Ι)比特级信元Mf1传送到第j比特级信元Mijtl由于第j存储器单元Uj通过排列在第j存储器单元％中的比特级信元序列来存储字节大小或字大小的信息，第(j-Ι)存储器单元Up1通过排列在第(j-Ι)存储器单元Up1中的比特级信元序列来存储字节大小或字大小的信息，所以与存储器单元U”和Uj并行排列的单元间信元序列按照通过时钟信号供应线供应的时钟信号的控制传送字节大小或字大小的信息，使得字节大小或字大小的信息可沿着预定方向同时推进。如图11和图13所示，由于第i行上的第j比特级信元Mij的输入端子连接到单元间信元Bu，存储在第(j-Ι)比特级信元Mf1中的信号电荷按照所需定时通过单元间信元Bij被馈送至第二延迟元件Dij2，在除了所需定时之外的时间段，信号电荷的传送操作被截止。
[0158]在图11和图13中，尽管单元间信元Bu的示例包括单个隔离晶体管QU3，其具有连接到第(j_l)比特级信元Mij的输出端子的第一主电极、连接到第j比特级信元Mij的输入端子的第二主电极以及连接到时钟信号供应线的控制电极，单元间信元Bu的结构不限于图11和图13所示的配置。例如，单元间信元Bu可通过具有多个晶体管的时钟电路来实现，其可按照时钟信号所确定的所需定时将信号从第(j_l)比特级信元Mf1传送至第j比特级信元Mijt5
[0159]类似于图5所示的配置，第j比特级信元Mu包括:第一 nMOS晶体管QU1，其具有通过第一延迟元件Dijl连接到时钟信号供应线的漏极以及通过第二延迟元件Dij2连接到单元间信元Bu的栅极；第二 nMOS晶体管QU2，其具有连接到第一 nMOS晶体管Qui的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Cij，其被配置为存储比特级信元Mij的信息,并且与第二 nMOS晶体管Qij2并联连接。
[0160]图12示出除了图9已经示出的比特级信元Mij的配置之外,包括nMOS晶体管的单个隔离晶体管Qu3的单元间信元Bij的平面结构的示例。在比特级信元Mij中，示出有:第一nMOS晶体管Qijl，其具有漏极区域93、经由接触插头96a连接到漏极区域93的第一曲折线91、实现第一 nMOS晶体管Qijl的栅极的第二曲折线97 ；以及第二 nMOS晶体管Qij3,其具有由用作比特级信元Mij的输出端子的公共η+半导体区域94实现的漏极区域。
[0161]在图12中，单元间信元Bij的隔离晶体管Qij3具有通过η+半导体区域90的左侧实现的第一主电极区域、连接到时钟信号供应线的栅极99以及通过η+半导体区域90的右侧实现的第二主电极区域。第二主电极区域经由接触插头96e连接到与第二曲折线97的用作第一nMOS晶体管Qui的栅极的一端相对的第二曲折线97的另一端，第一主电极区域经由接触插头96f连接到前一信元Mf1的输出端子。尽管未示出，类似于图10所示的结构，在设置在第二曲折线97上的层间介质膜上，例如，可设置被配置为存储比特级信元Mij的信息的平行板结构的电容器Cu，其与第二 nMOS晶体管Qu2并联连接。
[0162]在图13中，除了图11所示的配置之外，在第(j_2)比特级信元Mi(p2)与第(j_l)比特级信元Mi(j_D之间设置另一单元间信元Bi(j_D，其被配置为将第(j-ι)存储器单元Up1中的第(j_l)比特级信元的信号存储状态与第(j_2)存储器单元％_2中的第(j-2)比特级信元Mi&2)的信号存储状态隔离，并且按照通过时钟信号供应线供应的时钟信号所确定的所需定时将信号从第(j_2)比特级信元Mi㈦)传送至第(j-Ι)比特级信元吣⑹)。在图13中，由于第i行上的第(j-Ι)比特级信元Mia__D的输入端子连接到单元间信元Bi(j_D，所以存储在第(j_2)比特级信元Mi(j_2)中的信号电荷按照所需定时通过单元间信元Bi(j_D被馈送至第二延迟元件Di(j_1)2，随后信号电荷的传送操作被截止。
[0163]在图13中，尽管单元间信元Bi^1)的示例包括单个隔离晶体管Qi(p1)3，单个隔离晶体管Qi(j_1)3具有连接到第(j-2)比特级信元Mi(j_D的输出端子的第一主电极、连接到第(j-Ι)比特级信元Mi(M的输入端子的第二主电极以及连接到时钟信号供应线的控制电极，单元间信元BiM)的结构不限于图13所示的配置，单元间信元Bi^)可通过具有多个晶体管的时钟电路来实现，其可按照由时钟信号确定的所需定时将信号从第(j-2)比特级信元Mi(j_2)传送至第(j-Ι)比特级信元Mic^1)。
[0164]类似于第j比特级信元Mij的配置，第(j-Ι)比特级信元Mi(j_D包括:第一 nMOS晶体管Qi(j_m，其具有通过第一延迟元件Di^山连接到时钟信号供应线的漏极以及通过第二延迟元件Di&1)2连接到单元间信元BiM)的栅极；第二 nMOS晶体管Qi&1)2，其具有连接到第一 nMOS晶体管Qi(pm的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Ci(j_D，其被配置为存储比特级信元Mi(j_D的信息，并且与第二 nMOS晶体管
Qi(J-1)2ο
[0165]在图11和图13所示的电路配置中，比特级信元Mu的第二 nMOS晶体管Qu2用作复位晶体管，其被配置为当高电平(或逻辑电平“I”)的时钟信号施加到第二 nMOS晶体管Qij2的栅极时将存储在电容器Cij中的信号电荷复位，从而使已经存储在电容器Cij中的信号电荷放电，比特级信元Mi(j_D的第二nMOS晶体管Qi(j_1)2ffi作复位晶体管,其被配置为当高电平(或逻辑电平“I”)的时钟信号施加到第二 nMOS晶体管Qi(p1)2的栅极时将存储在电容器Ci(j_D中的信号电荷复位,从而使已经存储在电容器Ci(j_D中的信号电荷放电。因此,尽管图11和图13将nMOS晶体管的晶体管符号表不为隔尚晶体管Qiij-D3和Qip，但是隔尚晶体管Qi(j_1)3和Qij3可以是可与第二 nMOS晶体管Qi(j_m和Qij2互补地操作的pMOS晶体管。即，当第二 nMOS晶体管Qm_1)2和Qu2处于使存储在电容器Ci^)和Cu中的信号电荷放电的导通状态时，隔离晶体管Qi(j_1)3和Qij3应该处于截止状态以建立存储器单元之间的隔离，当第二 nMOS晶体管Qi(j_1)2和Qij2处于截止状态时，隔离晶体管Qi(j-1)3和Qij3应该处于导通状态，以在存储器单元之间传送信号电荷。
[0166]另选地，如果如图11和图13所示的晶体管符号，隔离晶体管％&1)3和Qu3 SnMOS晶体管，则隔离晶体管Qm-D3和Qu3应该是高速晶体管，其与具有与栅电路和栅结构关联的较大杂散电容和较大杂散电阻的第二nMOS晶体管％&1)2和Qu2相比，具有较短的上升时间、较短的导通状态周期以及较短的下降时间，使得当第二 nMOS晶体管Qi(p1)2和Qu2仍处于截止状态时，隔离晶体管Qi(j_1)3和Qu3非常快速地变为导通状态，以在存储器单元之间传送信号电荷，并且当第二 nMOS晶体管Qi(j_m和Qij2开始缓慢朝着使存储在电容器Ci(j_D和Cij中的信号电荷放电的导通状态时，隔离晶体管Qi(j_1)3和Qij3继续非常快速地变为截止状态，以在存储器单元之间建立隔离。作为这些高速晶体管的候选，可使用常闭型MOS静电感应晶体管(SIT)，其表现出类似三极管的1-V特性。N沟道MOSSIT可被视作短沟道nMOSFET的极端结构。归因于类似三极管的1-V特性，由于MOSSIT的导通状态取决于栅电压以及第一主电极与第二主电极之间的电势差二者，可实现时间间隔非常短的导通状态。代替M0SSIT，可使用任何常闭型开关装置，例如表现出类似狄拉克S函数的非常短的导通状态的隧道SIT。
[0167]图14(a)示出图13所示的比特级信元对时钟信号波形的响应的定时图，图14(b)示出图13所示的下一比特级信元Mu对时钟信号波形的下一响应的下一定时图。在图14(a)和图14(b)中，时钟信号应该按照时钟周期TAU(希腊字母周期性地在逻辑电平“I”与“O”之间摇摆，并且带有后向对角线阴影的矩形区域示出分别存储在电容器Ci(j_D和Cu中的信号电荷的复位定时的方法，另外，带有前向对角线阴影的矩形区域示出分别存储在电容器Ci(h)和Cu中的信号电荷的电荷转移定时的方法。
[0168]即，如图14(a)所示，在带有后向对角线阴影的矩形区域中，如果存储在电容器Ci(j_D中的信号电荷为逻辑电平“1”，则尽管第一 nMOS晶体管Qi(H)1仍保持截止状态，存储在电容器Ci(j_D中的信号电荷被驱动以放电。在电容器Ci(j_D开始放电之后,在带有前向对角线阴影的矩形区域中，第一 nMOS晶体管Qi^n被激活成为传送晶体管(延迟了由通过R-C延迟电路实现的第一延迟元件0&__1)1确定的预定延迟时间tdl)。并且，在带有前向对角线阴影的矩形区域中，当存储在前一比特级信元Mi(p)中的信号通过单元间信元BiM)馈送至第一 nMOS晶体管Qi(j_m的栅极时，第一 nMOS晶体管Qi(j_m将存储在前一比特级信元Mi(J_2)中的信号传送至电容器Ci(j_D (进一步延迟了由第二延迟元件Di(j_1)2确定的预定延迟时间td2)。
[0169]类似地，如图14(b)所示，在带有后向对角线阴影的矩形区域中，如果存储在电容器中的信号电荷为逻辑电平“ I ”，则尽管第一 nMOS晶体管Qui仍保持截止状态，存储在电容器Cij中的信号 电荷被驱动以放电。在电容器Cij开始放电之后，在带有前向对角线阴影的矩形区域中，第一 nMOS晶体管Qijl被激活成为传送晶体管(延迟了由通过R-C延迟电路实现的第一延迟元件Dui确定的预定延迟时间tdl)。并且，在带有前向对角线阴影的矩形区域中，当存储在前一比特级信元MiM)中的信号通过单元间信元Bu馈送至第一 nMOS晶体管Qijl的栅极时，第一nMOS晶体管Qui将存储在前一比特级信元MiM)中的信号传送至电容器Cij (进一步延迟了由第二延迟元件Dij2确定的预定延迟时间td2)。
[0170]图15示出对于如图12所示，第一延迟元件0&_1)1和第二延迟元件Di(j_1)2均通过R-C延迟电路实现的情况，图13所示的比特级信元Mi^1)对细实线所示的时钟信号波形的更详细的响应，比特级信元Mi^)是根据本发明的第一实施方式的计算机系统中所使用的比特级信元之一。由细实线所示的时钟信号按照时钟周期TAUc^k周期性地在逻辑电平“I”与“O”之间摇摆。在图15中，时间间隔TAU1 = TAU2 = TAU3 = TAU4被限定为时钟周期TAUclock 的四分之一(=TAUclock/4)。
[0171]在推进存储器的正常操作中，如图16(a)_(d)所示，存储在电容器Ci(j_D中的信号电荷实际上为逻辑电平“O”或“I”。如图16(c)和图16(d)所示，如果存储在电容器Ci(H)中的信号电荷为逻辑电平“1”，则尽管第一 nMOS晶体管Qi^m仍保持截止状态，电容器Ci(j_D也可在时间间隔TAU1的起点处开始放电，因为假设可逼近第二nMOS晶体管Qm_1)2的没有延迟的理想操作，则当高电平的时钟信号施加到第二 nMOS晶体管Qia__1)2的栅极时，第二 nMOS晶体管Qi(H)2被激活。因此，如果存储在电容器i(M中的信号电荷实际上为逻辑电平“1”，则在高电平的时钟信号施加到第二 nMOS晶体管Qi(p1)2的栅极之后，如图15中的细实线所不，存储在电容器Ci(j_D中的信号电荷将放电，随后第一 nMOS晶体管Qi(j-m被激活成为传送晶体管(延迟了由通过R-C延迟电路实现的第一延迟元件Di(j_m确定的预定延迟时间tdl)。在图15中，第一 nMOS晶体管Qi^m的漏极处的电势变化由点划线示出。
[0172]并且，如图15中的粗实线所示，当存储在前一比特级信元Μ&_2)中的信号电平“I”从第i行上的前一比特级信元Mi(j_2)通过单元间信元Bi(j_D馈送至第一 nMOS晶体管Qi(j_m的栅极时，第一 nMOS晶体管Qi(j_m将存储在前一比特级信元Mi(j_2)中的信号电平“I”传送给电容器Ci(j_D (进一步延迟了由第二延迟元件Di(j_2)2确定的预定延迟时间td2)。另选地，如图15中的虚线所示，当存储在前一比特级信元Μ&_2)中的信号电平“O”从前一比特级信元Mi(j_2)馈送至第一 nMOS晶体管Qi(j_m的栅极时，第一 nMOS晶体管Qi(j_m将存储在前一比特级信元Mi(j_2)中的信号电平“O”传送给电容器Ci(j_D (进一步延迟了预定延迟时间td2)。连接第一 nMOS晶体管Qm_m的源极和第二 nMOS晶体管Qi^m的漏极的输出节点Ntjut用作比特级信元的输出端子，并且该输出端子将存储在电容器Ci(j_D中的信号输送给第i行上的下一比特级信元。
[0173]如图15中的细实线所示，当时钟信号变为逻辑电平“I”时，第二 nMOS晶体管Qi(j_1)2开始将已经在前一时钟循环存储在电容器Ci^1)中的信号电荷放电。并且，在施加了逻辑电平“I”的时钟信号并且存储在电容器Ci^)中的信号电荷完全放电至逻辑电平“O”的电势之后，第一 nMOS晶体管(^,被激活成为传送晶体管(延迟了由第一延迟元件Di(j_m确定的预定延迟时间tdl)。优选地，延迟时间tdl可被设定为等于1/4TAU&。，= TAU10
[0174]随后，如粗实线和虚线所示，当存储在第i行上的前一比特级信元Mi &2)中的信号从前一比特级信元Mi(j_2)通过单元间信元Bichl)馈送至第一 nMOS晶体管Quj-D1的栅极时，第一 nMOS晶体管Qi(j_m将存储在前一比特级信元Mi(j_2)中的信号传送至电容器Ci(j_D (进一步延迟了由通过R-C延迟电 路实现的第二延迟元件Di(j_1)2确定的预定延迟时间td2)。
[0175]例如，如粗实线所示，如果存储在前一比特级信元Mi&2)中的逻辑电平“ I ”从前一比特级信元Mi(j_2)馈送至第一 nMOS晶体管Qi(j_m的栅极，则第一 nMOS晶体管Qi(j_m在时间间隔TAU3的起点处变为导通状态，并且逻辑电平“I”被存储在电容器CiI1)中。另一方面，如虚线所示，如果存储在前一比特级信元Mi&2)中的逻辑电平“O”从前一比特级信元Mi(j_2)馈送至第一 nMOS晶体管Qi(j_m的栅极，则第一 nMOS晶体管Qi(j_m保持截止状态，并且电容器Ci(j_D中维持逻辑电平“O”。因此，比特级信元Mi(j_D可建立“推进与门”运算。延迟时间td2应该比延迟时间tdl长，并且优选地，延迟时间td2可被设定为等于l/2TAUd。。,。
[0176]如细实线所示，由于时钟信号按照时钟周期TAUc^k周期性地在逻辑电平“I”与“O”之间摇摆，则时钟信号在时间前进1/2TAU&。，时或者在时间间隔TAU3的起点处变为逻辑电平“0”，如点划线所示，第一 nMOS晶体管Qm_m的漏极处的电势开始衰落。如果插入当前比特级信元Mi(j_D和下一比特级信元Mij之间的单元间信元Bij通过nMOS晶体管实现，则当前比特级信元吣_的输出端子与下一比特级信元^_的第一nMOS晶体管Qui的栅极之间的路径由于施加到nMOS晶体管的栅极的逻辑电平“O”的时钟信号而变为截止状态，因此，连接第一 nMOS晶体管Qia__m的源极和第二 nMOS晶体管Qia__1)2的漏极的输出节点Ntjut在时间间隔TAU3和TAU4中无法将从前一比特级信元Mi(j_2)传送来的信号像滚球戏(duckpins)一样进一步输送至下一比特级信元Mij，信号被阻止多米诺式地传送至下一第一 nMOS晶体管Qui的栅极。由于在时间间隔TAU3和TAU4中第一 nMOS晶体管Qm_m变为截止状态，所以输出节点Nrat处的电势保持在悬置状态，并且保持存储在电容器Ci(j_D中的信号状态。
[0177]如图15的下一列中的细实线所示，当时钟信号再次变为逻辑电平“I”时，因为单元间信元Bij变为导通状态,连接第一 nMOS晶体管Qi(j-m的源极和第二 nMOS晶体管Qi(j_1)2的漏极的输出节点Nrat (用作比特级信元Mi(j_D的输出端子)可在下一时钟循环将存储在电容器Ci(j_D中的信号输送给下一比特级信兀Mij,第一 nMOS晶体管Qi(j-m的漏极处的电势如点划线所示增大。
[0178]图16(a)_(d)分别示出聚焦于图11和图13所示的比特级信元Mij的信号传送操作的四种模式，比特级信元Mu是顺序排列于第j存储器单元Uj中的比特级信元之一，第j存储器单元％通过顺序排列于第j存储器单元％中的比特级信元序列来存储字节大小或字大小的信息。在根据本发明的第一实施方式的计算机系统中，顺序排列的字节大小或字大小的信息一起从前一存储器单元同时推进至下一存储器单元。在图16(a)-(d)中，时钟信号由时钟信号供应线CLOCK供应以按照时钟周期TAUc^k周期性地在逻辑电平“I”与“O”之间摇摆，同时时钟信号供应线CLOCK用作电源线。
[0179]图16(a)和图16(b)示出当作为字节大小或字大小的信息中的信号之一，逻辑电平“O”通过前一时钟信号存储到电容器Cu中时的情况，图16(c)和图16(d)示出当逻辑电平“I”通过前一时钟信号存储到电容器Cu中时的情况。如图16(a)所示，在先前存储在电容器Cu中的信号电荷为逻辑电平“O”的情况下，如果在存储在电容器Cu中的信号电荷保持逻辑电平“O”的同时，作为以协同方式传送的字节大小或字大小的信息中的信号之一，存储在前一比特级信元Mi(j_D中的逻辑电平“O”的信号从前一比特级信元Mi(j_D通过单元间信元Bu (未示出)被馈送至第一 nMOS晶体管Qui的栅极，则因为第一 nMOS晶体管Qui保持截止状态，连接第一 nMOS晶体管Qui的源极和第二 nMOS晶体管Qu2的漏极的输出节点Nwt将维持在电容器Cij中的信号电平“O”输送给第i行上的下一比特级信元，以利用通过时钟信号提供的输入信号“I”执行0+1 = O的推进与门运算。
[0180]类似地，如图 16(b)所示，在先前存储在电容器Cu中的信号电荷为逻辑电平“O”的情况下，如果在存储在电容器Cu中的信号电荷保持逻辑电平“O”的同时，存储在前一比特级信元％(爿)中的逻辑电平“I”的信号从前一比特级信元Mi(H)通过单元间信元Bu被馈送至第一 nM0S晶体管‘的栅极，则第一 nM0S晶体管‘开始导通以将存储在前一比特级信元Mi0Μ)中的逻辑电平“ I ”的信号传送至电容器Cu，使得逻辑电平“ I ”可被存储在电容器Cu中，并且输出节点Ntjut将存储在电容器Cu中的信号电平“I”输送给第i行上的下一比特级信元，以利用通过时钟信号提供的输入信号“I”执行推进与门运算1+1 = 1。
[0181]相反，如图16(c)所示，在先前存储在电容器Cu中的信号电荷为逻辑电平“I”的情况下，如果在存储在电容器Cu中的信号电荷完全放电以建立逻辑电平“ O ”之后，存储在前一比特级信元Mi(j_D中的逻辑电平“O”的信号从前一比特级信元Mi(j_D通过单元间信元Bij被馈送至第一 nMOS晶体管Qui的栅极，则因为第一 nMOS晶体管Qui保持截止状态，输出节点Nrat将存储在电容器Cu中的信号电平“O”输送给第i行上的下一比特级信元，以利用通过时钟信号提供的输入信号“I”执行0+1 = O的推进与门运算。
[0182]类似地，如图16(d)所示，在先前存储在电容器Cij中的信号电荷为逻辑电平“I”的情况下，如果在存储在电容器Cu中的信号电荷完全放电以建立逻辑电平“O”之后，存储在前一比特级信元Mi(j_D中的逻辑电平“I”的信号从前一比特级信元Mi(j_D通过单元间信元Bu被馈送至第一 nMOS晶体管Qui的栅极，则第一 nMOS晶体管Qui开始导通以将存储在前一比特级信元Mi (j_D中的逻辑电平“ I ”的信号传送至电容器Cij，使得逻辑电平“ I ”可被存储在电容器Cu中，并且输出节点Ntjut将存储在电容器Cu中的信号电平“ I ”输送给第i行上的下一比特级信元，以利用通过时钟信号提供的输入信号“I”执行推进与门运算1+1=I。
[0183]类似于图11所示的配置，尽管单元间信元Bij被插入在第(j-Ι)比特级信元Mf1与第j比特级信元Mij之间，并且第j比特级信元Mij包括:第一 nMOS晶体管Qijl，其具有通过第一延迟元件Dijl连接到时钟信号供应线的漏极以及通过第二延迟元件Dij2连接到单元间信元Bu的栅极；第二 nMOS晶体管QU2，其具有连接到第一 nMOS晶体管Qui的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Cij，其被配置为存储比特级信元Mij的信息，并且与第二 nMOS晶体管Qij2并联连接，但是第一延迟元件Dijl通过第一二极管Dla实现，第二延迟元件Dij2通过第二二极管D2a与第三二极管D3a的串联连接来实现的特征可与图11所示的配置相区别。
[0184]尽管任何p-n结二极管可通过这样的等效电路来表示，该等效电路包括电阻器和电容器，所述电阻器包括诸如扩散电阻、引线电阻、欧姆接触电阻和扩展电阻等的串联电阻，所述电容器包括诸如结电容或扩散电容的二极管电容，但是单个二极管或二极管的串联连接可用作“电阻-电容延迟器”或“R-C延迟器”，因为可使“R-C延迟器”的值远小于通过特殊的专用R-C元件(例如图9和图12所示的第一曲折线91和第二曲折线97)实现的值，所以与通过图12所示的配置实现的操作相比，利用图17所示的单元间信元Bu的第j比特级信元^的操作可实现更优选的操作。即，利用图17所示的单元间信元Bu的第j比特级信元Mij的操作可逼近图7A和图7B所示的理想延迟性能，其中未示出任何上升时间和下降时间，并且脉冲波形由理想矩形形状示出。除了图11和图12所示的配置的性能之外，由于第二二极管D2a和第三二极管D3a的串联连接可有效阻止反向电流的流动，所以即使存储在前一比特级信元Mi(j_D中的低逻辑电平“O”的信号通过单元间信元Bij被馈送至第一nMOS晶体管Qijl的栅极,通过第j比特级信元Mij与图17所示的单元间信元Bij的组合实现的配置也可在第(j_l)比特级信元Mi(j_D的信号存储状态与第j比特级信元Mij的信号存储状态之间实现更好的隔离。
[0185]在图18中，除了图17所示的配置之外，另一单元间信元Bi被设置在第(j_2)比特级信元Mi(j_2)与第(j-Ι)比特级信元Mi(j_D之间，并且被配置为将第(j-Ι)存储器单元Up1中的第(j-Ι)比特级信元Mi(j_D的信号存储状态与第(j-2)存储器单元υ」_2中的第(j-2)比特级信元Mi(j_2)的信号存储状态隔离，并且按照由通过时钟信号供应线供应的时钟信号确定的所需定时将信号从第(j-2)比特级信元Mi&2)传送至第(j-Ι)比特级信元Mi(j_D。在图18中，由于第(j-Ι)比特级信元MiM)的输入端子连接到单元间信元Bi^1)，所以存储在第(j-2)比特级信元Mi(p)中的信号电荷按照所需定时通过单元间信元&_被馈送至第二延迟元件Di(j_1)2，随后信号电荷的传送被截止。
[0186]类似于第j比特级信元Mij的配置，第(j-Ι)比特级信元Mi(j_D包括:第一 nMOS晶体管Qi(j_m，其具有通过第一延迟元件Di^山连接到时钟信号供应线的漏极以及通过第二延迟元件Di&1)2连接到单元间信元BiM)的栅极；第二 nMOS晶体管Qi&1)2，其具有连接到第一 nMOS晶体管Qi(pm的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Ci(j_D，其被配置为存储比特级信元Mi(j_D的信息，并且与第二 nMOS晶体管Qi(J_1)2并联连接。这里，第一延迟元件Di^山通过第一二极管Dlb实现，第二延迟元件Di?_1)2通过第二二极管D2b与第三二极管D3b的串联连接实现。
[0187]如上所述，由于单个二极管或二极管的串联可用作“电阻-电容延迟器”或“R-C延迟器”，利用图18所示的单元间信元Bi_的第(j-Ι)比特级信元Mi(j_D的操作基本上与图13所示的配置的操作相同。除了图13所示的配置的性能之外，由于第二二极管D2b和第三二极管D3b的串联连接可有效阻止反向电流的流动，所以即使存储在前一比特级信元Mi(j_2)中的低逻辑电平“O”的信号通过单元间信元Bi(j_D被馈送至第一 nMOS晶体管Qi(j_m的栅极，通过第j比特级信元MiU_D与图18所示的单元间信元Bi的组合实现的配置也可在第(j-2)比特级信元Μ&_2)的信号存储状态与第(j-Ι)比特级信元MiM)的信号存储状态之间实现更好的隔离。
[0188]在实际半导体器件中，由于固有地存在与布线、栅结构、电极结构和结结构关联的许多寄生电阻(杂散电阻)和许多寄生电容(杂散电容)，在推进主存储器的非常高速的操作中，如果与推进主存储器的操作速度相比，寄生电阻和寄生电容可实现所需的延迟时间tdl、td2，则可省略描绘外在电阻器元件和电容器元件。因此，在图11-13以及图16所示的配置中，可省略第一延迟元件Di(j_m和Dijl，如图19、图20和图22所示。
[0189]在图19所示的根据本发明的第一实施方式的计算机系统中所使用的比特级信元的其它示例之一中，尽管类似于图11所示的配置，第j比特级信元Mu包括第一 nMOS晶体管QU1，但是所述第一 nMOS晶体管Qui具有直接连接到时钟信号供应线的漏极，省略了图11所示的配置中的第一延迟元件Dijlt5第一 nMOS晶体管Qijl具有通过信号延迟元件Dij (对应于图11所示的第二延迟元件Dij2)连接到单元间信元Bij的栅极，并且第二 nMOS晶体管Qij2具有连接到第一 nMOS晶体管Qui的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极，并且电容器Cij被配置为存储比特级信元Mij的信息并与第二 nMOS晶体管Qij2并联连接的特征基本上与图11所示的配置相同。
[0190]在图19所示的根据第一实施方式的比特级信元的另一示例中，类似于图11-13以及图16所示的配置，还设置单元间信元Bij以将第j存储器单元Uj中的第j比特级信元Mij的信号存储状态与第(j_l)存储器单元Up1中的第(j-Ι)比特级信元Mf1的信号存储状态隔离。另外，单元间信元Bij按照由通过时钟信号供应线供应的时钟信号确定的所需定时将信号从第(j_l)比特级信元Mf1传送至第j比特级信元Mijtl由于第j存储器单元Uj通过排列于第j存储器单元％中的比特级信元序列来存储字节大小或字大小的信息，并且第(j-Ι)存储器单元Up1通过排列于第(j-Ι)存储器单元Up1中的比特级信元序列来存储字节大小或字大小的信息，所以与存储器单元U”和Uj并行排列的单元间信元序列按照通过时钟信号供应线供应的时钟信号的控制传送字节大小或字大小的信息，使得字节大小或字大小的信息可沿着预定方向同时推进。
[0191]如图19所示，由于第i行上的第j比特级信元Mu的输入端子连接到单元间信元Bij,所以存储在第(j_l)比特级信元Mf1中的信号电荷按照所需定时通过单元间信元Bij被馈送至信号延迟元件Dij，并且在除了所需定时外的时间段，信号电荷的传送操作被截止。
[0192]在图20中，除了图19所示的配置之外，另一单元间信元Bi_被设置在第(j_2)比特级信元Mi(j_2)与第(j-Ι)比特级信元Mi(j_D之间，并且被配置为将第(j-Ι)存储器单元Up1中的第(j-Ι)比特级信元Mi(j_D的信号存储状态与第(j-2)存储器单元υ」_2中的第(j-2)比特级信元Mi(j_2)的信号存储状态隔离，并按照由通过时钟信号供应线供应的时钟信号确定的所需定时将信号从第(j-2)比特级信元Mi(j_2)传送至第(j-Ι)比特级信元Mi(j_D。在图20中，由于第i行上的第(j-Ι)比特级信元Mi的输入端子连接到单元间信元Bi(j_D，所以存储在第(j-2)比特级信元Mi(j_2)中的信号电荷按照所需定时通过单元间信元Bi(j_D被馈送至信号延迟元件Di(j_D，随后信号电荷的传送操作被截止。
[0193]类似于第j比特级信元Mij的配置，第(j-Ι)比特级信元Mi(j_D包括:第一 nMOS晶体管Qiu-D1，其具有直接连接到时钟信号供应线的漏极以及通过信号延迟元件Di(H)连接到单元间信元Bi?Μ)的栅极；第二 nMOS晶体管Qi&1)2，其具有连接到第一 nMOS晶体管Qi^1)工的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Ci(j_D，其被配置为存储比特级信元Mi(j_D的信息,并且与第二 nMOS晶体管Qi(j_1)2并联连接。
[0194]在图19和图20所示的电路配置中，作为根据第一实施方式的比特级信元的其它示例之一，比特级信元Mu的第二 nMOS晶体管Qu2用作复位晶体管，其被配置为当高电平(或逻辑电平“I”)的时钟信号施加到第二 nMOS晶体管Qu2的栅极时，将存储在电容器Cu中的信号电荷复位，从而使已经存储在电容器Cu中的信号电荷放电，比特级信元Mia__D的第二 nMOS晶体管Qi(p1)2用作复位晶体管，其被配置为当高电平(或逻辑电平“I”)的时钟信号施加到第二 nMOS晶体管Qi(j_m的栅极时，将存储在电容器Cic^1)中的信号电荷复位，从而使已经存储在电容器Ci(j_D中的信号电荷放电。
[0195]在图19和图20中，隔尚晶体管Qiij-D3和Qi应该是闻速晶体管，其与具有与棚电路和栅结构关联的较大杂散电容和较大杂散电阻的第二 nMOS晶体管Qifj-D2和Qij2相比，具有较短的上升时间、较短的导通状态周期以及较短的下降时间，使得当第二 nMOS晶体管Qi0-D2和Qu2仍处于截止状态时，隔离晶体管Qiu-D3和Qij3非常快速地变为导通状态以在存储器单元之间传送信号电荷，并且当第二 nMOS晶体管Qi(p1)2和Qu2开始缓慢朝着使存储在电容器Ci^1)和Cu中的 信号电荷放电的导通状态时，隔离晶体管Qi(p1)3和Qu3继续非常快速地变为截止状态以在存储器单元之间建立隔离。
[0196]图21示出对于信号延迟元件Di(j_D通过R-C延迟电路实现的情况，图20所示的比特级信元％(爿)对虚实线所示的时钟信号波形的详细响应，比特级信元Mi^)是根据本发明的第一实施方式的计算机系统中所使用的比特级信元的其它示例之一。细实线所示的时钟信号按照时钟周期TAUc^k周期性地在逻辑电平“I”与“O”之间摇摆。在图21中，时间间隔 TAUi = TAU2 = TAU3 = TAU4 被限定为时钟周期 TAUc^dt 的四分之一(=TAUclock/4)。
[0197]在推进存储器的正常操作中，如图22 (a)-(d)所示，存储在电容器Ci^)中的信号电荷实际上为逻辑电平“O”或“I”。如图22(c)和图22(d)所示，如果存储在电容器Ci(j_D中的信号电荷为逻辑电平“I”，则尽管由于第一 nMOS晶体管Qm-D1的栅极的电势被信号延迟元件Di(j_D延迟，第一 nMOS晶体管Qi(j_m仍保持截止状态，电容器Ci(j_D可在时间间隔TAU1的起点处开始放电，因为假设可逼近第二 nMOS晶体管Qi(j_m的没有延迟的理想操作，则当高电平的时钟信号施加到第二nMOS晶体管Qi(p1)2的栅极时，第二nMOS晶体管Qi^m快速被激活。因此，如果存储在电容器中的信号电荷实际上为逻辑电平“1”，则在高电平的时钟信号施加到第二 nMOS晶体管Qi(p1)2的栅极之后，如图21中的细实线所示，存储在电容器Ci^1)中的信号电荷将放电至逻辑电平“0”，并且几乎在同时，第一 nMOS晶体管Qi(j_m准备被激活成为传送晶体管(延迟了由通过杂散电阻和杂散电容实现的寄生元件确定的可以忽略的短延迟时间)。在图21中，第一 nMOS晶体管Qi(j_m的漏极处的电势变化由点划线夸大示出。
[0198]并且，如图21中的粗实线所示，当存储在前一比特级信元Μ&_2)中的信号电平“I”从前一比特级信元Mi(j_2)通过单元间信元Bichl)馈送至第一 nMOS晶体管Quj-D1的栅极时，第一 nMOS晶体管Qi(j_m导通，并且第一 nMOS晶体管Qi(j_m将存储在前一比特级信元Mi(j_2)中的信号电平“I”传送给电容器(；&)(延迟了由信号延迟元件DiM)确定的预定延迟时间td2)。另选地，如图21中的虚线所示，当存储在前一比特级信元Μ&_2)中的信号电平“O”从前一比特级信元Mi(j_2)馈送至第一 nMOS晶体管Qi(j-m的栅极时，第一 nMOS晶体管Qi(j-m保持截止状态。在这一刻，由于电容器Ci^1)仍保持逻辑电平“0”，所以第一 nMOS晶体管Qi0-Di等同于传送存储在前一比特级信元Mi(p2)中的信号电平“O”。用作比特级信元Mi(j_D的输出端子的输出节点Ntjut将存储在电容器Ci(j_D中的信号输送给第i行上的下一比特级信元。
[0199]由于如细实线所示时钟信号按照时钟周期TAUc^k周期性地在逻辑电平“I”与“O”之间摇摆，所以时钟信号在时间前进1/2TAU&。，时或者在时间间隔TAU3的起点处变为逻辑电平“0”，如由点划线夸大示出的，第一 nMOS晶体管Qi^m的漏极处的电势开始快速衰落。如果插入在当前比特级信元Mi(j_D和下一比特级信元Mij之间的单元间信元Bij通过nMOS晶体管实现，则当前 比特级信元Mi的输出端子与下一比特级信元吣^的第一nMOS晶体管Qijl的栅极之间的路径由于施加到nMOS晶体管的栅极的逻辑电平“O”的时钟信号而变为截止状态，因此，输出节点Ntjut在时间间隔TAU3和TAU4中无法将从前一比特级信元Mi (j_2)传送来的信号像滚球戏一样进一步输送至下一比特级信元Mij，信号被阻止多米诺式地传送至下一第一 nMOS晶体管Qijl的栅极。由于在时间间隔TAU3和TAU4中第一 nMOS晶体管Qiij-D1变为截止状态，所以输出节点Nwt处的电势保持在悬置状态，并且保持存储在电容器Ci(j_D中的信号状态。
[0200]如图21的下一列中的细实线所示，当时钟信号再次变为逻辑电平“I”时，因为单元间信元Bij变为导通状态,所以连接第一 nMOS晶体管Qi(j-m的源极和第二 nMOS晶体管Q1-D2的漏极的输出节点Ntjut (用作比特级信元Mi(j_D的输出端子)可在下一时钟循环将存储在电容器Ci(j_D中的信号输送至下一比特级信兀Mij,第一 nMOS晶体管Qi(j-m的漏极处的电势增大，如由点划线夸大示出的。
[0201]图22(a)_(d)分别示出聚焦于图19和图20所示的比特级信元Mij的信号传送操作的四种模式，比特级信元Mu是顺序排列于第j存储器单元Uj中的比特级信元之一，第j存储器单元％通过顺序排列于第j存储器单元％中的比特级信元序列来存储字节大小或字大小的信息。在根据本发明的第一实施方式的计算机系统中，顺序排列的字节大小或字大小的信息一起从前一存储器单元同时推进至下一存储器单元。在图22(a)-(d)中，时钟信号由时钟信号供应线CLOCK供应以按照时钟周期TAUc^k周期性地在逻辑电平“I”与“O”之间摇摆，同时时钟信号供应线CLOCK用作电源线。
[0202]图22(a)和图22(b)示出作为字节大小或字大小的信息中的信号之一，当逻辑电平“O”通过前一时钟信号存储到电容器Cu中时的情况，图22(c)和图22(d)示出当逻辑电平“I”通过前一时钟信号存储到电容器Cu中时的情况。如图22(a)所示，在先前存储在电容器Cu中的信号电荷为逻辑电平“O”的情况下，如果作为以协同方式传送的字节大小或字大小的信息中的信号之一，存储在前一比特级信元Mi(M中的逻辑电平“O”的信号从前一比特级信元Mi(j_D通过单元间信元Bij (未示出)被馈送至第一 nMOS晶体管Qijl的栅极，则第
一nMOS晶体管Qijl保持截止状态。在这一刻，由于电容器Cij仍保持逻辑电平“0”，所以第
一nMOS晶体管Qi^m等同于将逻辑电平“O”传送至电容器Cu。然后，输出节点Nwt将维持在电容器Cu中的信号电平“O”输送给下一比特级信元，如图22(a)所示。
[0203]类似地，如图22(b)所示，在先前存储在电容器Cu中的信号电荷为逻辑电平“O”的情况下，如果在存储在电容器Cu中的信号电荷保持逻辑电平“O”的同时，存储在前一比特级信元％(爿)中的逻辑电平“I”的信号从前一比特级信元Mi(H)通过单元间信元Bu被馈送至第一 nM0S晶体管‘的栅极，则第一 nM0S晶体管‘开始导通以将存储在前一比特级信元Mi0Μ)中的逻辑电平“ I ”的信号传送至电容器Cu，使得逻辑电平“ I ”可被存储在电容器Cu中，并且输出节点Nwt将存储在电容器Cu中的信号电平“I”输送至下一比特级信元，如图22(b)所示。
[0204]相反，如图22 (C)所示，在先前存储在电容器Cu中的信号电荷为逻辑电平“ I ”的情况下，如果在存储在电容器Cu中的信号电荷完全放电以建立逻辑电平“ O ”之后，存储在前一比特级信元Mi(j_D中的逻辑电平“O”的信号从前一比特级信元Mi(j_D通过单元间信元BiJ被馈送至第一 nMOS晶体管Qui的栅极，则第一 nMOS晶体管Qui保持截止状态。然后，输出节点Nrat将存储在电容器Cu中的信号电平“O”输送至下一比特级信元，如图22(c)所示。
[0205]类似地，如图22(d)所示，在先前存储在电容器Cu中的信号电荷为逻辑电平“I”的情况下，如果在存储在电容器Cu中的信号电荷完全放电以建立逻辑电平“O”之后，存储在前一比特级信元Mi(j_D中的逻辑电平“I”的信号从前一比特级信元Mi(j_D通过单元间信元Bij被馈送至第一 nMOS晶体管Qijl的栅极，则第一 nMOS晶体管Qijl导通，并且第一 nMOS晶体管Qui将存储在前一比特级信元MiM)中的逻辑电平“I”的信号传送至电容器Cu。然后，输出节点Nrat将存储在电容器Cu中的信号电平“ I ”输送至下一比特级信元，如图22 (d)所示。
[0206]如上所述，利用由时钟信号提供的输入信号“I”以及由前一比特级信元Mi(j_D提供的另一输入信号“I”或“0”，比特级信元Mij可建立“推进与门”运算:
[0207]1+1 = I
[0208]1+0 = 1，
[0209]并且利用由时钟信号提供的输入信号“O”以及由前一比特级信元Mi_提供的另一输入信号“I”或“O”，比特级信元^可建立“推进与门”运算:
[0210]0+1 = O
[0211]0+0 = 0。
[0212]因此，在与图4所示的推进主存储器31对应的信元阵列的门层级表示中，如图23所示，分配于第一行的最左侧并且连接到输入端子I1的第一信元M11包括被配置为存储信息的电容器C11以及推进与门G11,所述推进与门G11的一个输入端子连接到电容器C11,另一输入端子被配置为被供应有时钟信号，输出端子连接到被指派给第一行上的相邻第二信元M21的下一推进与门G21的一个输入端子。对时钟信号波形的响应的示例被示出于图7C中。当逻辑值“I”的时钟信号被馈送至推进与门G11的另一输入端子时，存储在电容器C11中的信息被传送至指派给相邻第二信元M12的电容器C12,电容器C12存储该信息。即，实现推进主存储器31的信元阵列的门层级表示的第一行上的第二信元M12包括电容器C12以及推进与门G12，所述推进与门G12的一个输入端子连接到电容器C12，另一输入端子被配置为被供应有时钟信号，输出端子连接到被指派给第一行上的相邻第三信元M13的下一推进与门G13的一个输入端子。类似地，实现推进主存储器31的信元阵列的门层级表示的第一行上的第三信元M13包括被配置为存储信息的电容器C13以及推进与门G13，所述推进与门G13的一个输入端子连接到电容器C13，另一输入端子被配置为被供应有时钟信号，输出端子连接到被指派给相邻第四信元的下一推进与门的一个输入端子(尽管第四信元未示出)。因此，当逻辑值“I”被馈送至推进与门G12的另一输入端子时，存储在电容器C12中的信息被传送至指派给第三信元M13的电容器C13,电容器C13存储该信息，并且当逻辑值“I”被馈送至推进与门G13的另一输入端子时，存储在电容器C13中的信息被传送至指派给第四信元的电容器。另外，实现推进主存储器31的信元阵列的门层级表示的第一行上的第(η-1)信元M^1包括被配置为存储信息的电容器C1^以及推进与门G1^,所述推进与门G1^的一个输入端子连接到电容器Cm，另一输入端子被配置为被供应有时钟信号，输出端子连接到被指派给相邻第η信元Mln(分配于第一行的最右侧并连接到输出端子O1)的下一推进与门Gln的
一个输入端子。因此，信元Mn、M12、M13........MnpMln中的每一个存储信息，并与时钟信
号同步地将信息朝着输出端子O1逐步传送，以主动地并且顺序地向处理器11提供所存储的信息，使得ALU112可利用所存储的信息执行算术和逻辑运算。
[0213]类似地，在图23所示的实现推进主存储器31的信元阵列的门层级表示中，分配于第二行的最左侧并且连接到输入端子I2的第一信元M21包括电容器C21以及推进与门G21,所述推进与门G21的一个输入端子连接到电容器C21，另一输入端子被配置为被供应有时钟信号，输出端子连接到被指派给第二行上的相邻第二信元M21的下一推进与门G21的一个输入端子。实现推进主存储器31的信元阵列的门层级表示的第二行上的第二信元M22包括电容器C22以及推进与门G 22，所述推进与门G22的一个输入端子连接到电容器C22，另一输入端子被配置为被供应有时钟信号，输出端子连接到被指派给第二行上的相邻第三信元M23的下一推进与门G23的一个输入端子。类似地，实现推进主存储器31的信元阵列的门层级表示的第二行上的第三信元M23包括电容器C23以及推进与门G23，所述推进与门G23的一个输入端子连接到电容器C23，另一输入端子被配置为被供应有时钟信号，输出端子连接到被指派给相邻第四信元的下一推进与门的一个输入端子。另外，实现推进主存储器31的信元阵列的门层级表示的第二行上的第(η-1)信元化㈠包括电容器C2^以及推进与门G2^，所述推进与门G2^的一个输入端子连接到电容器C2^，另一输入端子被配置为被供应有时钟信号，输出端子连接到被指派给相邻第η信元Mln(分配于第二行的最右侧并连接到输出
端子O1)的下一推进与门Gln的一个输入端子。因此，第二行上的信元Μ21、Μ22、Μ23........M2^j2n中的每一个存储信息，并与时钟信号同步地将信息朝着输出端子O1逐步传送，以主动地并且顺序地向处理器11提供所存储的信息，使得ALU112可利用所存储的信息执行算术和逻辑运算。
[0214]在第三行上，排列有分配于最左侧并连接到输入端子I3的第一信元M31、与第一信
元M31相邻的第二信元M32、与第二信元M32相邻的第三信元M33........第(η-1)信元^^
以及分配于第三行的最右侧并连接到输出端子O3的第η信元Μ3η。并且，第三行上的信元
M31、M32、M33........M3H、M3n中的每一个存储信息，并与时钟信号同步地将信息朝着输出端
子O3逐步传送，以主动地并且顺序地向处理器11提供所存储的信息，使得ALU112可利用所存储的信息执行算术和逻辑运算。
[0215]在第(m-Ι)行上，排列有分配于最左侧并连接到输入端子Inrl的第一信元M(m_m、
与第一信元M(m_m相邻的第二信元M(m_1)2、与第二信元M(m_1)2相邻的第三信元M(m_1)3........第(η-1)信元以及分配于第(m-Ι)行的最右侧并连接到输出端子Onrl的第η信元
M(m-1)n° 并且，弟(m_l) 7TT上的?η兀 ΜΗ)丨、MmW......、!^(『加中的母个
存储信息，并与时钟信号同步地将信息朝着输出端子Onri逐步传送，以主动地并且顺序地向处理器11提供所存储的信息，使得ALU112可利用所存储的信息执行算术和逻辑运算。
[0216]在第m行上，排列有分配于最左侧并连接到输入端子Inrl的第一信元Mml、与第一信
元Mml相邻的第二信元Mm2、与第二信元Mm2相邻的第三信元Mm3........第(η-1)信元Mmilri)
以及分配于第m行的最右侧并连接到输出端子Om的第η信元Μ?。并且，第m行上的信元
Mml> Mm2, Mm3........Mm(n_D、Mmn中的每一个存储信息，并与时钟信号同步地将信息朝着输出
端子Om逐步传送，以主动地并且顺序地向处理器11提供所存储的信息，使得ALU112可利用所存储的信息执行算术和逻辑运算。
[0217]尽管图6中示出了推进与门Gij的晶体管层级配置的示例之一，存在实现推进与门的各种电路配置，其可适用于实现根据本发明的第一实施方式的计算机系统中的推进主存储器31的信元阵列。可适用于实现推进主存储器31的信元阵列的推进与门Gu的另一示例可以是包括CMOS与非门以及连接到CMOS与非门的输出端子的CMOS反相器的配置。由于CMOS与非门需要两个nMOS晶体管和两个pMOS晶体管，并且CMOS反相器需要一个nMOS晶体管和一个pMOS晶体管，所以包括CMOS与非门和CMOS反相器的配置需要六个晶体管。另外，推进与门Gij可通过诸如电阻器-晶体管逻辑的其它电路配置来实现，或者通过具有与逻辑的功能的各种半导体元件、磁性元件、超导元件或单量子元件等来实现。
[0218]如图23所示，实现推进主存储器31的信元阵列的门层级表示像DRAM的配置一样简单，其中各个比特级信元Mij(i = I至m;j = I至η)由一个电容器和一个推进与门表
示。实现第一存储器单元U1的推进与门垂直序列G11、G21、G31........Gm_1；1, Gml中的每一
个基于如图7C所示的时钟沿着行方向(或水平方向)使来自输入端子Ip 12、I3........1n-1> In的信号序列向右移位。并且，实现第二存储器单元U2的推进与门垂直序列G12、G22,
G32........Gm_1；2> Gm2中的每一个基于时钟沿着行方向使字大小的信号序列从左向右移位，
实现第三存储器单元U3的推进与门垂直序列G13、G23、G33........G1^pGm3中的每一个基于
时钟沿着行方向使字大小的信号序列从左向右移位，......，实现第(η-1)存储器单元Ulri
的推进与门垂直序列Gm、G2^.......Gmm、Gm ^1中的每一个基于时钟沿着行
方向使字大小的信号序列从左向右移位，实现第η存储器单元Un的推进与门垂直序列G1;n、
G2jn> G3jn>.......Gm_1；n> Gm n中的每一个基于如图7C所不的时钟使字大小的信号序列从左
向右移位至输入端子......特别是,各个推进与门GijQ = I至m ;j =
I至η)中的时间延迟tdl、td2对于成功地在推进主存储器31中的每一个存储器单元中正确地执行推进移位动作而言具有重要意义。
[0219](反向推进主存储器)
[0220]尽管图3-图23示出在存储器单元UpU2、U3........Un中的每一个中存储信
息并与时 钟信号同步地将信息从输入端子朝着输出端子逐步传送的推进主存储器，但是图24示出另一推进主存储器。[0221]在图24中，存储器单元UpU2、U3........Ulr1、Un中的每一个存储包括字大小的数
据或指令的信息，并且与时钟信号同步地在朝着输出端子的相反方向上逐步传送信息，从处理器11向所述存储器单元提供ALUl 12中执行的结果数据。
[0222]图25 (a)示出在图24所示的另一推进主存储器的信元层级表示中的mXn矩阵
(这里，“m”是由字大小确定的整数)的第i行的阵列，其在各个信元Mn、Mi2、Mi3........Mi^Mi,中存储比特级的信息，并与时钟信号同步地在图3-图23所示的推进主存储器的相反方向上(即，从输出端子OUT朝着输入端子IN)逐步传送信息。
[0223]如图25(a)所示，在反向推进主存储器中，分配于第i行的最右侧并连接到输入端子IN的第i行第η列的比特级信元Min包括:第一 nMOS晶体管Qinl，其具有通过第一延迟元件Dinl连接到时钟信号供应线的漏极以及通过第二延迟元件Din2连接到输入端子IN的栅极；第二 nMOS晶体管Qin2，其具有连接到第一 nMOS晶体管Qinl的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Cin，其被配置为存储比特级信元Min的信息，并且与第二 nMOS晶体管Qin2并联连接，其中，连接第一 nMOS晶体管Qinl的源极和第二 nMOS晶体管Qi n2的漏极的输出节点用作比特级信元Min的输出端子，并且被配置为将存储在电容器Cin中的信号传送至下一比特级信元Mi2。
[0224]如图25(b)所示，时钟信号按照预定时钟周期TAUeltjek周期性地在逻辑电平“I”与“O”之间摇摆，当时钟信号变为逻辑电平“I”时，第二 nMOS晶体管Qin2开始使已经在前一时钟循环存储在电容器Cin中的信号电荷放电。并且，在施加了逻辑电平“I”的时钟信号并且存储在电容器Cin中的信号电荷完全放电以变为逻辑电平“O”之后，第一 nMOS晶体管Qinl被激活成为传送晶体管(延迟了由第一延迟元件Dinl确定的预定延迟时间tdl)。优选地，延迟时间tdl可被设定为等于1/4TAU&。,。随后，当信号从输入端子IN馈送至第一 nMOS晶体管Qinl的栅极时，第一 nMOS晶体管Qinl将存储在前一比特级信元Mi2中的信号传送给电容器Cin(进一步延迟了由第二延迟元件Din2确定的预定延迟时间td2)。例如，如果逻辑电平“ I ”从输入端子IN馈送至第一 nMOS晶体管Qinl的栅极，则第一 nMOS晶体管Qinl变为导通状态，并且逻辑电平“ I”被存储在电容器Cin中。另一方面，如果逻辑电平“O”从输入端子IN馈送至第一 nMOS晶体管Qinl的栅极，则第一 nMOS晶体管Qinl保持截止状态，并且电容器Cin中维持逻辑电平“O”。因此，比特级信元Min可建立“推进与门”运算。延迟时间td2应该比延迟时间tdl长，并且优选地，延迟时间td2可被设定为等于1/2TAU&。,。当时钟信号在时间前进1/2TAU&。,时变为逻辑电平“O”时，连接第一 nMOS晶体管Qinl的源极和第二 nMOS晶体管Qin2的漏极的输出节点在时间前进1/2TAU&。,时无法将进入第一 nMOS晶体管Qinl的栅极的信号进一步输送至下一比特级信元Mi2,因为信号被阻止延迟由第二延迟元件Di22确定的延迟时间td2 = 1/2TAU&。,传送至下一第一 nMOS晶体管Qi21的栅极。并且，在时间前进TAUclock时，当下一时钟信号再次变为逻辑电平“I”时，第二 nMOS晶体管的序列
[0225]如图25(a)所示，在反向推进主存储器中，分配于第i行的右侧第二位的第i行第(η-1)列的比特级信元Mi(Iri)包括:第一 nMOS晶体管Qi(n_m,其具有通过第一延迟元件Di(n_m连接到时钟信号供应线的漏极以及通过第二延迟元件Di(n_m连接到比特级信元Min的输出端子的栅极；第二 nMOS晶体管Qi(n_1)2，其具有连接到第一 nMOS晶体管Qi(n_m的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Ci(n_D，其被配置为存储比特级信元Mi(n_D的信息,并且与第二 nMOS晶体管Qi(n_1)2并联连接。当时钟信号变为逻辑电平“I”时，第二 nMOS晶体管Qi(n_1)2开始使已经在前一时钟循环存储在电容器Cu)中的信号电荷放电。并且，如图25(b)所示，在电容器Ci(n_D中从时间“t”至时间“t+Ι”保持逻辑值“I”。在施加了逻辑电平“I”的时钟信号并且存储在电容器Ci(n_D中的信号电荷完全放电以变为逻辑电平“O”之后，第一 nMOS晶体管Qi(n_m被激活成为传送晶体管(延迟了由第一延迟元件Di^山确定的延迟时间tdl)。随后，当信号从比特级信元Min的输出端子馈送至第一 nMOS晶体管Qi(n_m的栅极时，第一 nMOS晶体管Qi(n_m将存储在前一比特级信元Min中的信号传送给电容器Ci(n_D (进一步延迟了由第二延迟元件Di(n_m确定的延迟时间td2)。当时钟信号在时间前进1/2TAU&。，时变为逻辑电平“O”时，连接第一 nMOS晶体管Qi(n_m的源极和第二 nMOS晶体管Qi(n_m的漏极的输出节点在时间前进l/2TAUd。。，时无法将进入第一 nMOS晶体管Qi(n_m的栅极的信号进一步输送至下一比特级信元Mi(n_2)，因为信号被阻止延迟由第二延迟元件Di(n_2)2(未示出)确定的延迟时间td2 = 1/2TAU&。,传送至下一第一 nMOS晶体管Qi(n_2)1 (未示出)的栅极。
[0226]类似地，反向推进主存储器的第i行上的左侧第三个信元Mi3包括:第一 nMOS晶体管Qi31，其具有通过第一延迟元件Di31连接到时钟信号供应线的漏极以及通过第二延迟元件Di32连接到比特级信元Mi4 (未示出)的输出端子的栅极；第二 nMOS晶体管Qi32，其具有连接到第一 nMOS晶体管Qi31的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Ci3，其被配置为存储比特级信元Mi3的信息，并且与第二 nMOS晶体管Qi32并联连接。当时钟信号变为逻辑电平“I”时，第二 nMOS晶体管Qi32开始使已经在前一时钟循环存储在电容器Ci3中的信号电荷放电。在施加了逻辑电平“ I ”的时钟信号并且存储在电容器Ci3中的信号电荷完全放电以变为逻辑电平“O”之后，第一 nMOS晶体管Qm被激活成为传送晶体管(延迟了由第一延迟元件Dm确定的延迟时间tdl)。随后，当信号从比特级信元Mi4的输出端子馈送至第一 nMOS晶体管Qi31的栅极时，第一 nMOS晶体管Qi31将存储在前一比特级信元Min中的信号传送给电容器Ci3 (进一步延迟了由第二延迟元件Di32确定的延迟时间td2)。当时钟信号在时间前进l/2TAUd。。，时变为逻辑电平“O”时，连接第一 nMOS晶体管Qi31的源极和第二 nMOS晶体管Qi32的漏极的输出节点在时间前进1/2TAU&。,时无法将进入第一nMOS晶体管Qi31的栅极的信号进一步输送至下一比特级信元Mi2,因为信号被阻止延迟由第二延迟元件Di22确定的延迟时间td2 = l/2TAUclock传送至下一第一 nMOS晶体管Qi21的栅极。
[0227]并且，如图25(a)所示，在反向推进主存储器中，第i行上左侧第二列的比特级信元Mi2包括:第一 nMOS晶体管Qi21，其具有通过第一延迟元件Di21连接到时钟信号供应线的漏极以及通过第二延迟元件Di22连接到比特级信元Mi3的输出端子的栅极；第二 nMOS晶体管Qi22，其具有连接到第一 nMOS晶体管Qi21的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Ci2，其被配置为存储比特级信元Mi2的信息，并且与第
二nMOS晶体管Qi22并联连接。当时钟信号变为逻辑电平“I”时，第二 nMOS晶体管Qi22开始使已经在前一时钟循环存储在电容器Ci2中的信号电荷放电。在施加了逻辑电平“I”的时钟信号并且存储在电容器Ci2中的信号电荷完全放电以变为逻辑电平“O”之后，第一 nMOS晶体管Qi21被激活成为传送晶体管(延迟了由第一延迟元件Di21确定的延迟时间tdl)。随后，当信号从比特级信元Mi3的输出端子馈送至第一nMOS晶体管Qi21的栅极时，第一nMOS晶体管Qi21将存储在前一比特级信元Mi3中的信号传送给电容器Ci2 (进一步延迟了由第二延迟元件Di22确定的延迟时间td2)。当时钟信号在时间前进1/2TAU&。，时变为逻辑电平“O”时，连接第一 nMOS晶体管Qi21的源极和第二 nMOS晶体管Qi22的漏极的输出节点在时间前进l/2TAUclock时无法将进入第一 nMOS晶体管Qi21的栅极的信号进一步输送至下一比特级信元Mil,因为信号被阻止延迟由第二延迟元件Dil2确定的延迟时间td2 = 1/2TAU&。,传送至下一第一 nMOS晶体管Qm的栅极。
[0228]如图25(a)所示，在反向推进主存储器中，分配于第i行的最左侧并连接到输出端子OUT的第i行第一列的比特级信元Mil包括:第一 nMOS晶体管Qill,其具有通过第一延迟元件Dm连接到时钟信号供应线的漏极以及通过第二延迟元件Dil2连接到比特级信元Mi2的输出端子的栅极；第二 nMOS晶体管Qil2，其具有连接到第一 nMOS晶体管Qm的源极的漏极、连接到时钟信号供应线的栅极以及连接到地电势的源极；以及电容器Cil，其被配置为存储比特级信元Mil的信息，并且与第二 nMOS晶体管Qil2并联连接。当时钟信号变为逻辑电平“ I ”时，第二 nMOS晶体管Qil2开始使已经在前一时钟循环存储在电容器Cil中的信号电荷放电。在施加了逻辑电平“I”的时钟信号并且存储在电容器Cil中的信号电荷完全放电以变为逻辑电平“O”之后，第一 nMOS晶体管Qm被激活成为传送晶体管(延迟了由第一延迟元件Dm确定的延迟时间tdl)。随后，当信号从比特级信元Mi2的输出端子馈送至第一 nMOS晶体管Qill的栅极时，第一 nMOS晶体管Qm将存储在前一比特级信元Mi2中的信号传送给电容器Cil (进一步延迟了由第二延迟元件Dil2确定的延迟时间td2)。连接第一 nMOS晶体管Qm的源极与第二 nMOS晶体管Qil2的漏极的输出节点将存储在电容器Cil中的信号输送至输出端子OUT。
[0229]根据图24、图25(a)和图25(b)所示的第一实施方式的反向一维推进主存储器
31，对各个存储器单元UpU2、U3........Un_1、Un的寻址不复存在，所需信息朝着连接到存储 器边缘的目的地单元进发。第一实施方式的反向一维推进主存储器31的存取机制确实是从寻址模式开始以读/写信息的现有存储器方案的替代方式。因此，根据第一实施方式的反向一维推进主存储器31，没有寻址模式的存储器存取比现有存储器方案简单很多。
[0230]如上所述，比特级信元Mij可建立“推进与门”运算。因此，如图26所示，在与图25(a)所示的反向推进主存储器31对应的信元阵列的门层级表示中，分配于第i行的最右侧并且连接到输入端子IN的第η比特级信元Miin包括被配置为存储信息的电容器Cin以及推进与门Gin，所述推进与门Gin的一个输入端子连接到电容器Cini，另一输入端子被配置为被供应有时钟信号，输出端子连接到被指派给第i行上的相邻第(η-1)比特级信元Miilri的前一推进与门Gilri的一个输入端子。当逻辑值“I”被馈送至推进与门Gn的另一输入端子时，存储在电容器Cin中的信息被传送至指派给第i行上的相邻第(η-1)比特级信元Mi^的电容器Ci irf，电容器Ci μ存储该信息。即，反向推进主存储器的第i行上的第(η-1)比特级信元Miilri包括电容器Ci^以及推进与门Gi^，所述推进与门Giilri的一个输入端子连接到电容器Ci^，另一输入端子被配置为被供应有时钟信号，输出端子连接到被指派给相邻第三比特级信元％，η_2(未示出)的前一推进与门&η_2的一个输入端子。
[0231]类似地，反向推进主存储器的第i行上的第三比特级信元Mi3包括被配置为存储信息的电容器Ci3以及推进与门Gi3，所述推进与门Gi3的一个输入端子连接到电容器Ci3，另一输入端子被配置为被供应有时钟信号，输出端子连接到被指派给相邻第二比特级信元Mi2的前一推进与门Gi2的一个输入端子。因此，当逻辑值“I”被馈送至推进与门Gi3的另一输入端子时，存储在电容器Ci3中的信息被传送至指派给第二比特级信元Mi2的电容器Ci2，电容器Ci2存储该信息。
[0232]另外，反向推进主存储器的第i行上的第二比特级信元Mi3包括被配置为存储信息的电容器Ci2以及推进与门Gi2，所述推进与门Gi2的一个输入端子连接到电容器Ci2，另一输入端子被配置为被供应有时钟信号，输出端子连接到被指派给相邻第一比特级信元Mil (被分配于第i行的最左侧并连接到输出端子OUT)的前一推进与门Gil的一个输入端子。
[0233]根据本发明的第一实施方式的计算机系统中所使用的推进主存储器31的概念示出于图27中，这不同于现有计算机存储器，因为推进主存储器31被特意设计成具有通过推
进主存储器31中的所有存储器单元Up U2、U3........Ulr1、Un存储和传输信息/数据的功
能。推进存储器按照与处理器11相同的速度将信息/数据供应给处理器(CPU) 11。如图9
的时域关系所示，通过推进主存储器31中的一个存储器单元UpU2、U3........Un_1、Un传送
信息/数据所需的存储器单元流处理时间Tmus等于处理器11中的时钟循环T。。。推进主存
储器31将信息/数据存储在各个存储器单元UpU2、U3........Ulr1、Un中，并与时钟信号同
步地朝着输出端子逐步传送，以向处理器11提供所存储的信息/数据，使得算术逻辑单元112可利用所存储的信息/数据执行算术和逻辑运算。
[0234]因此，如图28所示，推进存储器结构3包括本发明的第一实施方式的推进主存储器31。术语“推进存储器结构3”表示存储器结构的一般概念，除了根据本发明的第一实施方式的计算机系统中所使用的推进主存储器31之外，该存储器结构包括连接到ALU112的推进指令寄存器文件(RF) 22a和推进数据寄存器文件(RF) 22b (将在下面的第二实施方式中进一步说明)以及推进指令高速缓冲存储器21a和推进数据高速缓冲存储器21b (将在下面的第三实施方式中进一步说明)。
[0235]图29(a)示出从推进存储器结构3流向处理器11的前向数据流Sf以及从处理器11流向推进存储器结构3的后向数据流(反向数据流)Sb，图29 (a)示出假设推进存储器结构3中的存储器单元流处理时间Tmus等于处理器11的时钟循环T。。，推进存储器结构3与处理器11之间建立的带宽。
[0236]推进主存储器31的方案可被视为类似于图30(a)所示的磁带系统，其包括:磁带503、用于卷绕磁带503的卷带轮502、用于将磁带503退绕并释放的供带轮501、用于从磁带503读取信息/数据或者将信息/数据写到磁带503的读/写头504以及连接到读/写头504的处理器11。随着卷带轮502卷绕从供带轮501释放的磁带503，磁带503从供带轮501朝着卷带轮502高速移动，随着磁带503高速移动而传送的磁带503上所存储的信息/数据被读/写头504读取。并且，连接到读/写头504的处理器11可利用从磁带503读取的信息/数据执行算术和逻辑运算。另选地，处理器11中的处理结果通过读/写头504被发送给磁带503。
[0237]如果我们假定图30 (a)所示的磁带系统的架构通过半导体技术实现，即，如果我们想象如图30(b)所示在半导体硅芯片上虚拟地建立极高速磁带系统，则图30(a)所示的极高速磁带系统可对应于包括本发明的第一实施方式的推进主存储器31的净推进存储器结构3。图30 (b)所示的净推进存储器结构3将信息/数据存储在硅芯片上的各个存储器单元中，并且与时钟信号同步地朝着卷带轮502逐步传送，以便主动地并且顺序地向处理器11提供所存储的信息/数据，使得处理器11可利用所存储的信息/数据执行算术和逻辑运算，并且处理器11中的处理结果被发送给净推进存储器结构3。
[0238](双向推进主存储器)
[0239]如图31(a)_(c)所示，本发明的第一实施方式的推进主存储器31可实现信息/数据的双向传送。即，图31(a)示出信息/数据的前向推进行为，其中在一维推进主存储器31中信息/数据朝着右手方向(前向方向)一起推进(移位)，图31(b)示出一维推进主存储器31的停留状态，图31 (c)示出信息/数据的反向推进行为(后向推进行为)，其中在一维推进主存储器31中信息/数据朝着左手方向(反向方向)一起推进(移位)。
[0240]图32和图33分别示出在可实现图31(a)-(c)所示的双向行为的双向推进主存储器31的信元阵列的晶体管层级表示中，mXn矩阵(这里，“m”是由字大小确定的整数)的第i行的代表性阵列的两个示例。双向推进主存储器31将比特级的信息/数据存储在各
个信元Mn、Mi2, Mi3........Μ。+ Μ。中，并与时钟信号同步地在第一 I/O选择器512与第
二I/O选择器513之间在前向方向和/或反向方向(后向方向)上逐步地双向传送信息/数据。
[0241]在图32和图33中，各个信元Mn、Mi2、Mi3........Mi^ Mi;n分别被指派于存储器
单元U” U2、U3........Un_1、Un中。即，信元Mil被指派为第一存储器单元U1中的第一比特
级信元，第一存储器单元U1通过排列于第一存储器单元U1中的比特级信元序列来存储字节大小或字大小的信息。类 似地，信元Mi2被指派为第二存储器单元U2中的第二比特级信元，
信元Mi3被指派为第三存储器单元U3中的第三比特级信元，......，信元Mi^被指派为第
(η-1)存储器单元Ulri中的第(η-1)比特级信元，信元Mi;n被指派为第η存储器单元Un中的
第η比特级信元。并且，存储器单元U2、U3........Un_1、Un分别通过排列于存储器单元U2、
U3........Ulr1、Un中的比特级信元序列来存储字节大小或字大小的信息。因此，双向推进
主存储器31将字节大小或字大小的信息/数据存储在各个信元U1' U2、U3........Un_1、Un
中，并且同时与时钟信号同步地在第一 I/O选择器512与第二 I/O选择器513之间在前向方向和/或反向方向(后向方向)上双向传送字节大小或字大小的信息/数据。
[0242]时钟选择器511选择第一时钟信号供应线CLl和第二时钟信号供应线CL2。第一时钟信号供应线CLl驱动前向数据流，第二时钟信号供应线CL2驱动后向数据流，并且第一时钟信号供应线CLl和第二时钟信号供应线CL2中的每一个具有逻辑值“I”和“O”。
[0243]在图32所示的实现推进主存储器31的信元阵列的晶体管层级表示中，分配于第i行的最左侧的连接到第一 I/O选择器512的第一比特级信元Mil包括:第一前向nMOS晶体管Qmf，其具有通过第一前向延迟元件Dmf连接到第一时钟信号供应线CLl的漏极以及通过第二前向延迟元件Dil2f连接到第一 I/O选择器512的栅极；第二前向nMOS晶体管Qil2f,其具有连接到第一前向nMOS晶体管Qillf的源极的漏极、连接到第一时钟信号供应线的栅极以及连接到地电势的源极；以及前向电容器Cilf，其被配置为存储信元Mil的前向信息/数据，并且与第二前向nMOS晶体管Qil2f并联连接，其中，连接第一前向nMOS晶体管Qmf的源极和第二前向nMOS晶体管Qil2f的漏极的输出节点用作信元Mil的前向输出端子，并且被配置为将存储在前向电容器Cilf中的信号传送至下一比特级信元Mi2。第一比特级信元Mil还包括:第一后向nMOS晶体管Qmg，其具有通过第一后向延迟元件Dmg连接到第二时钟信号供应线的漏极以及通过第二后向延迟元件Dil2g连接到比特级信元Mi2的后向输出端子的栅极；第二后向nMOS晶体管Qil2g，其具有连接到第一后向nMOS晶体管Qillg的源极的漏极、连接到第二时钟信号供应线的栅极以及连接到地电势的源极；以及后向电容器Cilg，其被配置为存储信元Mil的后向信息/数据,并且与第二后向nMOS晶体管Qil2g并联连接,其中,连接第一后向nMOS晶体管Qillg的源极和第二后向nMOS晶体管Qil2g的漏极的输出节点用作信兀Mil的后向输出端子,并且被配置为将存储在后向电容器Cilg中的信号传送至第一 I/O选择器512。
[0244]分配于第i行的左侧第二位的连接到比特级信元Mil的第二比特级信元Mi2包括:第一前向nMOS晶体管Qi21f，其具有通过第一前向延迟元件Di21f连接到第一时钟信号供应线CLl的漏极以及通过第二前向延迟元件Di22f连接到比特级信元Mil的前向输出端子的栅极；第二前向nMOS晶体管Qi22f，其具有连接到第一前向nMOS晶体管Qi21f的源极的漏极、连接到第一时钟信号供应线CLl的栅极以及连接到地电势的源极；以及前向电容器Ci2f，其被配置为存储信元Mi2的前向信息/数据,并且与第二前向nMOS晶体管Qi22f并联连接,其中,连接第一前向nMOS晶体管Qi21f的源极和第二前向nMOS晶体管Qi22f的漏极的输出节点用作信元Mi2的前向输出端子，并且被配置为将存储在前向电容器Ci2f中的信号传送至下一比特级信元Mi3。第二比特级信元Mi2还包括:第一后向nMOS晶体管Qi21g,其具有通过第一后向延迟元件Di21g连接到第二时钟信号供应线CL2的漏极以及通过第二后向延迟元件Di22g连接到比特级信元Mi3的后向输出端子的栅极；第二后向nMOS晶体管Qi22g，其具有连接到第一后向nMOS晶体管Qi21g的源极的漏极、连接到第二时钟信号供应线CL2的栅极以及连接到地电势的源极；以及后向电容器Ci2g，其被配置为存储信元Mi2的后向信息/数据，并且与第二后向nMOS晶体管Qi22g并联连接，其中，连接第一后向nMOS晶体管Qi21g的源极和第二后向nMOS晶体管Qi22g的漏极的输出节点用作信元Mi2的后向输出端子，并且被配置为将存储在后向电容器Ci2g中的信号传送至下一比特级信元Mil。
[0245]分配于第i行的左侧第二位的连接到比特级信元Mi2的第三比特级信元Mi3包括:第一前向nMOS晶体管Qi31f，其具有通过第一前向延迟元件Dmf连接到第一时钟信号供应线CLl的漏极以及通过第二前向延迟元件Di32f连接到比特级信元Mi2的前向输出端子的栅极；第二前向nMOS晶体管Qi32f，其具有连接到第一前向nMOS晶体管Qmf的源极的漏极、连接到第一时钟信号供应线CLl的栅极以及连接到地电势的源极；以及前向电容器Ci3f，其被配置为存储信元Mi3的前向信息/数据,并且与第二前向nMOS晶体管Qi32f并联连接,其中,连接第一前向nMOS晶体管Qi31f的源极和第二前向nMOS晶体管Qi32f的漏极的输出节点用作信元Mi3的前向输出端子，并且被配置为将存储在前向电容器Ci3f中的信号传送至下一比特级信元Mi4 (未示出)。第三比特级信元Mi3还包括:第一后向nMOS晶体管Qi31g,其具有通过第一后向延迟元件Dmg连接到第二时钟信号供应线CL2的漏极以及通过第二后向延迟元件Di32g连接到比特级信元Mi4的后向输出端子的栅极；第二后向nMOS晶体管Qi32g，其具有连接到第一后向nMOS晶体管Qmg的源极的漏极、连接到第二时钟信号供应线CL2的栅极以及连接到地电势的源极；以及后向电容器Ci3g，其被配置为存储信元Mi3的后向信息/数据，并且与第二后向nMOS晶体管Qi32g并联连接，其中，连接第一后向nMOS晶体管Qi31g的源极和第二后向nMOS晶体管Qi32g的漏极的输出节点用作信元Mi3的后向输出端子，并且被配置为将存储在后向电容器Ci3g中的信号传送至下一比特级信元Mi2。
[0246]分配于第i行的左侧第二位的第(η-1)比特级信元Mi(Iri)包括:第一前向nMOS晶体管Qi(n_1)lf，其具有通过第一前向延迟元件Di(n_1)lf连接到第一时钟信号供应线CLl的漏极以及通过第二前向延迟元件Di(n_1)2f连接到比特级信元Mi(n_2)(未示出)的前向输出端子的栅极；第二前向nMOS晶体管Qi(n_1)2f，其具有连接到第一前向nMOS晶体管Qi(n_1)lf的源极的漏极、连接到第一时钟信号供应线CLl的栅极以及连接到地电势的源极；以及前向电容器Ci(n-1)f，其被配置为存储信元Mi(Iri)的前向信息/数据,并且与第二前向nMOS晶体管Qi(n_1)2f并联连接，其中，连接第一前向nMOS晶体管Qi(n_1)lf的源极和第二前向nMOS晶体管Qi(n_1)2f的漏极的输出节点用作信元Mi(n_D的前向输出端子，并且被配置为将存储在前向电容器Ci(n_Df中的信号传送至下一比特级信元Min。第(η-1)比特级信元Miilri)还包括:第一后向nMOS晶体管Qi(n-1)lg，其具有通过第一后向延迟元件Di(n_1)lg连接到第二时钟信号供应线CL2的漏极以及通过第二后向延迟元件Di(n_1)2g连接到下一比特级信元Min的后向输出端子的栅极；第二后向nMOS晶体管Qi(n_1)2g，其具有连接到第一后向nMOS晶体管Qi(n_1)lg的源极的漏极、连接到第二时钟信号供应线CL2的栅极以及连接到地电势的源极；以及后向电容器Ci(n_1)g，其被配置为存储信元Mi(n_D的后向信息/数据,并且与第二后向nMOS晶体管Qi(n_1)2g并联连接，其中，连接第一后向nMOS晶体管Qi(n_1)lg的源极和第二后向nMOS晶体管Qi(n_1)2g的漏极的输出节点用作信元Mi(n_D的后向输出端子，并且被配置为将存储在后向电容器Ci(n_1)g*的信号传送至下一比特级信元Mi(n_2)(未示出)。
[0247]分配于第i行的最右侧的第η比特级信元Min包括:第一前向nMOS晶体管Qinlf，其具有通过第一前向延迟元件Dinlf连接到第一时钟信号供应线CLl的漏极以及通过第二前向延迟元件0^连接到比特级信元Mi(n_D的前向输出端子的栅极；第二前向nMOS晶体管Qin2f,其具有连接到第一前向nMOS晶体管Qinlf的源极的漏极、连接到第一时钟信号供应线CLl的栅极以及连接到地电势的源极；以及前向电容器Cinf，其被配置为存储信元Min的前向信息/数据，并且与第二前向nMOS晶体管Qin2f并联连接，其中，连接第一前向nMOS晶体管Qinlf的源极和第二前向nMOS晶体管Qin2f的漏极的输出节点用作信元Min的前向输出端子，并且被配置为将存储在前向电容器Cinf中的信号传送至第二 I/O选择器513。第η比特级信元Min还包括:第一后向nMOS晶 体管Qinlg,其具有通过第一后向延迟元件Dinlg连接到第二时钟信号供应线CL2的漏极以及通过第二后向延迟元件Din2g连接到第二 I/O选择器513的栅极；第二后向nMOS晶体管Qin2g，其具有连接到第一后向nMOS晶体管Qinlg的源极的漏极、连接到第二时钟信号供应线CL2的栅极以及连接到地电势的源极；以及后向电容器Cing，其被配置为存储信元Min的后向信息/数据,并且与第二后向nMOS晶体管Qin2g并联连接,其中,连接第一后向nMOS晶体管Qinlg的源极和第二后向nMOS晶体管Qin2g的漏极的输出节点用作信元Min的后向输出端子，并且被配置为将存储在后向电容器Cing中的信号传送至下一比特级信元 Mi(n_D。
[0248]当从第一时钟信号供应线CLl供应的时钟信号变为逻辑电平“I”时，第一存储器单元U1中的第二前向nMOS晶体管Qil2f开始使已经在前一时钟循环存储在第一存储器单元U1的前向电容器Cilf中的信号电荷放电。并且，在从第一时钟信号供应线CLl供应的逻辑电平“I”的时钟信号施加到第二前向nMOS晶体管Qil2f，并且存储在前向电容器Cilf中的信号电荷完全放电以变为逻辑电平“O”之后，第一前向nMOS晶体管Qmf被激活成为传送晶体管(延迟了由第一前向延迟元件Dillf确定的延迟时间tdl)。随后，当比特级的信息/数据从第一 I/o选择器512输入到第一前向nMOS晶体管Qmf的栅极时，第一前向nMOS晶体管Qmf将信息/数据传送至前向电容器Cilf (延迟了由第二前向延迟元件Dil2f确定的延迟时间td2)。当在时间前进1/2TAU&。,时从第一时钟信号供应线CLl供应的时钟信号变为逻辑电平“O”时，连接第一前向nMOS晶体管Qmf的源极与第二前向nMOS晶体管Qil2f的漏极的输出节点在时间前进1/2TAU&。，时无法将从第一 I/O选择器512输入到第一前向nMOS晶体管Qillf的栅极的信息/数据进一步输送至下一比特级信元Mi2，信息/数据被阻止延迟由第二前向延迟元件Di22f确定的延迟时间td2 = 1/2TAU&。,传送至下一第一前向nMOS晶体管Qi21f的栅极。
[0249]当从第二时钟信号供应线CL2供应的时钟信号变为逻辑电平“I”时，第二后向nMOS晶体管Qil2b开始使已经在前一时钟循环存储在后向电容器Cilb中的信号电荷放电。在施加从第二时钟信号供应线CL2供应的逻辑电平“I”的时钟信号并且存储在后向电容器Cilb中的信号电荷完全放电以变为逻辑电平“O”之后，第一后向nMOS晶体管Qillb被激活成为传送晶体管(延迟了由第一后向延迟元件Dmb确定的延迟时间tdl)。随后，当信息/数据从比特级信元Mi2的后向输出端子被馈送至第一后向nMOS晶体管Qillb的栅极时，第一后向nMOS晶体管Qmb将存储在前一比特级信元Mi2中的信息/数据传送至后向电容器Cilb (进一步延迟了由第二后向延迟元件Dil2b确定的延迟时间td2)。连接第一后向nMOS晶体管Qmb的源极和第二后向nMOS晶体管Qil2b的漏极的输出节点将存储在后向电容器aib中的信息/数据输送至第一 I/O选择器512。
[0250]并且，当从第一时钟信号供应线CLl供应的下一时钟信号变为逻辑电平“I”时，第二存储器单元U2中的第二前向nMOS晶体管Qi22f开始使已经在前一时钟循环存储在第二存储器单元U2的前向电容器Ci2f中的信号电荷放电。并且，在从第一时钟信号供应线CLl供应的逻辑电平“I”的时钟信号施加到第二前向nMOS晶体管Qi22f,并且存储在前向电容器Ci2f中的信号电荷完全放电以变为逻辑电平“O”之后，第一前向nMOS晶体管Qi2fl被激活成为传送晶体管(延迟了由第一前向延迟元件Di21f确定的延迟时间tdl)。随后，当存储在前一前向电容器Cilf中的比特级的信息/数据被馈送至第一前向nMOS晶体管Qi21f的栅极时，第一前向nMOS晶体管Qi21f将信息/数据传送至前向电容器Ci2f (延迟了由第二前向延迟元件Di22f确定的延迟时间td2)。当在时间前进1/2TAU&。,时从第一时钟信号供应线CLl供应的时钟信号变为逻辑电平“O”时，连接第一前向nMOS晶体管Qi21f的源极与第二前向nMOS晶体管Qi22f的漏极的输出节点在时间前进1/2TAU-。,时无法将输入到第一前向nMOS晶体管Qi21f的栅极的信息/数据进一步输送至下一比特级信元Mi3，信息/数据被阻止延迟由第二前向延迟元件Di32f确定的延迟时间td2 = l/^TAUdd传送至下一第一前向nMOS晶体管Qi31f的栅极。
[0251]当从第二时钟信号供应线CL2供应的时钟信号变为逻辑电平“I”时，第二后向nMOS晶体管Qi22b开始使已经在前一时钟循环存储在后向电容器Ci2b中的信号电荷放电。在施加从第二时钟信号供应线CL2供应的逻辑电平“I”的时钟信号并且存储在后向电容器Ci2b中的信号电荷完全放电以变为逻辑电平“O”之后，第一后向nMOS晶体管Qi21b被激活成为传送晶体管(延迟了由第一后向延迟元件D—确定的延迟时间tdl)。随后，当信息/数据从比特级信元Mi3的后向输出端子被馈送至第一后向nMOS晶体管Qi21b的栅极时，第一后向nMOS晶体管Qi21b将存储在前一比特级信元Mi3中的信息/数据传送至后向电容器Ci2b (进一步延迟了由第二后向延迟元件Di22b确定的延迟时间td2)。当在时间前进1/2TAU&。,时从第二时钟信号供应线CL2供应的时钟信号变为逻辑电平“O”时，连接第一后向nMOS晶体管Qi21b的源极与第二后向nMOS晶体管Qi22b的漏极的输出节点在时间前进1/2TAU&。,时无法将输入到第一后向nMOS晶体管Qi21b的栅极的信息/数据进一步输送至下一比特级信元Mil,信息/数据被阻止延迟由第二后向延迟元件Dil2b确定的延迟时间td2 = 1/2TAU&。,传送至下一第一后向nMOS晶体管Qillb的栅极。
[0252]并且，当从第一时钟信号供应线CLl供应的下一时钟信号变为逻辑电平“I”时，第三存储器单元U3中的第二前向nMOS晶体管Qi32f开始使已经在前一时钟循环存储在第三存储器单元U3的前向电容器Ci3f中的信号电荷放电。并且，在从第一时钟信号供应线CLl供应的逻辑电平“I”的时钟信号施加到第二前向nMOS晶体管Qi32f，并且存储在前向电容器Ci3f中的信号电荷完全放电以变为逻辑电平“O”之后，第一前向nMOS晶体管Qi3fl被激活成为传送晶体管(延迟了由第一前向延迟元件Di31f确定的延迟时间tdl)。随后，当存储在前一前向电容器Ci2f中的信息/数据被馈送至第一前向nMOS晶体管Qmf的栅极时，第一前向nMOS晶体管Qi31f将信息/数据传送至前向电容器Ci3f (延迟了由第二前向延迟元件Di32f确定的延迟时间td2)。当在时间前进1/2TAU&。，时从第一时钟信号供应线CLl供应的时钟信号变为逻辑电平“O”时，连接第一前向nMOS晶体管Qmf的源极与第二前向nMOS晶体管Qi32f的漏极的输出节点在时间前进1/2TAU-。,时无法将输入到第一前向nMOS晶体管Qmf的栅极的信息/数据进一步输送至下一比特级信元Mi4 (未示出)，信息/数据被阻止延迟由第二前向延迟元件Di32f (未示出)确定的延迟时间td2 = l/^TAUdd传送至下一第一前向nMOS晶体管Qi4If (未不出)的栅极。
[0253]当从第二时钟信号供应线CL2供应的时钟信号变为逻辑电平“I”时，第二后向nMOS晶体管Qi32b开始使已经在前一时钟循环存储在后向电容器Ci3b中的信号电荷放电。在施加从第二时钟信号供应线CL2供应的逻辑电平“I”的时钟信号并且存储在后向电容器Ci3b中的信号电荷完全放电以变为逻辑电平“O”之后，第一后向nMOS晶体管Qi31b被激活成为传送晶体管(延迟了由第一后向延迟元件D—确定的延迟时间tdl)。随后，当信息/数据从比特级信元Mi3的后向 输出端子被馈送至第一后向nMOS晶体管Qi31b的栅极时，第一后向nMOS晶体管Qmb将存储在前一比特级信元Mi3中的信息/数据传送至后向电容器Ci3b (进一步延迟了由第二后向延迟元件Di32b确定的延迟时间td2)。当在时间前进1/2TAU&。,时从第二时钟信号供应线CL2供应的时钟信号变为逻辑电平“O”时，连接第一后向nMOS晶体管Qi31b的源极与第二后向nMOS晶体管Qi32b的漏极的输出节点在时间前进1/2TAU&。,时无法将输入到第一后向nMOS晶体管Qi31b的栅极的信息/数据进一步输送至下一比特级信元Mi2,信息/数据被阻止延迟由第二后向延迟元件Di22b确定的延迟时间td2 = 1/2TAU&。,传送至下一第一后向nMOS晶体管Qi21b的栅极。
[0254]并且，当从第一时钟信号供应线CLl供应的下一时钟信号变为逻辑电平“I”时，第三存储器单元U(Iri)中的第二前向nMOS晶体管Qi(n_1)2f开始使已经在前一时钟循环存储在第三存储器单元~㈠)的前向电容器Ci(n_1)f中的信号电荷放电。并且，在从第一时钟信号供应线CLl供应的逻辑电平“I”的时钟信号施加到第二前向nMOS晶体管Qi(n_1)2f，并且存储在前向电容器ci(n_1)f中的信号电荷完全放电以变为逻辑电平“O”之后,第一前向nMOS晶体管Qifc-Dif被激活成为传送晶体管(延迟了由第一前向延迟元件Di(n_1)lf确定的延迟时间tdl)。随后，当存储在前一前向电容器Ci2f中的信息/数据被馈送至第一前向nMOS晶体管Qi(n_1)lf的栅极时，第一前向nMOS晶体管Qi(n_1)lf将信息/数据传送至前向电容器Ci(n_1)f (延迟了由第二前向延迟元件Di(n_1)2f确定的延迟时间td2)。当在时间前进l/2TAUd。。,时从第一时钟信号供应线CLl供应的时钟信号变为逻辑电平“O”时，连接第一前向nMOS晶体管Qi(n_1)lf的源极与第二前向nMOS晶体管Qi(n_1)2f的漏极的输出节点在时间前进1/2TAU&。,时无法将输入到第一前向nMOS晶体管Qi(n_1)lf的栅极的信息/数据进一步输送至下一比特级信元Min，信息/数据被阻止延迟由第二前向延迟元件Din2f确定的延迟时间td2 = l/2TAUclock传送至下一第一前向nMOS晶体管Qinlf的栅极。
[0255]当从第二时钟信号供应线CL2供应的时钟信号变为逻辑电平“I”时，第二后向nMOS晶体管Qi(n-1);ft开始使已经在前一时钟循环存储在后向电容器Ci(n_1)b中的信号电荷放电。在施加从第二时钟信号供应线CL2供应的逻辑电平“I”的时钟信号并且存储在后向电容器ci(n_1)b中的信号电荷完全放电以变为逻辑电平“O”之后,第一后向nMOS晶体管Qi(n_1)lb被激活成为传送晶体管(延迟了由第一后向延迟元件0%_1)113确定的延迟时间tdl)。随后，当信息/数据从比特级信元Mi(n_D的后向输出端子被馈送至第一后向nMOS晶体管Qi(n_1)lb的栅极时，第一后向nMOS晶体管Qi(n_1)lb将存储在前一比特级信元Mi(Iri)中的信息/数据传送至后向电容器Ci(n_1)b (进一步延迟了由第二后向延迟元件Di(n_1)2b确定的延迟时间td2)。当在时间前进1/2TAU-。，时从第二时钟信号供应线CL2供应的时钟信号变为逻辑电平“O”时，连接第一后向nMOS晶体管Qi(n_1)lb的源极与第二后向nMOS晶体管Qi(n_1)2b的漏极的输出节点在时间前进1/2TAU&。,时无法将输入到第一后向nMOS晶体管Qi(n_1)lb的栅极的信息/数据进一步输送至下一比特级信元Mi(n_2)(未示出)，信息/数据被阻止延迟由第二后向延迟元件Di(n_2)2b(未示出)确定的延迟时间td2 = l/2TAUd(X；k传送至下一第一后向nMOS晶体管Qi (n-2) ib (未不出)的栅极。
[0256]并且，当从第一时钟信号供应线CLl供应的下一时钟信号变为逻辑电平“I”时，第三存储器单元Un中的第二前向nMOS晶体管Qin2f开始使已经在前一时钟循环存储在第三存储器单元Un的前向电容器Cinf中的信号电荷放电。并且，在从第一时钟信号供应线CLl供应的逻辑电平“I”的时钟信号施加到第二前向nMOS晶体管Qin2f，并且存储在前向电容器Cinf中的信号电荷完全放电以变为逻辑电平“O”之后，第一前向nMOS晶体管Qinlf被激活成为传送晶体管(延迟了由第一前向延迟元件Dinlf确定的延迟时间tdl)。随后，当存储在前一前向电容器Ci2f中的信息/数据被馈送至第一前向nMOS晶体管Qinlf的栅极时，第一前向nMOS晶体管Qinlf将信息/数据传送至前向电容器Cinf (延迟了由第二前向延迟元件Din2f确定的延迟时间td2)。连接第一前向nMOS晶体管Qinlf的源极与第二前向nMOS晶体管Qin2f的漏极的输出节点将输入到第一前向nMOS晶体管Qinlf的栅极的信息/数据输送至第二 I/O选择器 513。
[0257]当从第二时钟信号供应线CL2供应的时钟信号变为逻辑电平“I”时，第二后向nMOS晶体管Qin2b开始使已经在前一时钟循环存储在后向电容器Cinb中的信号电荷放电。在施加从第二时钟信号供应线CL2供应的逻辑电平“I”的时钟信号并且存储在后向电容器Cinb中的信号电荷完全放电以变为逻辑电平“O”之后，第一后向nMOS晶体管Qinlb被激活成为传送晶体管(延迟了由第一后向延迟元件Dinlb确定的延迟时间tdl)。随后，当信息/数据从第二 I/O选择器513被馈送至第一后向nMOS晶体管Qinlb的栅极时，第一后向nMOS晶体管Qinlb将从第二 I/O选择器513接收的信息/数据传送至后向电容器Cinb (进一步延迟了由第二后向延迟元件Din2b确定的延迟时间td2)。当在时间前进1/2TAU&。,时从第二时钟信号供应线CL2供应的时钟信号变为逻辑电平“O”时，连接第一后向nMOS晶体管Qinlb的源极与第二后向nMOS晶体管Qin2b的漏极的输出节点在时间前进1/2TAU&。，时无法将输入到第一后向nMOS晶体管Qinlb的栅极的信息/数据进一步输送至下一比特级信元Mi(n_2)(未示出)，信息/数据被阻止延迟由第二后向延迟元件Di(n_2)2b(未示出)确定的延迟时间td2 =l/2TAUd()C；k传送至下一第一后向nMOS晶体管


Qi (n-2) Ib (未示出)的栅极。
[0258]因此，在图32所示的双向推进主存储器中，双向推进主存储器的第i行上的各个
信元Mn、Mi2, Mi3........Mix)、Mi，n存储信息/数据，并且与从第一时钟信号供应线CLl
和第二时钟信号供应线CL2分别供应的时钟信号同步地在第一 I/O选择器512与第二I/O选择器513之间逐步地双向传送信息/数据。如已经说明的，由于各个信元Mn、Mi2,
Mi3........Mi； (Iri)、Mi； n分别被指派于存储器单元Up U2、U3........Un_1、Un中，并且存储器
单元U2、U3........Ulr1、Un分别通过排列于存储器单元U2、U3........Ulr1、Un中的比特级信
元序列来存储字节大小或字大小的信息，图32所示的双向推进主存储器31将字节大小或
字大小的信息/数据存储在各个信元Up U2、U3........Ulr1、Un中，并与时钟信号同步地在
第一 I/O选择器512与第二 I/O选择器513之间在前向方向和/或反向方向(后向方向)上同时将字节大小或字大小的信息/数据双向传送，以主动地并且顺序地向处理器11提供所存储的字节大小或字大小的信息/数据，使得ALU112可利用所存储的信息/数据执行算术和逻辑运算。
[0259]如图33所示，前向隔离晶体管Qi23f被设置用于将第二存储器单元Un中的第二比特级信元Mi2的信号存储状态与第一存储器单元U1中的第一比特级信元Mil的信号存储状态隔离，前向隔离晶体管Qi23f按照由通过第一时钟信号供应线CLl供应的时钟信号确定的所需定时将信号从第一比特级信元Mil至第二比特级信元Mi2前向传送。并且，后向隔离晶体管Qil3b被设置用于将第一存储器单元U1中的第一比特级信元Mil的信号存储状态与第二存储器单元U2中的第一比特级信元Mi2的信号存储状态隔离，后向隔离晶体管Qil3b按照由通过第二时钟信号供应线CL2供应的时钟信号确定的所需定时将信号从第二比特级信元Mi2至第一比特级信元Mil后向传送。然后，与存储器单元U1和U2并行排列的前向隔离晶体管的序列Qi23f (i = I至m;“m”是与字节大小或字大小对应的整数)按照通过时钟信号供应线CLl供应的时钟信号的控制前向传送字节大小或字大小的信息，使得字节大小或字大小的信息可沿着前向方向同时推进。并且，与存储器单元仏和U2并行排列的后向隔离晶体管的序列Qil3b(i = I至m)按照通过时钟信号供应线CL2供应的时钟信号的控制后向传送字节大小或字大小的信息，使得字节大小或字大小的信息可沿着后向方向同时推进。
[0260]并且，类似地，后向隔离晶体管Qi23b被设置用于将第二存储器单元U2中的第二比特级信元Mi2的信号存储状态与第三存储器单元U3中的第三比特级信元Mi3 (未示出)的信号存储状态隔离，后向隔离晶体管Qi23b按照由通过第三时钟信号供应线CL2供应的时钟信号确定的所需定时将信号从第三比特级信元Mi3至第二比特级信元Mi2后向传送。并且，与存储器单元％和％并行排列的后向隔离晶体管的序列Qi23b(i = I至m)按照通过时钟信号供应线CL2供应的时钟信号的控制后向传送字节大小或字大小的信息，使得字节大小或字大小的信息可沿着后向方向同时推进。
[0261]另外，如图33所示，前向隔离晶体管％(11_1)3{被设置用于将第(η-1)存储器单元Ulri中的第(η-1)比特级信元Mi(Iri)的信号存储状态与第(n-2)存储器单元Un_2 (未示出)中的第(n-2)比特级信元Mi(n_2)(未示出)的信号存储状态隔离，前向隔离晶体管Qi(n_1)3f按照由通过第一时钟信号供应线CLl供应的时钟信号确定的所需定时将信号从第(n-2)比特级信元Mi(n_2)至第(η-1)比特级信元Mi(Iri)前向传送。然后，与存储器单元Un_2和Ulri并行排列的前向隔离晶体管的序列Qi(n-1)3f(i = I至m)按照通过时钟信号供应线CLl供应的时钟信号的控制传送字节大小或字大小的信息，使得字节大小或字大小的信息可沿着前向方向同时推进。
[0262]并且，前向隔离晶体管Qin3f被设置用于将第η存储器单元Un中的第η比特级信元Min的信号存储状态与第(η-1)存储器单元Ulri中的第(η-1)比特级信元Miilri)的信号存储状态隔离，前向隔离晶体管Qin3f按照由通过第一时钟信号供应线CLl供应的时钟信号确定的所需定时将信号从第(η-1)比特级信元Mi(n_D至第η比特级信元Min前向传送。并且，后向隔离晶体管Qin3b被设置用于将第(η-1)存储器单元Ulri中的第(η-1)比特级信元Milri的信号存储状态与第η存储器单元Un中的第η比特级信元Min的信号存储状态隔离，后向隔离晶体管％_按照由通过第二时钟信号供应线CL2供应的时钟信号确定的所需定时将信号从第η比特级信元Min至第(η-1)比特级信元Milri后向传送。然后，与存储器单元Ulri和Un并行排列的前向隔离晶体管的序列Qin3f (i = I至m)按照通过时钟信号供应线CLl供应的时钟信号的控制传送字节大小或字大小的信息，使得字节大小或字大小的信息可沿着前向方向同时推进。并且，与存储器单元Ulri和Un并行排列的后向隔离晶体管的序列Qin3b(i =I至m)按照通过时钟信号供应线CL2供应的时钟信号的控制传送字节大小或字大小的信息，使得字节大小或字大小的信息可沿着后向方向同时推进。
[0263]在图32和图 33所示的双向推进主存储器的配置中，前向电容器Cijf和后向电容器Cu应该优选被合并为单个公共电容器，以实现具有高局部性(locality)的随机存取模式。图34示出在图31(a)_(c)所示的双向行为中可实现随机存取模式的双向推进主存储器31的门层级表示中的mXn矩阵(这里，“m”是由字大小确定的整数)的第i行的阵列。
[0264]如图34所示，两种类型的推进与门被指派给第i行上的各个信元Mn、Mi2、
Mi3........Mun^,Mi；n以利用随机存取模式建立信息/数据的双向传送。双向推进主存储
器31将比特级的信息/数据存储在各个信元Mil、Mi2、Mi3........中，并与时钟
信号同步地在第一 I/O选择器512与第二 I/O选择器513之间在前向方向和/或反向方向(后向方向)上逐步将信息/数据双向传送。
[0265]在图34所示的实现推进主存储器31的信元阵列的门层级表示中，分配于第i行的最左侧并连接到第一 I/O选择器512的第一比特级信元Mil包括:公共电容器Cil，其被配置为存储信息/数据；前向推进与门Gilf，其一个输入端子连接到公共电容器Cil，另一输入端子被供应有第一时钟信号供应线CL1，输出端子连接到被指派给第i行上的相邻第二比特级信兀M(i+1)1的下一前向推进与门G(i+1)lf的一个输入端子；以及后向推进与门Gilb,其一个输入端子连接到公共电容器Cil，另一输入端子被供应有第二时钟信号供应线CL2，输出端子连接到第一 I/O选择器512。
[0266]通过时钟选择器511分别选择被配置为驱动前向数据流的第一时钟信号供应线CLl以及被配置为驱动后向数据流的第二时钟信号供应线CL2，第一时钟信号供应线CLl和第二时钟信号供应线CL2中的每一个具有逻辑值“I”和“O”。当第一时钟信号供应线CLl的逻辑值“I”被馈送至前向推进与门Gil的另一输入端子时，存储在公共电容器Cil中的信息/数据被传送至指派给相邻第二比特级信元Mi2的公共电容器Ci2，公共电容器Ci2存储所述信息/数据。
[0267]双向推进主存储器31的第i行上的第二比特级信元Mi2包括:公共电容器Ci2，其被配置为存储信息/数据；前向推进与门Gi2f，其一个输入端子连接到公共电容器Ci2，另一输入端子被供应有第一时钟信号供应线CL1，输出端子连接到被指派给第i行上的相邻第三比特级信元Mi3的下一前向推进与门G13的一个输入端子；以及后向推进与门Gi2b，其一个输入端子连接到公共电容器Ci2，另一输入端子被供应有第二时钟信号供应线CL2，输出端子连接到前一后向推进与门Gil的一个输入端子。
[0268]类似地，第i行上的第三比特级信元Mi3包括:公共电容器Ci3，其被配置为存储信息/数据；前向推进与门Gi3f,其一个输入端子连接到公共电容器Ci3，另一输入端子被供应有第一时钟信号供应线CL1，输出端子连接到被指派给相邻第四信元(尽管第四信元未示出)的下一前向推进与门的一个输入端子；以及后向推进与门Gi3b，其一个输入端子连接到公共电容器Ci3，另一输入端子被供应有第二时钟信号供应线CL2，输出端子连接到指派给相邻第二比特级信元Mi2的前一后向推进与门Gi2b的一个输入端子。因此，当第一时钟信号供应线CLl的逻辑值“I”被馈送至前向推进与门Gi2f的另一输入端子时，存储在公共电容器Ci2中的信息/数据被传送至指派给第三比特级信元Mi3的公共电容器Ci3，公共电容器Ci3存储所述信 息/数据，并且当第一时钟信号供应线CLl的逻辑值“I”被馈送至前向推进与门Gi3f的另一输入端子时，存储在公共电容器Ci3中的信息/数据被传送至指派给第四信元的电容器。
[0269]另外，第i行上的第(η-1)比特级信元Mm)包括:公共电容器Curf,其被配置为存储信息/数据；前向推进与门Gi, (n_1)f，其一个输入端子连接到公共电容器Ci, (n_D，另一输入端子被供应有第一时钟信号供应线CL1，输出端子连接到被指派给相邻第η比特级信元Miin(被分配于第i行的最右侧并连接到第二 I/O选择器513)的下一前向推进与门G1-的一个输入端子；以及后向推进与门匕(n_1)b，其一个输入端子连接到公共电容器Ci, (Iri)，另一输入端子被供应有第二时钟信号供应线CL2，输出端子连接到指派给相邻第三比特级信兀未不出)的前一后向推进与门Gi，(n_2)b的一个输入端子。
[0270]最后，分配于第i行的最右侧并连接到第二 I/O选择器513的第η比特级信元Mi^n包括:公共电容器Cin，其被配置为存储信息/数据；后向推进与门Ginb，其一个输入端子连接到公共电容器Cin，另一输入端子被配置为被供应有第二时钟信号供应线CL2，输出端子连接到指派给第i行上的相邻第(η-1)比特级信元Mi^的前一后向推进与门Gi(n_1)b的一个输入端子；以及前向推进与门&η?，其一个输入端子连接到公共电容器Ci^，另一输入端子被配置为被供应有第一时钟信号供应线CL1，输出端子连接到第二 I/O选择器513。
[0271]当第二时钟信号供应线CL2的逻辑值“I”被馈送至后向推进与门Ginb的另一输入端子时，存储在公共电容器Cin中的信息/数据被传送至指派给第i行上的相邻第(η-1)比特级信元Mm)的公共电容器Cm)，公共电容器Cm)存储所述信息/数据。然后，当第二时钟信号供应线CL2的逻辑值“I”被馈送至后向推进与门Gi3b的另一输入端子时，存储在公共电容器Ci3中的信息/数据被传送至指派给第2比特级信元Mi2的公共电容器Ci2，公共电容器Ci2存储所述信息/数据。另外，当第二时钟信号供应线CL2的逻辑值“I”被馈送至后向推进与门Gi2b的另一输入端子时，存储在公共电容器Ci2中的信息/数据被传送至指派给第二比特级信元Mil的公共电容器Cil,公共电容器Cil存储所述信息/数据，并且当第二时钟信号供应线CL2的逻辑值“I”被馈送至后向推进与门Gilb的另一输入端子时，存储在公共电容器Cil中的信息/数据被传送至第一 I/O选择器512。
[0272]因此，双向推进主存储器的第i行上的各个信元Mn、Mi2, Mi3........Mix、Mi；n
存储信息/数据，并且与从第一时钟信号供应线CLl和第二时钟信号供应线CL2分别供应的时钟信号同步地在第一 I/O选择器512与第二 I/O选择器513之间逐步地双向传送信
息/数据。由于各个信兀Mn、Mi2、Mi3、......、Mi，分别被指派于存储器单兀U1'U2、
U3........Un_1、Un中，并且存储器单元U2、U3........Un_1、Un分别通过排列于存储器单元
U2、U3........Un_1、Un中的比特级信元序列来存储字节大小或字大小的信息，图34所示的双
向推进主存储器31将字节大小或字大小的信息/数据存储在各个信元U1' U2、U3........Un-P Un中，并与时钟信号同步地在第一 I/O选择器512与第二 I/O选择器513之间在前向方向和/或反向方向(后向方向)上同时将字节大小或字大小的信息/数据双向传送，以主动地并且顺序地向处理器11提供所存储的字节大小或字大小的信息/数据，使得ALU112可利用所存储的信息/数据执行算术和逻辑运算。
[0273](位置指示策略)
[0274]图35(a)示出与处理器相邻的一维推进主存储器中的指令的双向传送模式，其中指令朝着处理器移动，并且从下一存储器/向下一存储器移动。图35(b)示出与ALU112相邻的一维推进主存储器中的标量数据的双向传送模式，所述标量数据朝着ALU移动，并且从下一存储器/向下一存储器移动。图35(c)示出与流水线117(将在下面的第三实施方式中说明)相邻的一维推进主存储器中的向量/流数据的单向传送模式，所述向量/流数据朝着流水线117移动，并且从下一存储器移动。
[0275]根据第一实施方式的计算机系统中所使用的推进主存储器31使用定位来标识向
量/流数据中的连续的存储器单元集合U1' U2, U3........Un_1、Un的起始点和结束点。另
一方面，对于程序和标量数据，各个项必须具有类似于传统地址的位置索引。图36(a)示
出传统主存储器的配置，其中每一个存储器单元Up U2、U3........Ulr1、Un通过地址H
A3........Am、An来标记，图36(b)示出一维推进主存储器的配置，其中各个存储器单元
U” U2、U3........Un_1、Un的定位并不总是必要的，但是各个存储器单元U1' U2、U3........Un_1、Un的定位至少对于标识向量/流数据中的连续的存储器单元集合的起始点和结束点而H是必要的。
[0276]图37(a)示出本发明的一维推进主存储器的内部配置，其中类似现有地址的位置索引对于标量指令Is而言没有必要，但是各个存储器单元的定位至少对于标识向量指令Iv中的连续的存储器单元集合的起始点和结束点而言是必要的，如带阴影线的圆所指示的。图37(b)示出本发明的一维推进主存储器的内部配置，其中位置索引对于标量数据“b”和“a”而言没有必要。然而，如图37(c)所示，位置索引至少对于标识向量/流数据中的连续
的存储器单元集合“o”、“p”、“q”、“r”、“S”、“t”.......的起始点和结束点而言是必要的，
如带阴影线的圆所指示的。
[0277]在除了根据本发明的第一实施方式的计算机系统中所使用的推进主存储器31之夕卜，包括连接到ALUl 12的推进指令寄存器文件22a和推进数据寄存器文件22b (将在下面的第二实施方式中说明)以及推进指令高速缓冲存储器21a和推进数据高速缓冲存储器21b (将在下面的第三实施方式中说明)的推进存储器族中，主存储器、寄存器文件和高速缓冲存储器之间的关系基于引用局部性的特性具有它们自己的位置指示策略。
[0278]图38(a)示意性地示出对于向量/流数据情况,通过多页PiH Pi;J-1> Pi+i，j-1、PinP1-mPijPi+mPi+u实现的本发明的推进主存储器的总体配置的示例。图38(b)示意性地示出对于向量/流数据情况，通过多个文件FpF2、F3、F4实现的带阴影线的页Piij的配置的示例，各个页 Ph，j-!、Pi, j-!、Pi+1，j-!、Pi+2，j-!、P1-!, j、Pi, j、Pi+1，j、Pi+2，j 可用于第三实施方式中的推进高速缓冲存储器21a和21b。图38(c)示意性地示出对于向量/流数据情况，带阴
影线的文件F3的配置的示例，各个文件F1、F2、F3、F4通过多个存储器单元U1、U2、U3........Ulr1、Un实现，各个文件Fp F2、F3、F4可用于第二实施方式中的推进寄存器文件22a和22b。
[0279]类似地，图39(a)示意性地示出对于程序/标量数据情况,通过多页Pg，s-1、Pr，s-1、Pr+1, s-!、Pr+2, s-!、Pr-!, s、Pr，s、Pr+1, s、Pr+2, s实现的本发明的推进主存储器的总体配置的示例，其中各个页具有它自己的位置索引作为地址。图39(b)示意性地示出对于程序/标量数据情况，带阴影线的页Pg，s的配置的示例以及使用二进制位的页Pg，s的驱动位置，各个页P^s-PPr, S-1、Pf+1，S-1、Pf+2，S-1、Pf-1，s、Pr, s' Pr+1, s、Pr+2, s 通过多个文件 F1、F2、F3、F4 头现。各个页 P1^1, >Pr,s-!> Pr+1,s-!> Pr+2,s-!> Pr-1; s> Pr, s> Pr+1；s> Pr+2，s可用于第三实施方式中的推进高速缓冲存储器21a和21b，其中各个文件Fp F2、F3、F4具有它自己的位置索引作为地址。图39 (c)示意性地示出对于程序/标量数 据情况，带阴影线的文件F3的配置的示例以及使用二进制位O、1、
2、3的文件F3的驱动位置，各个文件Fp F2, F3> F4通过多个存储器单元U1' U2、U3........Un、Un+1、Un+2、Un+3、Un+4、Un+5实现。各个文件Fp F2、F3、F4可用于第二实施方式中的推进寄存
器文件22a和22b，其中各个存储器单元Up U2、U3........Un、Un+1、Un+2、Un+3、Un+4、Un+5具有
它自己的位置索引n+4、n+3、n+2、......、5、4、3、2、1、0作为地址。? 39(c)表示通过二进
制位用于所有情况的位置指示策略。
[0280]如图39(c)所示，在具有与推进寄存器文件的大小对应的等效大小的存储器结构中，η个二进制位分别在2η个存储器单元当中标识单个存储器单元。并且，如图39(b)所示，一个页的结构具有与推进高速缓冲存储器的大小对应的等效大小，其由两位表示，这两位标识四个文件匕、&、&、匕，而如图39(a)所示，一个推进主存储器的结构由三位表示，这
三位标识推进主存储器中的八个页 Pu H、Pr,s-l>Pr+l,s-l>Pr+2,s-l> Pr-1, s > Pr,s> Pr+l,s> Pr+2, s °
[0281](速度/能力)
[0282]传统计算机系统中的存储器存取时间与CPU循环时间之间的速度间隙为例如1:100。然而，在第一实施方式的计算机系统中，推进存储器存取时间的速度等于CPU循环时间。图40比较了没有高速缓存的传统计算机系统与被配置为用在根据本发明的第一实施方式的计算机系统中的推进主存储器31的速度/能力。即，图40(b)示意性地示出通过
一百个存储器单元Up U2、U3........U100实现的推进主存储器31的速度/能力，并且与图
40(a)所示的现有存储器的速度/能力进行比较。在存在使用来自推进主存储器31的数据的必要处理单元的条件下，我们还可以支持推进主存储器31的99个附加同时存储器单元。因此，估计传统计算机系统中的一个存储器单元时间T_等于一百个根据本发明的第一实施方式的推进主存储器31的存储器单元流处理时间Tmus。
[0283]并且，图41比较了对于标量数据或程序指令，现有存储器的最差情况的速度/能力与被配置为用在根据本发明的第一实施方式的计算机系统中的推进主存储器31的速度/能力。即，图41(b)的带阴影线部分示意性地示出通过一百个存储器单元Up U2、
U3........U100实现的推进主存储器31的速度/能力，并且与图41 (a)所示的现有存储器
的最差情况的速度/能力进行了比较。在最差情况下，我们可读出推进主存储器31的99个存储器单元，但是它们由于标量程序的要求而不可用。
[0284]另外，图42比较了对于标量数据或程序指令，现有存储器的典型情况的速度/能力与被配置为用在根据本发明的第一实施方式的计算机系统中的推进主存储器31的速度
/能力。即，图42(b)示意性地示出通过一百个存储器单元仏、％、％........Uiqq实现的推
进主存储器31的速度/能力，并且与图42 (a)所示的现有存储器的典型情况的速度/能力进行了比较。在该典型情况下，我们可读出99个存储器单元，但是通过标量程序中的预测性数据准备，仅几个存储器单元可用，如现有存储器中的带阴影线的存储器单元所示。
[0285]图43比较了对于标量数据情况，现有存储器的典型情况的速度/能力与被配置为用在根据本发明的第一实施方式的计算机系统中的推进主存储器31的速度/能力。即，
图43 (b)示意性地示出通过一百个存储器单元Up U2、U3........U100实现的推进主存储器
31的速度/能力，并且与图43(a)所示的现有存储器的速度/能力进行了比较。类似于图34 (a)-(b)所示的情况，在该典型情况下，我们可读出99个存储器单元，但是通过多线程并行处理中的标量数据或程序指令中的预测性数据准备，仅几个存储器单元可用，如现有存储器中的带阴影线的存储器单元所示。
[0286]图44比较了对于流数据、向量数据或程序指令情况，现有存储器的最佳情况的速度/能力与被配置为用在根据本发明的第一实施方式的计算机系统中的推进主存储器31
的速度/能力。即，图44(b)示意性地示出通过一百个存储器单元仏、％、％........U100实
现的推进主存储器31的速度/能力，并且与图44 (a)所示的现有存储器的最佳情况的速度/能力进行了比较。在该最佳情况下，我们可理解，推进主存储器31的一百个存储器单元可用于流数据和数据并行。
[0287]( 二维推进主存储器)
[0288]存储器单元可如图45-51所示在芯片上二维布置，使得可在没有开关/网络的情况下实现各种模式的操作。根据图45-51所示的第一实施方式的二维推进主存储器31，
存ii者器单兀 Un> U12' U13>.......Ulv-P Ulv ；U22> U22、U23、.......U2’v_2、U2v ;......;Uul> Uu2、
Uu3........Uum Uuv不需要刷新，因为所有存储器单元Un、U12, U13........Ulv ;u22、
U22>U23........U2，v_2、u2v;......；Uul,Uu2,Uu3........UumUuv 通常由于信息移动方案(信
息推进方案)而自动刷新。那么对各个存储器单元un、u12、u13........Uljrt^ulv ；u22,u22,
U23........U2，v_2、U2v ；......;Uul、Uu2、Uu3........Uu,η、Uuv 的寻址也不复存在，所需/[目息
朝着其连接到存储器边缘的目的地单元进发。第一实施方式的二维推进主存储器31的存取机制确实是传统计算机系统中的从寻址模式开始以读/写信息的现有存储器方案的替代方式。因此，根据第一实施方式的二维推进主存储器31，第一实施方式的计算机系统中的没有寻址模式的存储器存取处理比传统计算机系统的现有存储器方案简单很多。
[0289](能耗)
[0290]为了使根据本发明的第一实施方式的计算机系统的架构、设计和实现方式的改进之处清楚，将说明能耗方面的改进。图52(a)示出微处理器中的能耗，其可分解为静态功耗和动态功耗。在图52(a)所示的动态功耗中，图52(b)中显著示出了功耗的净值和开销(overhead)。如图52(c)所示，对于在计算机系统中进行给定作业而言，实际上仅净能量部分是必要的，因此这些纯能量部分构成运行计算机系统的最小能耗。这意味着通过图52 (C)所示的净能耗实现最短的处理时间。
[0291]即使对处理器的架构、设计和实现方式进行了一些努力，如图1所示在传统架构中仍存在瓶颈。在传统架构中，在冯.诺伊曼计算机中存在如下各种问题:
[0292]I)程序像数据一样存储在存储器中；
[0293]2)所有处理基本上在单处理器中顺序进行；
[0294]3)程序的操作是指令的顺序执行；
[0295]4)向量数据由CPU利用向量指令顺序处理；
[0296]5)流数据利用线程顺序处理；
[0297]6)程序，进而线程，顺序排列；
[0298]7)数据并行由作为向量的数据排列组成:以及
[0299]8)流数据是数据的流。
[0300]从传统计算机的特性，我们总结出，程序和数据的存储基本上是顺序排列的方式。这一事实意味着程序和对应数据中存在指令的规则排列。
[0301]在图2所示的根据本发明的第一实施方式的计算机系统中，推进主存储器31中的指令存取是不必要的，因为指令由它们自己主动存取至处理器11。类似地，推进主存储器31中的数据存取是不必要的，因为数据由它们自己主动存取至处理器11。
[0302]图53示出在传统架构中，包括寄存器和高速缓存的处理器上的实际能耗分布，其由 William J.Dally 等人在“Efficient Embedded Computing” (Computer,第 41 卷，2008 年第7期，第27-32页)中估计得到。在图53中，公开了仅在除了芯片之间的线之外的整个芯片上估计功耗分布。根据DalIy等人的研究，指令供应功耗被估计为42 %，数据供应功耗被估计为28%，时钟和控制逻辑功耗被估计为24%，算术功耗被估计为6%。因此，我们可以理解，指令供应和数据供应功耗相对大于时钟/控制逻辑功耗和算术功耗，这归因于除了所有存储器、高速缓存和寄存器的不刷新之外，利用大量线的高速缓存/寄存器存取的低效率以及由这些高速缓存和寄存器的存取方式引起的一些软件开销。
[0303]由于指令供应功耗与数据供应功耗之比为3:2，时钟和控制逻辑功耗与算术功耗之比为4:1，依据图2所示的根据本发明的第一实施方式的计算机系统，我们可以至少部分地利用推进主存储器31来容易地将数据供应功耗降低至20%，使得指令供应功耗变为30%，同时我们可将算术功耗增大至10%，使得时钟和控制逻辑功耗变为40%，这意味着可使指令供应功耗与数据供应功耗之和为50%，并且可使时钟和控制逻辑功耗与算术功耗之和为50%。
[0304]如果我们将数据供应功耗降低至10%，则指令供应功耗变为15%，如果我们将算术功耗增大至15%，则时钟和控制逻辑功耗将变为60%，这意味着可使指令供应功耗与数据供应功耗之和为35%，同时可使时钟和控制逻辑功耗与算术功耗之和为75%。
[0305]传统计算机系统如图54(a)所示耗散能量，花费相对大的平均有效时间来寻址并读/写存储器单元，并且伴随有线延迟时间，而本发明的计算机系统如图54 (b)所示耗散较少的能量，因为本发明的计算机系统通过推进存储器而具有较短的平均有效平滑时间，并且我们可利用较少能量比传统计算机系统更快地处理相同的数据。[0306]—第二实施方式一
[0307]如图55所示，根据本发明的第二实施方式的计算机系统包括处理器11和推进主存储器31。处理器11包括:控制单元111，其具有被配置为产生时钟信号的时钟发生器113 ;算术逻辑单元(ALU) 112，其被配置为与时钟信号同步地执行算术和逻辑运算；推进指令寄存器文件(RF) 22a，其连接到控制单元111 ;以及推进数据寄存器文件(RF) 22b，其连接到 ALUl12。
[0308]尽管未示出，但是非常类似于图3-图24、图25 (a)、图25(b)、图26以及图45-图51所示的推进主存储器31，推进指令寄存器文件22a具有:指令寄存器单元阵列；第三阵列的指令寄存器输入端子，其被配置为从推进主存储器31接收所存储的指令；以及第三阵列的指令寄存器输出端子，其被配置为将指令存储在各个指令寄存器单元中，并且与时钟信号同步地从与指令寄存器输入端子相邻的指令寄存器单元朝着与指令寄存器输出端子相邻的指令寄存器单元周期性地依次将各个指令寄存器单元中存储的指令传送至相邻指令寄存器单元，以通过指令寄存器输出端子主动地并且顺序地将通过所存储的指令实现的指令提供给控制单元111，使得控制单元111可利用所述指令执行操作。
[0309]还类似于图3-图24、图25 (a)、图25 (b)、图26以及图45-图51所示的推进主存储器31，推进数据寄存器文件22b具有:数据寄存器单元阵列；第四阵列的数据寄存器输入端子，其被配置为从推进主存储器31接收所存储的数据；以及第四阵列的数据寄存器输出端子，其被配置为将数据存储在各个数据寄存器单元中，并且与时钟信号同步地从与数据寄存器输入端子相邻的数据寄存器单元朝着与数据寄存器输出端子相邻的数据寄存器单元周期性地依次将各个数据寄存器单元中存储的数据传送至相邻数据寄存器单元，以通过数据寄存器输出端子主动地并且顺序地将数据提供给ALU112，使得ALU112可利用所述数据执行操作，但是推进数据寄存器文件22b未详细示出。
[0310]如图55所示，推进主存储器31的一部分与推进指令寄存器文件22a通过多个联接构件54电连接，推进主存储器31的剩余部分与推进数据寄存器文件22b通过另外多个联接构件54电连接。
[0311]ALUl 12中的处理的结果数据被发送给推进数据寄存器文件22b。因此，如双向箭头PHI (希腊字母)24所示，数据在推进数据寄存器文件22b与ALU112之间双向传送。另夕卜，存储在推进数据寄存器文件22b中的数据通过联接构件54被发送给推进主存储器31。因此，如双向箭头PHI23所示，数据通过联接构件54在推进主存储器31与推进数据寄存器文件22b之间双向传送。
[0312]相反，如单向箭头ETA (希腊字母)22和ETA23所示，对于指令移动，仅存在从推进主存储器31到推进指令寄存器文件22a以及从推进指令寄存器文件22a到控制单元111的单向指令流。
[0313]在图55所示的第二实施方式的计算机系统中，不存在由数据总线和地址总线组成的总线，因为即使在推进主存储器31与推进指令寄存器文件22a之间、推进主存储器31与推进数据寄存器文件22b之间、推进指令寄存器文件22a与控制单元111之间以及推进数据寄存器文件22b与ALU112之间的任何数据交换中整个计算机系统也没有线，而这些线或总线在传统计算机系统中形成瓶颈。由于不存在产生时间延迟以及这些线之间的杂散电容的全局线，所以第二实施方式的计算机系统可实现更高的处理速度和更低的功耗。[0314]由于根据第二实施方式的计算机系统的其它功能、配置以及操作方式基本上类似于已经在第一实施方式中说明的功能、配置、操作方式，所以可省略重复或多余的描述。
[0315]—第三实施方式一
[0316]如图56所示，根据本发明的第三实施方式的计算机系统包括处理器11、推进高速缓冲存储器(21a，21b)和推进主存储器31。类似于第二实施方式，处理器11包括:控制单元111，其具有被配置为产生时钟信号的时钟发生器113 ;算术逻辑单元(ALU) 112，其被配置为与时钟信号同步地执行算术和逻辑运算；推进指令寄存器文件(RF) 22a，其连接到控制单元111 ;以及推进数据寄存器文件0^)2213，其连接到41^112。
[0317]推进高速缓冲存储器(21a，21b)包括推进指令高速缓冲存储器21a和推进数据高速缓冲存储器21b。尽管未示出，但是非常类似于图3-图24、图25 (a)、图25(b)、图26以及图45-图51所示的推进主存储器31，推进指令高速缓冲存储器21a和推进数据高速缓冲存储器21b中的每一个具有:高速缓冲存储器单元阵列，其位于与单位信息对应的位置处；阵列的高速缓存输入端子，其被配置为从推进主存储器31接收所存储的信息；以及阵列的高速缓存输出端子，其被配置为将信息存储在各个高速缓冲存储器单元中，并且与时钟信号同步地将各个信息逐步传送至相邻高速缓冲存储器单元，以主动地并且顺序地将所存储的信息提供给处理器111，使得ALU112可利用所存储的信息执行算术和逻辑运算。
[0318]如图56所示，推进主存储器31的一部分与推进指令高速缓冲存储器21a通过多个联接构件52电连接，推进主存储器31的剩余部分与推进数据高速缓冲存储器21b通过另外多个联接构件52电连接。另外，推进指令高速缓冲存储器21a与推进指令寄存器文件22a通过多个联接构件51电连接，并且推进数据高速缓冲存储器21b与推进数据寄存器文件22b通过另外多个联接构件51电连接。
[0319] ALUl 12中的处理的结果数据被发送给推进数据寄存器文件22b，如双向箭头PHI (希腊字母)34所示，数据在推进数据寄存器文件22b与ALU112之间双向传送。另外，存储在推进数据寄存器文件22b中的数据通过联接构件51被发送给推进数据高速缓冲存储器21b，如双向箭头PHI33所示，数据通过联接构件51在推进数据高速缓冲存储器21b与推进数据寄存器文件22b之间双向传送。另外，存储在推进数据高速缓冲存储器21b中的数据通过联接构件52被发送给推进主存储器31，如双向箭头PHI32所示，数据通过联接构件52在推进主存储器31与推进数据高速缓冲存储器21b之间双向传送。
[0320]相反，如单向箭头ETA (希腊字母)31、ETA32和ETA33所示，对于指令移动，仅存在从推进主存储器31到推进指令高速缓冲存储器21a、从推进指令高速缓冲存储器21a到推进指令寄存器文件22a以及从推进指令寄存器文件22a到控制单元111的单向指令流。
[0321]在图56所示的第三实施方式的计算机系统中，不存在由数据总线和地址总线组成的总线，因为即使推进主存储器31与推进指令高速缓冲存储器21a之间、推进指令高速缓冲存储器21a与推进指令寄存器文件22a之间、推进主存储器31与推进数据高速缓冲存储器21b之间、推进数据高速缓冲存储器21b与推进数据寄存器文件22b之间、推进指令寄存器文件22a与控制单元111之间以及推进数据寄存器文件22b与ALUl 12之间的任何数据交换中整个计算机系统也没有全局线，而这些线或总线在传统计算机系统中形成瓶颈。由于不存在产生时间延迟以及这些线之间的杂散电容的全局线，所以第三实施方式的计算机系统可实现更高的处理速度和更低的功耗。[0322]由于根据第三实施方式的计算机系统的其它功能、配置以及操作方式基本上类似于已经在第一实施方式和第二实施方式中说明的功能、配置、操作方式，所以可省略重复或多余的描述。
[0323]如图57(a)所示，第三实施方式的计算机系统中的ALUl 12可包括多个算术流水线
Pr P2、P3........Pn，这些算术流水线Pp P2、P3........Pn被配置为通过推进寄存器单元
Rn、R12、R13........Rln;R22、R22、R23........R2n接收所存储的信息，其中数据与算术流水线
P1^ P2、P3........Pn的排列方向平行地移动。在存储向量数据的情况下，可使用推进向量
寄存器单兀 Rn、Ri2、Rl3、.......Rln ;尺22、尺22、尺23、.......^2η。
[0324]另外，如图57(b)所示，多个推进高速缓存单元Cn、C12,C13........Cln5C21, C22,
C23........C2n;C31、C32、C33........C3n 并行排列。
[0325]如图58所示，第三实施方式的计算机系统中的ALUl 12可包括单个处理器核116，并且如交叉箭头所示，信息可从推进高速缓冲存储器21移动至推进寄存器文件22，并且从推进寄存器文件22移动至处理器核116。处理器核116中的处理的结果数据被发送给推进寄存器文件22，使得数据在推进寄存器文件22与处理器核116之间双向传送。另外，存储在推进寄存器文件22中的数据被发送至推进高速缓冲存储器21，使得数据在推进高速缓冲存储器21与推进寄存器文 件22之间双向传送。在指令移动的情况下，不存在沿着待处理信息的相反方向的流。
[0326]如图59所示，第三实施方式的计算机系统中的ALU112可包括单个算术流水线117，如交叉箭头所示，信息可从推进高速缓冲存储器21移动至推进向量寄存器文件22v，并且从推进向量寄存器文件22v移动至算术流水线117。算术流水线117中的处理的结果数据被发送给推进向量寄存器文件22v，使得数据在推进向量寄存器文件22v与算术流水线117之间双向传送。另外，存储在推进向量寄存器文件22v中的数据被发送至推进高速缓冲存储器21，使得数据在推进高速缓冲存储器21与推进向量寄存器文件22v之间双向传送。在指令移动的情况下，不存在沿着待处理信息的相反方向的流。
[0327]如图60所示，第三实施方式的计算机系统中的ALU112可包括多个处理器核
116_!、116_2、116_3、116_4........116_m，如交叉箭头所示，信息可从推进高速缓冲存储器21
移动至推进寄存器文件22，并且从推进寄存器文件22移动至处理器核116_ρ116_2、116_3、
116_4、......、116_m。处理器核 116^116^116^116^......、116_m 中的处理的结果数
据被发送给推进寄存器文件22，使得数据在推进寄存器文件22与处理器核116_ρ116_2、
116_3、116_4........116__?之间双向传送。另外，存储在推进寄存器文件22中的数据被发送
至推进高速缓冲存储器21，使得数据在推进高速缓冲存储器21与推进寄存器文件22之间双向传送。在指令移动的情况下，不存在沿着待处理信息的相反方向的流。
[0328]如图61所示，第三实施方式的计算机系统中的ALU112可包括多个算术流水线
117^,117^,117^^117^........117_m，如交叉箭头所示，信息可从推进高速缓冲存储器21
移动至推进向量寄存器文件22v，并且从推进向量寄存器文件22v移动至算术流水线117+
117_2、117_3、117_4、......、117_π。算术流水线 117^117+1171117.......、117_π 中的处
理的结果数据被发送给推进向量寄存器文件22ν，使得数据在推进向量寄存器文件22ν与
算术流水线117+117^117+117^........117__?之间双向传送。另外，存储在推进向量寄
存器文件22v中的数据被发送至推进高速缓冲存储器21，使得数据在推进高速缓冲存储器21与推进向量寄存器文件22v之间双向传送。在指令移动的情况下，不存在沿着待处理信息的相反方向的流。
[0329]如图62(b)所示，第三实施方式的计算机系统中的ALU112可包括多个算术流
水线117+117^117+117^......、117_π，多个推进高速缓冲存储器21_ρ21_2、21_3、
2L4........2Lm电连接到推进主存储器31。这里，第一推进向量寄存器文件22v_i连接
到第一推进高速缓冲存储器2U，第一算术流水线IlL1连接到第一推进向量寄存器文件22v_10并且，第二推进向量寄存器文件22v_2连接到第二推进高速缓冲存储器21_2，第二算术流水线117_2连接到第二推进向量寄存器文件22v_2 ;第三推进向量寄存器文件22v_3连接到第三推进高速缓冲存储器21_3，第三算术流水线117_3连接到第三推进向量寄存器文件
22v_3 ；......;第111推进向量寄存器文件22v_m连接到第m推进高速缓冲存储器21_m，第m算
术流水线^了’连接到第m推进向量寄存器文件22v_m。
[0330]信息并行地从推进主存储器31移动至推进高速缓冲存储器21_ρ21_2、21_3、
2L4........2Lm,并行地从推进高速缓冲存储器21+21121+21........2Lm移动
至推进向量寄存器文件......、22v_m，并且并行地从推进向量
寄存器文件......、22ν_π移动至算术流水线117^117-^117^ 117_4、......、117_m。算术流水线 117-^117^117^117-4'......、117_m 中的处理的结果
数据被发送给推进向量寄存器文件22^.22^.22^.22^........22v_m，使得数据在推
进向量寄存器文件......'22V1与算术流水线117+117^117+
117_4........117__?之间双向传送。另外，存储在推进向量寄存器文件22V_1、22V_2、22V_3、
22v_4........22v_m中的数据被发送给推进高速缓冲存储器21+21121+21........21_m，使得数据在推进高速缓冲存储器21+21^21+211........21_m与推进向量寄存器
文件........22v_m之间双向传送，并且存储在推进高速缓冲存储器
21^,21^,21^^21^........21_m中的数据被发送给推进主存储器31，使得数据在推进主存
储器31与推进高速缓冲存储器21+21^21+211........21_m之间双向传送。在指令移
动的情况下，不存在沿着待处理信息的相反方向的流。
[0331]相反，如图62(a)所示，在包括多个算术流水线117+117_2、117_3、117_4、.......117_m的传统计算机系统的ALU112中，多个传统高速缓冲存储器321_ρ321_2、321_3、
32L4........321_m通过形成冯.诺伊曼瓶颈325的线和/或总线电连接到传统主存
储器331。然后，信息通过冯.诺伊曼瓶颈325并行地从传统主存储器331移动至传统
高速缓冲存储器321+321^321+321^........321_m，并行地从传统高速缓冲存储器
321-^321^321-3,321-4'......>32Lm 移动至传统向量寄存器文件(RF) 322v_1,322v_2,
322v_3、322v_4、......>322v_m,并且并行地从传统向量寄存器文件
322ν_4、......、322ν_π 移动至算术流水线 117-^117^117^117+......>117_m0
[0332]在图62(b)所示的第三实施方式的计算机系统中，不存在由数据总线和地址总线
组成的总线，因为即使在算术流水线117+117^117+1174........117_m与推进主存储器
31之间的任何数据交换中整个计算机系统也没有全局线，而如图62(a)所示，这些线或总线在传统计算机系统中形成瓶颈。由于不存在产生时间延迟以及这些线之间的杂散电容的全局线，所以图62(b)所示的计算机系统可实现更高的处理速度和更低的功耗。
[0333]—第四实施方式一[0334]如图63所示，第四实施方式的计算机系统包括传统主存储器31s、连接到传统主
存储器31s的母推进主存储器3“以及多个处理单元12_ρ12_2、12_3.......，这些处理单元
被配置为与母推进主存储器31<通信，以实现高性能计算(HPC)系统，该HPC系统可用于基于图形处理单元(GPU)的通用计算。尽管未示出，第四实施方式的HPC系统还包括控制单元111，控制单元111具有:时钟发生器113，其被配置为产生时钟信号；以及现场可编程门
阵列(FPGA)，其被配置为对多个处理单元12_ρ12_2、12_3.......的操作进行开关控制，通过
并行运行来优化处理计算流，进行构造以帮助管理并组织带宽消耗。本质上，FPGA是针对给定任务本身可重写的计算机芯片。FPGA可利用诸如VHDL或Verilog的硬件描述语言编程。
[0335]第一处理单元Ii1包括第一分支推进主存储器3U、分别电连接到第一分支推进
主存储器31_i的多个第一推进高速缓冲存储器21_n、21_12........21_lp、分别电连接到第
一推进高速缓冲存储器21_n、21_12........2Llp的多个第一推进向量寄存器文件22v_n、
22v_12........22v_lp、分别电连接到第一推进向量寄存器文件22v_n、22v_12........22v_lp
的多个第一算术流水线117_n、117_12........117_lp。
[0336]类似于图3-图24、图25 (a)、图25(b)、图26以及图45-图51等中所示的配置，由于母推进主存储器3“、第一分支推进主存储器3U、第一推进高速缓冲存储器21_n、
21_12........2Llp以及第一推进向量寄存器文件22v_n、22v_12........22v_lp中的每一个
包括存储器单元阵列、阵列的输入端子和阵列的输出端子，其被配置为将信息存储在各个存储器单元中并且与时钟信号同步地从输入端子一侧朝着输出端子逐步传送。
[0337]由于母推进主存储器3“、第一分支推进主存储器3U、第一推进高速缓冲存储
器21_n、21_12........2Llp以及第一推进向量寄存器文件22v_n、22v_12........22v_lp的
操作由FPGA控制，所以信息从母推进主存储器3“移动至第一分支推进主存储器3L1，并
行地从第一分支推进主存储器3U移动至第一推进高速缓冲存储器21_n、21_12........21_lp，并行地从第一推进高速缓冲存储器21_n、21_12........21_lp移动至第一推进向量
寄存器文件22v_n、22v_12........22v_lp，并且并行地从第一推进向量寄存器文件22v_n、
22v_12........22v_lp移动至第一算术流水线117_n、117_12........117_lp。第一算术流水
线117_n、117_12........117_lp中的处理的结果数据被发送给第一推进向量寄存器文件
22v_n、22v_12........22v_lp，使得数据在第一推进向量寄存器文件22v_n、22v_12........22v_lp与第一算术流水线117_n、117_12........117_lp之间双向传送。另外，存储在第一推进
向量寄存器文件22v_n、22v_12........22v_lp中的数据被发送给第一推进高速缓冲存储器
21_n、21_12........21_lp，使得数据在第一推进高速缓冲存储器21_n、21_12........2Llp与
第一推进向量寄存器文件22v_n、22v_12........22v_lp之间双向传送，并且存储在第一推进
高速缓冲存储器21_n、21_12........2 l_lp中的数据被发送给第一分支推进主存储器31_1;使
得数据在第一分支推进主存储器3L1与第一推进高速缓冲存储器21_n、21_l2........2Llp
之间双向传送。然而，FPGA控制指令的移动，使得不存在沿着将要在第一处理单元12_i中处理的信息的相反方向的流。
[0338]第二处理单元12_2包括第二分支推进主存储器31_2、分别电连接到第二分支推进
主存储器31_2的多个第二推进高速缓冲存储器21_21、21_22........21_2p、分别电连接到第
二推进高速缓冲存储器21_21、21_22........2L2p的多个第二推进向量寄存器文件22v_21、22v_22........22v_2p、分别电连接到第二推进向量寄存器文件22v_21、22v_22........22v_2p
的多个第二算术流水线117_21、117_22........117_2p。类似于第一处理单元12_i，母推进主
存储器3“、第二分支推进主存储器31_2、第二推进高速缓冲存储器21_21、21_22........2 L2p
以及第二推进向量寄存器文件22v_21、22v_22........22v_2p中的每一个包括存储器单元阵
列、阵列的输入端子和阵列的输出端子，其被配置为将信息存储在各个存储器单元中并且与时钟信号同步地从输入端子一侧朝着输出端子逐步传送。由于母推进主存储器31<、第
二分支推进主存储器31_2、第二推进高速缓冲存储器21_21、21_22........2L2p以及第二推
进向量寄存器文件22v_21、22v_22........22v_2p的操作由FPGA控制，信息从母推进主存储
器3“移动至第二分支推进主存储器31_2，并行地从第二分支推进主存储器31_2移动至第
二推进高速缓冲存储器21_21、21_22........2L2p,并行地从第二推进高速缓冲存储器21_21、
2L22........2L2p移动至第二推进向量寄存器文件22v_21、22v_22........22v_2p，并且并行
地从第二推进向量寄存器文件22v_21、22v_22........22v_2p移动至第二算术流水线117_21、
117_22........117_2p。第二算术流水线117_21、117_22........117_2p中的处理的结果数据被
发送给第二推进向量寄存器文件22v_21、22v_22........22v_2p，使得数据在第二推进向量寄
存器文件 22v_21、22v_22........22v_2p 与第二算术流水线 117_21、117_22........117_2p 之间
双向传送。另外，存储在第二推进向量寄存器文件22v_21、22v_22........22v_2p中的数据被
发送给第二推进高速缓冲存储器21_21、21_22........21_2p，使得数据在第二推进高速缓冲
存储器21_21、21_22........2L2p与第二推进向量寄存器文件22v_21、22v_22........22v_2p之
间双向传送，并且存储在第二推进高速缓冲存储器21_21、21_22........2L2p中的数据被发
送给第二分支推进主存储器31_2，使得数据在第二分支推进主存储器31_2与第二推进高速
缓冲存储器21_21、21_22........21_2p之间双向传送。然而，FPGA控制指令的移动，使得不存
在沿着将要在第二处理单元12_2中处理的信息的相反方向的流。
[0339]例如，产生自源程序中的循环的向量指令从母推进主存储器3“并行地传送至
第一处理单元12_1、第二处理单元12_2、第三处理单元12_3.......，使得可由第一处理单
元12_1、第二处理单元12_2、第三处理单元12_3.......中的每一个中的算术流水线117_n、
117_12........117_lp、117_21、117_22........117,.......执行这些向量指令的并行处理。
[0340]尽管目前由FPGA控制的HPC系统需要大量布线资源，这些布线资源产生时间延迟以及这些线之间的杂散电容，从而造成瓶颈，但是在图63所示的第四实施方式的HPC系
统中，由于对于第一推进向量寄存器文件22v_n、22v_12、......、22v_lp与第一算术流水线
117_n、117_12........117_lp之间、第一推进高速缓冲存储器21_n、21_12........21_lp与第
一推进向量寄存器文件22v_n、22v_12........22v_lp之间、第一分支推进主存储器31_1与
第一推进高速缓冲存储器21_n、21_12........2Llp之间、第二推进向量寄存器文件22v_21、
22v_22........22v_2p与第二算术流水线117_21、117_22........117_2p之间、第二推进高速缓
冲存储器21_21、21_22........2L2p与第二推进向量寄存器文件22v_21、22v_22........22v_2p
之间、第二分支推进主存储器31_2与第二推进高速缓冲存储器21_21、21_22........2L2p之
间、母推进主存储器3“与第一分支推进主存储器3U之间、母推进主存储器31<与第二分支推进主存储器31_2之间的任何数据交换，不存在诸如数据总线和地址总线的总线，所以与目前由FPGA控制的HPC系统相比，图63所示的由FPGA控制的HPC系统可实现更高的处理速度和更低的功耗。通过增加处理单元12_ρ12_2、12_3.......的数量，根据第四实施方式的由FPGA控制的HPC系统可以按照非常高的速度同时执行(例如)上千线程或更多线程，从而实现在大量数据上的高计算吞吐量。
[0341]—第五实施方式一
[0342]如图64所示，根据本发明的第五实施方式的计算机系统包括:处理器11 ;推进
寄存器文件22_p22_2、22_3.......的堆栈，其实现连接到处理器11的三维推进寄存器文
件；推进高速缓冲存储器21_ρ21_2、21_3.......的堆栈，其实现连接到三维推进寄存器
文件(22_ρ22_2、22_3.......)的三维推进高速缓冲存储器；以及推进主存储器31_ρ31_2、
3L3.......的堆栈，其实现连接到三维推进高速缓存(21+21-^21-3.......)的三维推进
主存储器。处理器11包括:控制单元111，其具有被配置为产生时钟信号的时钟发生器113 ；算术逻辑单元(ALU) 112，其被配置为与时钟信号同步地执行算术和逻辑运算。
[0343]在三维推进寄存器文件(22_ρ22_2、22_3.......)中，第一推进寄存器文件22^包
括连接到控制单元111的第一推进指令寄存器文件22a_i以及连接到ALUl 12的第一推进数据寄存器文件22b_i，第二推进寄存器文件22_2包括连接到控制单元111的第二推进指令寄存器文件以及连接到ALUl 12的第二推进数据寄存器文件，第三推进寄存器文件22_3包括连接到控制单元111的第三推进指令寄存器文件以及连接到ALU112的第三推进数据寄存器
文件，以及.......在三维推进高速缓存(21_1、21_2、21_3.......)中，第一推进高速缓冲存
储器2U包括第一推进指令高速缓冲存储器21a_i和第一推进数据高速缓冲存储器21b_1;第二推进高速缓冲存储器21_2包括第二推进指令高速缓冲存储器和第二推进数据高速缓冲存储器，第三推进高速缓冲存储器21_3包括第三推进指令高速缓冲存储器和第三推进数据高速缓冲存储器，以及.......[0344]尽管未示出，非常类似于图45-图51所示的推进主存储器31，各个推进主存储
器31_ρ31_2、31_3.......具有存储器单元的二维阵列(各自具有单位信息)、主存储器阵
列的输入端子以及主存储器阵列的输出端子，各个推进主存储器31_ρ31_2、31_3.......将
信息存储在各个存储器单元中并且与时钟信号同步地朝着主存储器阵列的输出端子逐步
传送，以主动地并且顺序地向三维推进高速缓存(21_1、21_2、21_3.......)提供所存储的信
息，各个推进高速缓冲存储器21_ρ21_2、21_3.......具有高速缓冲存储器单元的二维阵列、
被配置为从三维推进主存储器(31_ρ31_2、31_3.......)接收所存储的信息的推进高速缓存
阵列的高速缓存输入端子以及推进高速缓存阵列的高速缓存输出端子，各个推进高速缓冲
存储器21_ρ21_2、21_3.......将信息存储在各个高速缓冲存储器单元中并且与时钟信号
同步地将信息逐步传送至相邻高速缓冲存储器单元，以主动地并且顺序地将所存储的信息
提供给三维推进寄存器文件(22_ρ22_2、22_3.......)，并且各个推进寄存器文件22_p22_2、
22_3.......具有寄存器单元的二维阵列(各自具有单位信息)、被配置为从三维推进高速
缓存(21_1、21_2、21_3.......)接收所存储的信息的寄存器阵列的输入端子以及寄存器阵列
的输出端子，各个推进寄存器文件22_p22_2、22_3.......将信息存储在各个寄存器单元中
并且与时钟信号同步地朝着寄存器阵列的输出端子逐步传送，以主动地并且顺序地向处理器11提供所存储的信息，使得处理器11可利用所存储的信息执行算术和逻辑运算。
[0345]各个推进主存储器31_ρ31_2、31_3.......通过描绘在半导体芯片的表面处的存 储器单元的二维阵列实现，多个半导体芯片如27A所示垂直层叠，使得在所述多个半导体芯片之间夹有散热板58111+581^^5811^........以实现三维推进主存储器(31_ρ31_2、3L3.......)。优选的是，散热板5811^5811^5811^.......由具有高热导率的材料(例如金
刚石)制成。类似地，各个推进高速缓冲存储器21_ρ21_2、21_3.......通过描绘在半导体芯
片的表面处的存储器单元的二维阵列实现，多个半导体芯片如27B所示垂直层叠，使得在
所述多个半导体芯片之间夹有散热板58(^、58(3_2、58(3_3........以实现三维推进高速缓存
(21_1、21_2、21_3.......)，并且各个推进寄存器文件22_ρ22_2、22_3.......通过描绘在半导
体芯片的表面处的存储器单元的二维阵列实现，多个半导体芯片如27C所示垂直层叠，使
得在所述多个半导体芯片之间夹有散热板........以实现三维推进寄存
器文件(22-^22^22+......)。优选的是，散热板58(3_1、58(:_2、58(3_3、......,58^,58^,
58r_3.......由具有高热导率的材料(例如金刚石)制成。由于在图65(a)-(c)以及图66
所示的三维配置中半导体芯片的表面内部不存在互连，所以很容易将散热板58(^、58(3_2、
58c_3、......>58c_1>58c_2>58c_3>............插入半导体芯片之间，
图65(a)-(c)以及图66所示的配置可扩展至具有任何数量的半导体芯片的层叠结构。在传统架构中，基本上，当传统半导体芯片直接层叠时， 就热问题而言，对层叠的半导体芯片的数量有限制。在第五实施方式的计算机系统中，图65 (a)-(c)以及图66所示的夹心结构
适合于更有效地建立从有效计算半导体芯片穿过散热板58(^、58(3_2、58(3_3........58C_1、
58c_2、58c_3、............至外部系统的热流。因此，在第五实施方式的
计算机系统中，这些半导体芯片可与系统规模成比例地层叠，并且如图65(a)-(c)以及图
66所示，由于合并有推进主存储器31_ρ31_2、31_3........推进高速缓冲存储器21_ρ21_2、
2L3.......以及推进寄存器文件22_p22_2、22_3.......的多个半导体芯片可容易地层叠
以实现三维配置，所以可容易地构造可扩展计算机系统，从而保持系统的温度更低。
[0346]尽管未示出，三维推进主存储器(31_1、31_2、31_3.......)与三维推进高速缓
存(21_1、21_2、21_3.......)通过多个联接构件电连接，三维推进高速缓存(21_ρ21_2、
2L3.......)与三维推进寄存器文件(22_1、22_2、22_3.......)通过多个联接构件电连接，
并且三维推进寄存器文件(22_ρ22_2、22_3.......)与处理器11通过另外多个联接构件电连接。
[0347]ALUl 12中的处理的结果数据通过联接构件被发送给三维推进寄存器文件(22+
22_2、22_3、......)，使得数据在三维推进寄存器文件(22_ρ22_2、22_3、......)与ALU112之
间双向传送。另外，存储在三维推进寄存器文件(22_ρ22_2、22_3.......)中的数据通过联
接构件被发送给三维推进高速缓存(21_1、21_2、21_3.......)，使得数据在三维推进高速缓
存(21-^21^21-3.......)与三维推进寄存器文件(22-^22-^22-3.......)之间双向传
送。另外，存储在三维推进高速缓存(21_1、21_2、21_3.......)中的数据通过联接构件被发
送给三维推进主存储器(31_1、31_2、31_3.......)，使得数据在三维推进主存储器(31_ρ31_2、
31_3、......)与三维推进高速缓存(21-^21-^21^......)之间双向传送。
[0348]相反，仅存在从三维推进主存储器(31_1、31_2、31_3.......)至三维推进高速缓存
(21_1、21_2、21_3.......)、从三维推进高速缓存(21_1、21_2、21_3.......)至三维推进寄存器
文件(22^22-^22-3.......)以及从三维推进寄存器文件(22-^22^22-3.......)至控
制单元111的单向指令流。例如，产生自源程序中的循环的向量指令从三维推进主存储器
(31^31^31^......)通过三维推进高速缓存(21^21^21^......)通过三维推进高
速缓存(21+21-^21-3.......)和三维推进寄存器文件(22_1、22_2、22_3.......)传送至控制单元111，使得这些向量指令中的每一个可由控制单元111中的算术流水线执行。在图64
所示的第五实施方式的计算机系统中，在三维推进主存储器(31_1、31_2、31_3.......)与三
维推进高速缓存(21+21-^21-3.......)之间、三维推进高速缓存(21+21-^21-3.......)
与三维推进寄存器文件(22_ρ22_2、22_3.......)之间以及三维推进寄存器文件(22_p22_2、
22_3.......)与处理器11之间的任何数据交换中不存在诸如数据总线和地址总线的总线，
而这些线或总线在传统计算机系统中形成瓶颈。由于不存在产生时间延迟以及这些线之间的杂散电容的全局线，所以与传统计算机系统相比，第五实施方式的计算机系统可实现更高的处理速度和更低的功耗，并且通过采用由具有高热导率的材料(例如金刚石)制成
并设置在半导体芯片之间的散热板58(^、58(3_2、58(3_3、......、58(^、58(3_2、58(3_3、.......58^,58^2,58^3.......，可将计算机系统的温度保持在比传统计算机系统更低的温度，
以实现“清凉计算机”。根据第五实施方式的清凉计算机不同于现有计算机，因为清凉计算机被特意构造并设计为(例如)能耗平均降低30%并且尺寸减小10000%，以获得高100倍的速度。
[0349]由于根据第五实施方式的计算机系统的其它功能、配置、操作方式基本上类似于已在第一实施方式至第三实施方式中说明的功能、配置、操作方式，所以可省略重复或多余的描述。
[0350](各种三维配置)
[0351]图64、图65 (a)、图65(b)和图65(c)所不的三维配置仅是不例，存在各种方式和组合以实现有利于可扩展计算机系统的构造的三维配置。
[0352]例如，如图66所示，合并有多个算术流水线117和多个推进寄存器文件22的第一芯片(顶部芯片)、合并有推进高速缓冲存储器21的第二芯片(中间芯片)以及合并有推进主存储器31的第三芯片(底部芯片)可垂直层叠。各个算术流水线117可包括向量处理单元，各个推进寄存器文件22可包括推进向量寄存器。在第一芯片与第二芯片之间插入多个联接构件55a，在第二芯片与第三芯片之间插入多个联接构件55b。例如，联接构件55a和55b中的每一个可通过导电凸块(例如焊球、金(Au)凸块、银(Ag)凸块、铜(Cu)凸块、镍-金(N1-Au)合金凸块或镍-金-铟(N1-Au-1n)合金凸块)实现。尽管未示出，类似于图65 (a) - (c)和图66所示的配置，散热板可插入第一芯片与第二芯片之间以及第二芯片与第三芯片之间，以实现“清凉芯片”。
[0353]另选地,如图67和图68所不,包括第一顶部芯片、第一中间芯片和第一底部芯片的第一三维(3D)叠层以及包括第二顶部芯片、第二中间芯片和第二底部芯片的第二 3D叠层可二维地设置在同一基板或同一电路板上，以利用多个处理器实现并行计算，其中第一3D叠层和第二 3D叠层通过桥59a和59b连接。
[0354]在第一 3D叠层中，合并有多个第一算术流水线117_i和多个第一推进寄存器文件22_i的第一顶部芯片、合并有第一推进高速缓冲存储器2U的第一中间芯片以及合并有第一推进主存储器3U的第一底部芯片垂直地3D层叠。各个第一算术流水线1174可包括向量处理单元，各个第一推进高速缓存文件2L可包括推进向量寄存器。在第一顶部芯片与第一中间芯片之间插入多个联接构件55a_i，在第一中间芯片与第一底部芯片之间插入多个联接构件551^。例如，联接构件558^和551^中的每一个可通过导电凸块(例如焊球、金(Au)凸块、银(Ag)凸块、铜(Cu)凸块、镍-金(N1-Au)合金凸块或镍-金-铟(N1-Au-1n)合金凸块)实现。类似地，在第二 3D叠层中，合并有多个第二算术流水线117_2和多个第二推进寄存器文件22_2的第二顶部芯片、合并有第二推进高速缓冲存储器21_2的第二中间芯片以及合并有第二推进主存储器31_2的第二底部芯片垂直地3D层叠。各个第二算术流水线117_2可包括向量处理单元，各个第二推进高速缓存文件22_2可包括推进向量寄存器。在第二顶部芯片与第二中间芯片之间插入多个联接构件55a_2，在第二中间芯片与第二底部芯片之间插入多个联接构件55b_2。例如,联接构件55a_2和55b_2中的每一个可通过导电凸块(例如焊球、金(Au)凸块、银(Ag)凸块、铜(Cu)凸块、镍-金(N1-Au)合金凸块或镍-金-铟(N1-Au-1n)合金凸块)实现。尽管未不出，类似于图65(a)-(c)和图66所不的配置,散热板可插入第一顶部芯片与第一中间芯片之间、第一中间芯片与第一底部芯片之间、第二顶部芯片与第二中间芯片之间以及第二中间芯片与第二底部芯片之间，以实现“清凉芯片”。
[0355]类似于第四实施方式的计算机系统，现场可编程门阵列(FPGA)可通过第一算术流水线117_i和第二算术流水线117_2上的线程的行进或向量处理的链接对第一 3D叠层和第二 3D叠层的操作进行开关控制，从而实现可用于基于GPU的通用计算的HPC系统。
[0356]另选地，如图69所示，合并有多个算术流水线117的第一芯片(顶部芯片)、合并有多个推进寄存器文件22的第二芯片、合并有推进高速缓冲存储器21的第三芯片、合并有第一推进主存储器3U的第四芯片、合并有推进主存储器31_2的第五芯片以及合并有第三推进主存储器31_3的第六芯片(底部芯片)可垂直层叠。各个算术流水线117可包括向量处理单元，各个推进寄存器文件22可包括推进向量寄存器，使得产生自源程序中的循环的向量指令可在向量处理单兀中执行。第一散热板58<插入第一芯片与第二芯片之间,第二散热板58_2插入第二芯片与第三芯片之间，第三散热板58_i插入第三芯片与第四芯片之间，第四散热板58_4插入第四芯片与第五芯片之间,第五散热板58_5插入第五芯片与第六芯片之间，以实现“清凉芯片”。由于在图69所示的三维配置中这些清凉芯片的表面内部不存在互连，所以很容易将诸如金刚石芯片的散热板58+58+58+58+581交替插入这六个芯片之间。
[0357]图69所示的清凉芯片配置不限于六个芯片的情况，而是可扩展至具有任何数量的芯片的三维层叠结构，因为图69所示的夹心结构适合于更有效地建立从有效计算芯片穿过散热板58+58+58+58+584至清凉计算机系统外部的热流。因此，第五实施方式的计算机系统中的清凉芯片的数量可与计算机系统的规模成比例地增加。
[0358]图70-图72示出实现根据本发明的第五实施方式的计算机系统的基本核的一部分的三维(3D)叠层的各种示例，各个3D叠层包括利用散热板58 (例如金刚石板)的冷却技术，所述散热板被插入半导体存储器芯片3a与3b之间，所述半导体存储器芯片中合并有被分类到推进存储器族中的至少一个推进存储器，除了推进主存储器31 (在本发明的第一实施方式中进行说明)之外，术语“推进存储器族”包括连接到ALU112的推进指令寄存器文件22a和推进数据寄存器文件22b (在第二实施方式中进行说明)以及推进指令高速缓冲存储器21a和推进数据高速缓冲存储器21b (在第三实施方式中进行说明)。
[0359]S卩，如图70所示，实现根据本发明的第五实施方式的计算机系统的基本核的一部分的3D叠层包括:第一半导体存储器芯片3a，其合并有推进存储器族中的至少一个推进存储器；散热板58，其设置在第一半导体存储器芯片3a下面；第二半导体存储器芯片3b，其设置在散热板58下面，并且合并有推进存储器族中的至少一个推进存储器；以及处理器11，其设置在散热板58的一侧。这里，在图70中，由于作为示例之一示出处理器11的位置，根据3D叠层的设计选择，处理器11可被设置在3D叠层的配置中的任何所需或适当的位置或者3D叠层的外部。例如，处理器11可被分配在与第一半导体存储器芯片3a相同的水平面处，或者分配在第二半导体存储器芯片3b的水平面处。合并在第一半导体存储器芯片3a上的推进存储器和合并在第二半导体存储器芯片3b上的推进存储器分别存储程序指令。在图70所示的第一半导体存储器芯片3a、散热板58和第二半导体存储器芯片3b垂直层叠的3D配置中，第一控制路径设置在第一半导体存储器芯片3a与处理器11之间，第二控制路径设置在第二半导体存储器芯片3b与处理器11之间，以方便利用处理器11执行控制处理。另外的数据路径可设置在第一半导体存储器芯片3a与第二半导体存储器芯片3b之间，以方便第一半导体存储器芯片3a与第二半导体存储器芯片3b之间的程序指令的直接通信。
[0360]并且，如图71所示，实现根据本发明的第五实施方式的计算机系统的基本核的一部分的另一 3D叠层包括:第一半导体存储器芯片3a，其合并有推进存储器族中的至少一个推进存储器；散热板58，其设置在第一半导体存储器芯片3a下面；第二半导体存储器芯片3b，其设置在散热板58下面，并且合并有推进存储器族中的至少一个推进存储器；以及ALU112，其设置在散热板58的一侧。ALU112的位置不限于图71所示的位置，根据3D叠层的设计选择，ALU112可被设置在3D叠层的配置中的任何所需或适当的位置或者3D叠层的外部，例如，被分配在与第一半导体存储器芯片3a相同的水平面处或者分配在第二半导体存储器芯片3b的水平面处。合并在第一半导体存储器芯片3a上的推进存储器和合并在第二半导体存储器芯片3b上的推进存储器分别读/写标量数据。在图71所示的第一半导体存储器芯片3a、散热板58和第二半导体存储器芯片3b垂直层叠的3D配置中，第一数据路径设置在第一半导体存储器芯片3a与ALU112之间，第二数据路径设置在第二半导体存储器芯片3b与ALU112之间，以方便利用ALU112执行标量数据处理。另外的数据路径可设置在第一半导体存储器芯片3a与第二半导体存储器芯片3b之间，以方便第一半导体存储器芯片3a与第二半导体存储器芯片3b之间的标量数据的直接通信。
[0361]另外，如图72所示，实现根据本发明的第五实施方式的计算机系统的基本核的一部分的另一 3D叠层包括:第一半导体存储器芯片3a，其合并有推进存储器族中的至少一个推进存储器；散热板58，其设置在第一半导体存储器芯片3a下面；第二半导体存储器芯片3b，其设置在散热板58下面，并且合并有推进存储器族中的至少一个推进存储器；以及算术流水线117，其设置在散热板58的一侧。类似于图62和图63所示的拓扑，算术流水线117的位置不限于图72所示的位置，算术流水线117可被设置在任何所需或适当的位置。合并在第一半导体存储器芯片3a上的推进存储器和合并在第二半导体存储器芯片3b上的推进存储器分别读/写向量/流数据。在图72所示的第一半导体存储器芯片3a、散热板58和第二半导体存储器芯片3b垂直层叠的3D配置中，第一数据路径设置在第一半导体存储器芯片3a与算术流水线117之间，第二数据路径设置在第二半导体存储器芯片3b与算术流水线117之间，以方便利用算术流水线117执行向量/流数据处理。另外的数据路径可设置在第一半导体存储器芯片3a与第二半导体存储器芯片3b之间，以方便第一半导体存储器芯片3a与第二半导体存储器芯片3b之间的向量/流数据的直接通信。
[0362]如图73所示，根据第五实施方式的3D混合计算机系统包括:第一左侧芯片(顶部左侧芯片)3p_i，其合并有推进存储器族中的至少一个推进存储器；第二左侧芯片3p_2，其合并有推进存储器族中的至少一个推进存储器；第三左侧芯片3p_3，其合并有推进存储器族中的至少一个推进存储器；第四左侧芯片3p_4，其合并有推进存储器族中的至少一个推进存储器；第五左侧芯片3p_5，其合并有推进存储器族中的至少一个推进存储器；以及第六左侧芯片(底部左侧芯片)3p_6，其合并有推进存储器族中的至少一个推进存储器，这些芯片垂直层叠。第一左侧散热板588^插入第一左侧芯片3p_i与第二左侧芯片3p_2之间,第二左侧散热板58a_2插入第二左侧芯片3p_2与第三左侧芯片3p_3之间，第三左侧散热板58a_i插入第三左侧芯片3p_3与第四左侧芯片3p_4之间，第四左侧散热板58a_4插入第四左侧芯片3p_4与第五左侧芯片3p_5之间，并且第五左侧散热板58a_5插入第五左侧芯片3p_5与第六左侧芯片3p_6之间，以实现“清凉左侧芯片”。并且，合并有推进存储器族中的至少一个推进存储器的第一右侧芯片(顶部右侧芯片)3q_1、合并有推进存储器族中的至少一个推进存储器的第二右侧芯片3q_2、合并有推进存储器族中的至少一个推进存储器的第三右侧芯片3q_3、合并有推进存储器族中的至少一个推进存储器的第四右侧芯片3q_4、合并有推进存储器族中的至少一个推进存储器的第五右侧芯片3q_5以及合并有推进存储器族中的至少一个推进存储器的第六右侧芯片(底部右侧芯片)3q_6垂直层叠。第一右侧散热板581^插入第一右侧芯片3q_i与第二右侧芯片3q_2之间，第二右侧散热板58b_2插入第二右侧芯片3q_2与第三右侧芯片3q_3之间，第三右侧散热板58b_i插入第三右侧芯片3q_3与第四右侧芯片3q_4之间，第四右侧散热板58b_4插入第四右侧芯片3q_4与第五右侧芯片3q_5之间，并且第五右侧散热板58b_5插入第五右侧芯片3q_5与第六右侧芯片3q_6之间，以实现“清凉右侧芯片”。
[0363]第一处理单兀Ila设置在第一左侧散热板58a_i与第一右侧散热板581^之间,第二处理单元Ilb设置在第三左侧散热板58a_3与第三右侧散热板58b_3之间，第三处理单元Ilc设置在第五左侧散热板58a_5与第五右侧散热板58b_5之间，并且流水线ALU分别包括在处理单元IlaUlbUlc中。
[0364]在第一左侧芯片3p_i与第二左侧芯片3p_2之间建立标量数据路径和控制路径，在第二左侧芯片3p_2与第三左侧芯片3p_3之间建立标量数据路径和控制路径，在第三左侧芯片3p_3与第四左侧芯片3p_4之间建立标量数据路径和控制路径，在第四左侧芯片3p_4与第五左侧芯片3p_5之间建立标量数据路径和控制路径，在第五左侧芯片3p_5与第六左侧芯片3p_6之间建立标量数据路径和控制路径，在第一右侧芯片3(^与第二右侧芯片3q_2之间建立标量数据路径和控制路径，在第二右侧芯片3q_2与第三右侧芯片3q_3之间建立标量数据路径和控制路径，在第三右侧芯片3q_3与第四右侧芯片3q_4之间建立标量数据路径和控制路径，在第四右侧芯片3q_4与第五右侧芯片3q_5之间建立标量数据路径和控制路径，在第五右侧芯片3q_5与第六右侧芯片3q_6之间建立标量数据路径和控制路径。通过计算机系统的标量数据路径和控制路径的组合，图73所示的3D计算机系统不仅可执行标量数据，而且可执行向量/流数据。
[0365]由于在图73所示的3D配置中这些清凉芯片的表面内部不存在互连，所以很容易将诸如金刚石左侧芯片的散热板58a_4、58a_5交替插入这六个左侧芯片之间，并且将诸如金刚石右侧芯片的散热板58b_1、58b_2、58b_3、58b_4、58b_5交替插入这六个右侧芯片之间。
[0366]—其它实施方式一[0367]本领域技术人员在接受本公开的教导之后，在不脱离其范围的情况下，各种改型将变得可能。
[0368]在图4、图5、图6、图8、图11、图13、图16-20、图22、图25和图32中，尽管在比特
级信元的晶体管层级表示中，nMOS晶体管分别被指派为传送晶体管和复位晶体管，由于图
4、图5、图6、图8、图11、图13、图16-20、图22、图25和图32中的图示仅为示意性示例，所以如果采用相反极性的时钟信号，则PMOS晶体管可用作传送晶体管和复位晶体管。另外，MIS晶体管或绝缘栅晶体管(具有由氮化硅膜、ONO膜、SrO膜、Al2O3膜、MgO膜、Y2O3膜、HfO2膜、ZrO2膜、Ta2O5膜、Bi2O3膜、HfAlO膜以及其它膜制成的栅绝缘膜)可用于传送晶体管和复位晶体管。
[0369]存在多种不同形式的并行计算，例如比特级、指令级、数据和任务并行计算，也称为“费林分类法”，程序和计算机根据它们是使用单个指令集还是多个指令集进行操作、那些指令是否使用单个数据集合或多个数据集合来进行分类。
[0370]例如，如图74所示，可包括推进寄存器文件、推进高速缓冲存储器和推进主存储器(已经在第一实施方式至第五实施方式中进行了讨论)的推进存储器可按照多指令单数据(MISD)架构实现标量/向量数据的比特级并行处理，通过该架构，垂直提供给第一处理
器IL1、第二处理器11_2、第三处理器11_3、第四处理器11_4.......的许多独立指令流利用
处理器IL1UL2UL3UL4的脉动阵列一次在单个水平数据流上并行操作。
[0371]另选地，如图75所示，可利用单指令多数据(SMD)架构通过可包括推进寄存器文件、推进高速缓冲存储器和推进主存储器(已经在第一实施方式至第五实施方式中进行了讨论)的推进存储器建立算术级并行计算，通过该架构，单个指令流被提供给第一处理器IL1、第二处理器11_2、第三处理器11_3和第四处理器11_4，使得该单个指令流可利用处理器ll_plL2U 1_3、IL4的阵列一次在多个垂直数据流上操作。
[0372]另选地，如图76所示，可包括推进寄存器文件、推进高速缓冲存储器和推进主存储器(已经在第一实施方式至第五实施方式中进行了讨论)的推进存储器可利用被分别提供有第一指令I1、第二指令I2、第三指令I3和第四指令I4的第一处理器IL1、第二处理器11_2、第三处理器11_3和第四处理器11_4来实现向量处理中的典型链接。
[0373]另外，如图77所示，可包括推进寄存器文件、推进高速缓冲存储器和推进主存储器(已经在第一实施方式至第五实施方式中进行了讨论)的推进存储器可利用第一处理器IL1、第二处理器11_2、第三处理器11_3和第四处理器11_4 WMISD架构实现单个水平标量/向量数据流的并行处理。
[0374]另外，如图78所示，可包括推进寄存器文件、推进高速缓冲存储器和推进主存储器(已经在第一实施方式至第五实施方式中进行了讨论)的推进存储器可利用被配置为执行乘法的第一处理器IL1、被配置为执行加法的第二处理器11_2、被配置为执行乘法的第三处理器11_3以及被配置为执行加法的第四处理器11_4以MISD架构实现单个水平标量/向量数据流的并行处理。
[0375]另外，对于进程级并行处理，可利用可包括推进寄存器文件、推进高速缓冲存储器和推进主存储器(已经在第一实施方式至第五实施方式中进行了讨论)的推进存储器实现单线程流和单数据流架构、单线程流和多数据流架构、多线程流和单数据流架构以及多线程流和多数据流架构。[0376]参照图41，我们已经对于标量数据或程序指令比较了现有存储器的最差情况的速度/能力与推进主存储器31的速度/能力，图41 (b)的带阴影线部分示意性地示出通过
一百个存储器单元Up U2、U3........U100实现的推进主存储器31的速度/能力，并且与图
41(a)所示的现有存储器的最差情况的速度/能力进行了比较。在最差情况下，我们已讨论了我们可读出推进主存储器31的99个存储器单元，但是它们由于标量程序的要求而不可用。然而，通过图79(b)所示的“复合推进存储器”方案，我们可改进对于标量数据或程序
指令，推进存储器的速度/能力，其中多个推进存储器块丽n、丽12、丽..........丽16 ;丽21、
MM22 > MM23.......、MM26 ;MM31、MM32、MM33.......、MM36 ；......;MM51、MM52、MM53、......、MM56 被
二维部署并被合并在单个半导体芯片66上，并且类似于动态随机存取存储器(DRAM)架构
中所采用的随机存取方法，可从所述多个推进存储器块MMn、MM12, MM13........MM16 ;MM21、
MM22 > MM23.......、MM26 ;MM31、MM32、MM33.......、MM36 ；......;MM51、MM52、MM53、......、MM56 随
机存取指定的推进存储器块 ^ij (i = I至5 ; j = I至6)。
[0377]如图79 (a)所示，在传统DRAM中，存储器阵列区域661、用于行解码器662的外围电路、用于感测放大器(sense amplifier) 663的外围电路以及用于列解码器664的外围电路被合并在单个半导体芯片66上。多个存储器信元按照行和列的阵列排列在存储器阵列区域661中，使得各行存储器信元共享公共“字”线，而各列信元共享公共“位”线，阵列中的存储器信元的位置被确定为“字”线与“位”线的交叉点。在“写”操作期间，在“位”线处从列解码器664提供待写数据(“I”或“O”)，而从行解码器662确定“字”线，以使存储器信元的存取晶体管导通，并根据位线的状态允许电容器充电或放电。在“读”操作期间，也从行解码器662确定“字”线，其可使存取晶体管导通。被使能的晶体管允许感测放大器663通过“位”线读取电容器上的电压。感测放大器663可通过将所感测的电容器电压与阈值进行比较来确定存储器信元中存储的是“ I ”还是“O”。
[0378]尽管为了避免使附图散乱，6X5 = 30个推进存储器块MMn、丽12、丽13........MM16 ;MM21、MM22> MM23........MM26 ;MM31、MM32、MM33........MM36 ；......;MM51、MM52>
MM53........MM56部署在半导体芯片66上，但是该图示是示意性的，实际上，如果排列了单
向推进存储器，并且如果假设512Mb DRAM芯片技术作为图79 (b)所示的复合推进存储器方案的制造技术，则具有256Kb容量的一千个推进存储器块MMij (i = I至s ;j = I至t ;sXt=1000)可部署在同一半导体芯片66上。即，作为用于将具有256Kb容量的各个推进存储器块MMij整体集成在半导体芯片66上的区域，需要512Kb DRAM块的等效区域，因为如图4-图6所示，各个单向推进存储器块通过由两个晶体管和一个电容器组成的比特级信元实现，而DRAM存储器信元仅由与电容器配对的单个晶体管组成。另选地，对于双向推进存储器的阵列，具有128Kb容量的一千个推进存储器块MMij可部署在512Mb DRAM芯片的同一半导体芯片66上。即，作为用于将具有128Kb容量的各个推进存储器块MMij整体集成的区域，需要512Kb DRAM块的等效区域，因为如图32所示，双向推进存储器块通过由四个晶体管和两个电容器组成的比特级信元实现，而DRAM存储器信元仅由单个晶体管和单个电容器组成。如果假设IGb DRAM芯片，则具有256Kb容量的一千个双向推进存储器块MMij可部署在同一 DRAM芯片66上，以实现256Mb推进存储器芯片。
[0379]因此，一千个推进存储器块MMij或一千个推进存储器核可整体地集成在半导体芯片66上，如图79 (b)所示。单个推进存储器块MMu或“单个推进存储器核”可包括(例如)一千个推进存储器列或一千个推进存储器单元Uk (k = I至1000)，其具有基于1000 X 32字节的地址，其中一个存储器单元Uk具有256个比特级信元。即，利用具有一千个推进存储器块MMu的复合推进存储器芯片，可允许在一个传统DRAM存取循环中存取32字节(或256比特)的一千个推进存储器单元U k(k = I至1000)。
[0380]图80(a)和图80(b)示出单个256Kb推进存储器块^ij的示例，其具有32字节(或256比特)的一千个推进存储器单元Uk(k = I至n ;n = 1000)。在复合推进存储器方案中，如图80(b)所示，分别在各个推进存储器单元Uk上标记位置索引Tk(k = I至1000)或位置标签作为各个列Uk的令牌，其表示列字节的第一地址。在图80(b)中，图7C所示的时钟周期(时钟循环时间)TAU (希腊字母)clock被描述为“推进存储器的存储器循环tM”。
[0381]鉴于以上在第一实施方式至第五实施方式中的讨论，由于我们可利用传统DRAM与推进存储器之间那么大的速度差异，如图80(c)所示，对于写或读传统DRAM的一个存储器元件的内容的传统DRAM的存储器循环t。，我们可估计:
[0382]tc = 100tltl............(I)。
[0383]因此，对于图79(b)所示的复合推进存储器方案，我们可改进推进存储器对于标量数据或程序指令的速度/能力，其中类似于DRAM架构中所采用的随机存取方法，可从一千个推进存储器块随机存取指定的推进存储器块丽u(i = I至s ;j = I至t ；sXt =1000)。 [0384]尽管图79(b)中未示出，多个256kb的推进存储器块MMij可按照二维矩阵形式排列在半导体芯片66上，使得推进存储器块MMu的各个水平阵列共享公共水平核线，而推进存储器块MMu的各个垂直阵列共享公共垂直核线，二维矩阵中的指定的推进存储器块MMij的位置作为水平核线与垂直核线的交叉点利用双层级结构来存取。在双层级结构中，在低层级利用地址存取每一列的对象推进存储器块MMU，在高层级利用各个推进存储器块MMij自己的地址直接存取每一推进存储器块MMijt5
[0385]另选地，虚拟存储机制可用于复合推进存储器的存取方法。在虚拟存储机制中，就像虚拟存储器中的页一样调度要使用的推进存储器块MMijU = I至S ;j = I至t)或推进存储器核。调度在编译运行(如果有的话)时决定。例如，在多级高速缓存架构中，多级高速缓存通常通过首先检查最低级(LI)高速缓存来工作，如果LI高速缓冲命中，则处理器高速前进。如果较低的LI高速缓存失败，则检查下一个较高的高速缓存(L2)，以此类推，直至检查外部存储器。对于复合推进存储器的存取方法，类似L2高速缓存的存储器可支持虚拟编索引机制，因为L2高速缓存的大小对应于复合推进存储器的大小，并且推进存储器块MMij的大小对应于最低LI高速缓存的大小。
[0386]然后，由于包括一千个推进存储器块或一千个内核的复合推进存储器的实现如上所述相对容易，并且在复合推进存储器中，即使在最差情况下，在CPU时钟频率下任何列的存取也基本上可行，复合推进存储器的速度保持传统DRAM的速度。
[0387]另外，尽管电路板未示出，多个复合推进存储器芯片或多个宏复合推进存储器块
MMM1、MMM2........MMMk可被安装在具有外部链接引脚P1、P2........P^1、Ps ( “ s ”可以是
由字节单位或字大小确定的任何整数)的第一电路板上，以如图81所示实现复合推进存
储器的多芯片模块或“复合推进存储器模块”。在宏复合推进存储器块MMMp MMM2........MMMk的混合组装中，例如，第一宏复合推进存储器块MMMl可在第一半导体芯片上整体集成一千个推进存储器块 MM111、MM121、MM131........MM1 MMltl ；MM211..............;
MMsll, MMs21........MMsit^1, MMstl，第二宏复合推进存储器块MMM2可在第二半导体芯片上
整体集成一千个推进存储器块 MM112、丽122、MM132........MM1(t-1)2、MMlt2 ;MM212........；
MM(s-1)i2......；MMsl2>MMs22.......、MMs(t-1)2、MMst2，.._....，第k宏复合推进存储器块MMMk可
在第k半导体芯片上整体集成一千个推进存储器块丽llk、丽12k、丽...........MM1(t_1)k、丽ltk ；
MM21k、.......；MM(s_1)lk......；MMslk> MMs2k........MMs(t_1)k、MMstk，.......并且，混合地组
装宏复合推进存储器块MMMp MMM2........MMMk的第一复合推进存储器模块可通过外部链
接引脚P1、P2........Ps-!、Ps连接到在第二电路板上混合地组装宏复合推进存储器块MMMw
及其它的第二复合推进存储器模块。这里，例如，宏复合推进存储器块MMMk+1可在半导体芯片上整体地集成一千个推进存储器块MM
ll(k+l)、MMl2(k+l)、MMl3(k+l)........丽1 (t_l) (k+1)、MMlt (k+1);
丽21(k+l)、.......；MM(s_1)1(k+1)......；MMsl (k+1) > MMs2 (k+1).......、MMs(t-l) (k+1)、丽st(k+l)。力外，如
果我们实现宏复合推进存储器块的双线混合组装，则我们可建立复合推进存储器的双在线模块。
[0388]在图81所示的复合推进存储器模块的配置中，利用三层级结构，在最低层级利用地址存取每一列的对象推进存储器块MMijuOi = I至k ;“k”为大于或等于2的任何整数)，在中间层级利用各个推进存储器块MMuu自己的地址来存取每一推进存储器块MMUu，在最高层级可利用它自己的地址直接存取每一宏推进存储器块MMMu(u = I至k)，这有利于针对标量数据或程序指令存取远处列的推进存储器。
[0389]另选地，非常类似于包括对存储器中的命令以锁步方式工作的一组DRAM芯片的DRAM排(rank)架构(其中相同排内的DRAM芯片被同时存取)，多个宏复合推进存储器块
MMM1, MMM2........MMMk可被同时随机存取，并且利用上述双层级结构方法，在低层级利用
地址存取每一列的对象推进存储器块MMuuOi = I至k)，在高层级利用各个推进存储器块MMiju自己的地址直接存取每一推进存储器块MMiju。
[0390]另选地，虚拟存储机制可用于复合推进存储器的存取方法，其中就像虚拟存储器中的页一样调度要使用的推进存储器核。调度在编译运行(如果有的话)时决定。
[0391]由于推进主存储器31与处理器11之间的数据传送非常高速地实现，所以不需要传统计算机系统中所采用的高速缓冲存储器，可省略高速缓冲存储器。然而，类似于图56所示的构造，通过复合推进存储器方案实现的推进数据高速缓冲存储器21b可与更多更小尺寸的推进存储器块或更多更小尺寸的推进存储器核一起使用。例如，具有lkb、512比特或256比特容量的多个推进存储器核可部署在半导体芯片上，以实现推进数据高速缓冲存储器21b，而具有256kb容量的多个推进存储器核丽= I至s ;j = I至t ;sXt = 1000)可部署在半导体芯片66上，以实现推进主存储器31。并且，例如，通过虚拟存储机制，各个推进存储器核可被随机存取。
[0392]另选地，垂直部署在半导体芯片上的推进存储器块或推进存储器核的一维阵列可实现推进高速缓冲存储器。这里，各个推进存储器核包括存储器单元的单个水平阵列，水平部署的存储器单元的数量小于推进主存储器31的推进存储器核中所采用的存储器单元的数量。并且，例如，利用虚拟存储机制，各个推进存储器核可被随机存取。
[0393] 另外，多个推进存储器块或多个推进存储器核可垂直部署在半导体芯片上，各个推进存储器块由单个存储器单元组成，各个存储器单元具有被配置为存储字节大小或字大小的信息的比特级信元的序列，以通过复合推进存储器方案实现推进寄存器文件。
[0394]在缩放推进存储器核的极端情况下，可以考虑具有最小尺寸(或一比特容量)的多个推进存储器核可通过复合推进存储器方案部署在半导体芯片上，其可对应于传统SRAM的结构。因此，类似于图55和图56所示的构造，通过一比特推进存储器核实现的推进数据寄存器文件22b可连接到ALUl 12。然后，非常类似于SRAM的操作，各个一比特推进存储器核可被随机存取。
[0395]因此，本发明当然包括以上未详述的各种实施方式和改型等。因此，本发明的范围将在所附权利要求中限定。
[0396][工业实用性]
[0397]本发明可适用于需要更高速度和更低功耗的各种计算机系统的工业领域。
【权利要求】
1.一种包括存储器单元阵列的推进存储器，各个存储器单元具有比特级信元的序列以存储字节大小或字大小的信息，各个所述比特级信元包括: 传送晶体管，其具有通过第一延迟元件连接到时钟信号供应线的第一主电极以及通过第二延迟元件连接到设置在所述存储器单元阵列的输入侧的第一邻近比特级信元的输出端子的控制电极； 复位晶体管，其具有连接到所述传送晶体管的第二主电极的第一主电极、连接到所述时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及 电容器，其被配置为存储所述比特级信元的信息，并且与所述复位晶体管并联连接， 其中，连接所述传送晶体管的第二主电极与所述复位晶体管的第一主电极的输出节点用作所述比特级信元的输出端子，并且所述比特级信元的所述输出端子将存储在所述电容器中的信号输送至设置在所述存储器单元阵列的输出侧的第二邻近比特级信元。
2.根据权利要求1所述的推进存储器，其中，在各个所述比特级信元中，当时钟信号被施加到所述复位晶体管的控制电极时，所述复位晶体管使已经存储在所述电容器中的信号电荷放电。
3.根据权利要求1所述的推进存储器，其中，在各个所述比特级信元中，在存储在所述电容器中的信号电荷放电 之后，所述传送晶体管在延迟由所述第一延迟元件确定的第一延迟时间后被激活，并且当存储在所述第一邻近比特级信元中的信号被馈送至所述传送晶体管的控制电极时，所述传送晶体管在进一步延迟由所述第二延迟元件确定的第二延迟时间后将存储在所述第一邻近比特级信元中的信号传送至所述电容器。
4.根据权利要求3所述的推进存储器，其中，所述第一延迟时间是所述时钟信号的时钟周期的四分之一，所述第二延迟时间是所述时钟周期的一半。
5.根据权利要求1所述的推进存储器，其中，在所述传送晶体管中，控制电极以静电方式控制在第一主电极与第二主电极之间流动的电流。
6.根据权利要求1所述的推进存储器，其中，在所述复位晶体管中，控制电极以静电方式控制在第一主电极与第二主电极之间流动的电流。
7.根据权利要求1所述的推进存储器，其中，所述传送晶体管和所述复位晶体管分别由绝缘栅晶体管制成，所述绝缘栅晶体管包括MOS晶体管、MIS晶体管和高电子迁移率晶体管。
8.根据权利要求7所述的推进存储器，其中，所述传送晶体管和所述复位晶体管分别由nMOS晶体管制成，并且正高电平的所述时钟信号施加到所述nMOS晶体管的控制电极，以实现导通状态。
9.根据权利要求7所述的推进存储器，其中，所述传送晶体管和所述复位晶体管分别由pMOS晶体管制成，并且负高电平的所述时钟信号被施加到所述nMOS晶体管的控制电极，以实现导通状态。
10.一种包括存储器单元阵列的双向推进存储器，各个存储器单元具有比特级信元的序列以存储字节大小或字大小的信息，各个所述比特级信元包括: 前向传送晶体管，其具有通过第一前向延迟元件连接到第一时钟信号供应线的第一主电极以及通过第二前向延迟元件连接到设置在所述存储器单元阵列的一侧的第一邻近比特级信元的前向输出端子的控制电极；前向复位晶体管，其具有连接到所述前向传送晶体管的第二主电极的第一主电极、连接到所述第一时钟信号供应线的控制电极以及连接到地电势的第二主电极； 后向传送晶体管，其具有通过第一后向延迟元件连接到第二时钟信号供应线的第一主电极以及通过第二后向延迟元件连接到第二邻近比特级信元的后向输出端子的控制电极； 后向复位晶体管，其具有连接到所述后向传送晶体管的第二主电极的第一主电极、连接到所述第二时钟信号供应线的控制电极以及连接到地电势的第二主电极； 前向电容器，其被配置为存储所述 比特级信元的信息，并且与所述前向复位晶体管并联连接；以及 后向电容器，其被配置为存储所述比特级信元的信息，并且与所述后向复位晶体管并联连接， 其中，连接所述前向传送晶体管的第二主电极与所述前向复位晶体管的第一主电极的输出节点用作所述比特级信元的前向输出端子，所述比特级信元的所述前向输出端子将存储在所述前向电容器中的信号输送至设置在所述存储器单元阵列的另一侧的第二邻近比特级信元，连接所述后向传送晶体管的第二主电极与所述后向复位晶体管的第一主电极的输出节点用作所述比特级信元的后向输出端子，并且所述比特级信元的所述后向输出端子将存储在所述后向电容器中的信号输送至所述第一邻近比特级信元。
11.根据权利要求10所述的双向推进存储器，其中，在各个所述比特级信元中，当来自第一时钟信号供应线的第一时钟信号被施加到所述前向复位晶体管的控制电极时，所述前向复位晶体管使已经存储在所述前向电容器中的信号电荷放电，当来自第二时钟信号供应线的第二时钟信号被施加到所述后向复位晶体管的控制电极时，所述后向复位晶体管使已经存储在所述后向电容器中的信号电荷放电。
12.根据权利要求10所述的双向推进存储器，其中，在各个所述比特级信元中，在存储在所述前向电容器中的信号电荷放电之后，所述前向传送晶体管在延迟由所述第一前向延迟元件确定的第一前向延迟时间后被激活，并且当存储在所述第一邻近比特级信元中的信号被馈送至所述前向传送晶体管的控制电极时，所述前向传送晶体管在进一步延迟由所述第二前向延迟元件确定的第二前向延迟时间后将存储在所述第一邻近比特级信元中的信号传送至所述前向电容器，并且在存储在所述后向电容器中的信号电荷放电之后，所述后向传送晶体管在延迟由所述第一后向延迟元件确定的第一后向延迟时间后被激活，并且当存储在所述第一邻近比特级信元中的信号被馈送至所述后向传送晶体管的控制电极时，所述后向传送晶体管在进一步延迟由所述第二后向延迟元件确定的第二后向延迟时间后将存储在所述第一邻近比特级信元中的信号传送至所述后向电容器。
13.根据权利要求12所述的双向推进存储器，其中，所述第一前向延迟时间和所述第一后向延迟时间分别是所述第一时钟信号的时钟周期的四分之一，所述第二前向延迟时间和所述第二后向延迟时间分别是所述时钟周期的一半。
14.根据权利要求10所述的双向推进存储器，其中，在所述前向传送晶体管和所述后向传送晶体管中，控制电极以静电方式控制在第一主电极与第二主电极之间流动的电流。
15.根据权利要求10所述的双向推进存储器，其中，在所述前向复位晶体管和所述后向复位晶体管中，控制电极以静电方式控制在第一主电极与第二主电极之间流动的电流。
16.根据权利要求10所述的双向推进存储器，其中，所述前向传送晶体管、所述前向复位晶体管、所述后向传送晶体管和所述后向复位晶体管分别由绝缘栅晶体管制成，所述绝缘栅晶体管包括MOS晶体管、MIS晶体管和高电子迁移率晶体管。
17.根据权利要求16所述的双向推进存储器，其中，所述前向传送晶体管、所述前向复位晶体管、所述后向传送晶体管和所述后向复位晶体管分别由nMOS晶体管制成，并且正高电平的所述第一时钟信号被施加到所述nMOS晶体管的控制电极，以实现导通状态。
18.根据权利要求16所述的双向推进存储器，其中，所述前向传送晶体管、所述前向复位晶体管、所述后向传送晶体管和所述后向复位晶体管分别由PMOS晶体管制成，并且负高电平的所述第一时钟信号被施加到所述nMOS晶体管的控制电极，以实现导通状态。
19.一种包括存储器单元阵列的双向推进存储器，各个存储器单元具有比特级信元的序列以存储字节大小或字大小的信息，各个所述比特级信元包括: 前向传送晶体管，其具有通过第一前向延迟元件连接到第一时钟信号供应线的第一主电极以及通过第二前向延迟元件连接到设置在所述存储器单元阵列的一侧的第一邻近比特级信元的前向输出端子的控制电极； 前向复位晶体管，其具有连接到所述前向传送晶体管的第二主电极的第一主电极、连接到所述第一时钟信号供应线的控制电极以及连接到地电势的第二主电极； 后向传送晶体管，其具有通过第一后向延迟元件连接到第二时钟信号供应线的第一主电极以及通过第二后向延迟元件连接到第二邻近比特级信元的后向输出端子的控制电极； 后向复位晶体管，其具有连接到所述后向传送晶体管的第二主电极的第一主电极、连接到所述第二时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及 公共电容器，其被配置为存储所述比特级信元的信息，并且与所述前向复位晶体管和所述后向复位晶体管并联连接， 其中，连接所述前向传送晶体管的第二主电极与所述前向复位晶体管的第一主电极的输出节点用作所述比特级信元的前向输出端子，所述比特级信元的所述前向输出端子将存储在所述公共电容器中的信号输送至设置在所述存储器单元阵列的另一侧的第二邻近比特级信元，连接所述后向传送晶体管的第二主电极与所述后向复位晶体管的第一主电极的输出节点用作所述比特级信元的后向输出端子，并且所述比特级信元的所述后向输出端子将存储在所述公共电容器中的信号输送至所述第一邻近比特级信元。
20.根据权利要求19所述的双向推进存储器，其中，在各个所述比特级信元中，当来自第一时钟信号供应线的第一时钟信号被施加到所述前向复位晶体管的控制电极时，所述前向复位晶体管使已经存储在所述公共电容器中的信号电荷放电，并且来自第二时钟信号供应线的第二时钟信号被施加到所述后向复位晶体管的控制电极，所述后向复位晶体管使已经存储在所述公共电容器中的信号电荷放电。
21.根据权利要求19所述的双向推进存储器，其中，在各个所述比特级信元中，在存储在所述公共电容器中的信号电荷放电之后，所述前向传送晶体管在延迟由所述第一前向延迟元件确定的第一前向延迟时间后被激活，并且当存储在所述第一邻近比特级信元中的信号被馈送至所述前向传送晶体管的控制电极时，所述前向传送晶体管在进一步延迟由所述第二前向延迟元件确定的第二前向延迟时间后将存储在所述第一邻近比特级信元中的信号传送至所述公共电容器，并且在存储在所述公共电容器中的信号电荷放电之后，所述后向传送晶体管在延迟由所述第一后向延迟元件确定的第一后向延迟时间后被激活，并且当存储在所述第一邻近比特级信元中的信号被馈送至所述后向传送晶体管的控制电极时，所述后向传送晶体管在进一步延迟由所述第二后向延迟元件确定的第二后向延迟时间后将存储在所述第一邻近比特级信元中的信号传送至所述公共电容器。
22.一种包括空间部署的多个推进存储器块的复合推进存储器，各个所述推进存储器块包括存储器单元阵列，各个存储器单元具有被配置为存储字节大小或字大小的信息的比特级信元的序列， 其中，各个所述存储器单元与时钟信号同步地从对应推进存储器块的输入侧朝着所述对应推进存储器块的输出侧逐步传送，并且各个所述推进存储器块被随机存取，使得对象推进存储器块中的各个所述存储器单元能够被随机存取。
23.根据权利要求22所述的复合推进存储器，其中，各个所述比特级信元包括: 传送晶体管，其具有通过第一延迟元件连接到被配置为供应所述时钟信号的时钟信号供应线的第一主电极以及通过第二延迟元件连接到设置在所述存储器单元阵列的输入侧的第一邻近比特级信元的输出端子的控制电极； 复位晶体管，其具有连接到所述传送晶体管的第二主电极的第一主电极、连接到所述时钟信号供应线 的控制电极以及连接到地电势的第二主电极；以及 电容器，其被配置为存储所述比特级信元的信息，并且与所述复位晶体管并联连接， 其中，连接所述传送晶体管的第二主电极与所述复位晶体管的第一主电极的输出节点用作所述比特级信元的输出端子，并且所述比特级信元的所述输出端子将存储在所述电容器中的信号输送至设置在所述存储器单元阵列的输出侧的第二邻近比特级信元。
24.根据权利要求23所述的复合推进存储器，其中，在各个所述比特级信元中，当所述时钟信号被施加到所述复位晶体管的控制电极时，所述复位晶体管使已经存储在所述电容器中的信号电荷放电。
25.根据权利要求23所述的复合推进存储器，其中，在各个所述比特级信元中，在存储在所述电容器中的信号电荷放电之后，所述传送晶体管在延迟由所述第一延迟元件确定的第一延迟时间后被激活，并且当存储在所述第一邻近比特级信元中的信号被馈送至所述传送晶体管的控制电极时，所述传送晶体管在进一步延迟由所述第二延迟元件确定的第二延迟时间后将存储在所述第一邻近比特级信元中的信号传送至所述电容器。
26.—种包括空间部署的多个推进存储器块的复合推进存储器，各个所述推进存储器块包括存储器单元阵列，各个存储器单元具有被配置为存储字节大小或字大小的信息的比特级信元的序列， 其中，各个所述存储器单元与第一时钟信号同步地从对应推进存储器块的第二边缘侧朝着所述对应推进存储器块的与所述第二边缘侧相对的第一边缘侧逐步传送，另外，各个所述存储器单元与第二时钟信号同步地从所述第一边缘侧朝着所述第二边缘侧逐步传送，并且各个所述推进存储器块被随机存取，使得对象推进存储器块中的各个所述存储器单元能够被随机存取。
27.根据权利要求26所述的复合推进存储器，其中，各个所述比特级信元包括: 前向传送晶体管，其具有通过第一前向延迟元件连接到被配置为供应所述第一时钟信号的第一时钟信号供应线的第一主电极以及通过第二前向延迟元件连接到设置在所述存储器单元阵列的一侧的第一邻近比特级信元的前向输出端子的控制电极； 前向复位晶体管，其具有连接到所述前向传送晶体管的第二主电极的第一主电极、连接到所述第一时钟信号供应线的控制电极以及连接到地电势的第二主电极； 后向传送晶体管，其具有通过第一后向延迟元件连接到被配置为供应所述第二时钟信号的第二时钟信号供应线的第一主电极以及通过第二后向延迟元件连接到第二邻近比特级信元的后向输出端子的控制电极； 后向复位晶体管，其具有连接到所述后向传送晶体管的第二主电极的第一主电极、连接到所述第二时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及 公共电容器，其被配置为存储所述比特级信元的信息，并且与所述前向复位晶体管和所述后向复位晶体管并联连接， 其中，连接所述前向传送晶体管的第二主电极与所述前向复位晶体管的第一主电极的输出节点用作所述比特级信元的前向输出端子，所述比特级信元的所述前向输出端子将存储在所述公共电容器中的信号输送至设置在所述存储器单元阵列的另一侧的第二邻近比特级信元，连接所述后向传送晶体管的第二主电极与所述后向复位晶体管的第一主电极的输出节点用作所述比特级信元的后向输出端子，并且所述比特级信元的所述后向输出端子将存储在所述公共电容器中的信号输送至所述第一邻近比特级信元。
28.根据权利要求27所述的复合推进存储器，其中，在各个所述比特级信元中，当所述第一时钟信号被施加 到所述前向复位晶体管的控制电极时，所述前向复位晶体管使已经存储在所述公共电容器中的信号电荷放电，当所述第二时钟信号被施加到所述后向复位晶体管的控制电极时，所述后向复位晶体管使已经存储在所述公共电容器中的信号电荷放电。
29.根据权利要求27所述的复合推进存储器，其中，在各个所述比特级信元中，在存储在所述公共电容器中的信号电荷放电之后，所述前向传送晶体管在延迟由所述第一前向延迟元件确定的第一前向延迟时间后被激活，并且当存储在所述第一邻近比特级信元中的信号被馈送至所述前向传送晶体管的控制电极时，所述前向传送晶体管在进一步延迟由所述第二前向延迟元件确定的第二前向延迟时间后将存储在所述第一邻近比特级信元中的信号传送至所述公共电容器，并且在存储在所述公共电容器中的信号电荷放电之后，所述后向传送晶体管在延迟由所述第一后向延迟元件确定的第一后向延迟时间后被激活，并且当存储在所述第一邻近比特级信元中的信号被馈送至所述后向传送晶体管的控制电极时，所述后向传送晶体管在进一步延迟由所述第二后向延迟元件确定的第二后向延迟时间后将存储在所述第一邻近比特级信元中的信号传送至所述公共电容器。
30.一种包括处理器和推进主存储器的计算机系统，所述推进主存储器被配置为主动地并且顺序地向所述处理器提供存储的信息，使得所述处理器能够利用所存储的信息执行算术和逻辑运算，另外，所述处理器中的处理结果被发送给所述推进主存储器，例外的是，在指令移动的情况下，仅存在从所述推进主存储器至所述处理器的单向指令流，所述推进主存储器包括存储器单元阵列，各个存储器单元具有比特级信元的序列以存储字节大小或字大小的信息，各个所述比特级信元包括: 传送晶体管，其具有通过第一延迟元件连接到时钟信号供应线的第一主电极以及通过第二延迟元件连接到设置在所述存储器单元阵列的输入侧的第一邻近比特级信元的输出端子的控制电极； 复位晶体管，其具有连接到所述传送晶体管的第二主电极的第一主电极、连接到所述时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及 电容器，其被配置为存储所述比特级信元的信息，并且与所述复位晶体管并联连接，其中，连接所述传送晶体管的第二主电极与所述复位晶体管的第一主电极的输出节点用作所述比特级信元的输出端子，并且所述比特级信元的所述输出端子将存储在所述电容器中的信号输送至设置在所述存储器单元阵列的输出侧的第二邻近比特级信元。
31.一种包括处理器和双向推进主存储器的计算机系统，所述双向推进主存储器被配置为主动地并且顺序地向所述处理器提供存储的信息，使得所述处理器能够利用所存储的信息执行算术和逻辑运算，另外，所述处理器中的处理结果被发送给所述双向推进主存储器，例外的是，在指令移动的情况下，仅存在从所述双向推进主存储器至所述处理器的单向指令流，所述双向推进主存储器包括存储器单元阵列，各个存储器单元具有比特级信元的序列以存储字节大小或字大小的信息，各个所述比特级信元包括: 前向传送晶体管，其具有通过第一前向延迟元件连接到前向时钟信号供应线的第一主电极以及通过第二前向延迟元件连接到设置在所述存储器单元阵列的一侧的第一邻近比特级信元的前向输出端子的控制电极； 前向复位晶体管，其具有连接到所述前向 传送晶体管的第二主电极的第一主电极、连接到所述前向时钟信号供应线的控制电极以及连接到地电势的第二主电极； 后向传送晶体管，其具有通过第一后向延迟元件连接到后向时钟信号供应线的第一主电极以及通过第二后向延迟元件连接到第二邻近比特级信元的后向输出端子的控制电极； 后向复位晶体管，其具有连接到所述后向传送晶体管的第二主电极的第一主电极、连接到所述后向时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及 公共电容器，其被配置为存储所述比特级信元的信息，并且与所述前向复位晶体管和所述后向复位晶体管并联连接， 其中，连接所述前向传送晶体管的第二主电极与所述前向复位晶体管的第一主电极的输出节点用作所述比特级信元的前向输出端子，所述比特级信元的所述前向输出端子将存储在所述公共电容器中的信号输送至设置在所述存储器单元阵列的另一侧的第二邻近比特级信元，连接所述后向传送晶体管的第二主电极与所述后向复位晶体管的第一主电极的输出节点用作所述比特级信元的后向输出端子，并且所述比特级信元的所述后向输出端子将存储在所述公共电容器中的信号输送至所述第一邻近比特级信元。
32.—种包括处理器和双向推进主存储器的计算机系统，所述双向推进主存储器被配置为主动地并且顺序地向所述处理器提供存储的信息，使得所述处理器能够利用所存储的信息执行算术和逻辑运算，另外，所述处理器中的处理结果被发送给所述双向推进主存储器，例外的是，在指令移动的情况下，仅存在从所述双向推进主存储器至所述处理器的单向指令流，所述双向推进主存储器包括存储器单元阵列，各个存储器单元具有比特级信元的序列以存储字节大小或字大小的信息，各个所述比特级信元包括: 前向传送晶体管，其具有通过第一前向延迟元件连接到前向时钟信号供应线的第一主电极以及通过第二前向延迟元件连接到设置在所述存储器单元阵列的一侧的第一邻近比特级信元的前向输出端子的控制电极； 前向复位晶体管，其具有连接到所述前向传送晶体管的第二主电极的第一主电极、连接到所述前向时钟信号供应线的控制电极以及连接到地电势的第二主电极； 后向传送晶体管，其具有通过第一后向延迟元件连接到后向时钟信号供应线的第一主电极以及通过第二后向延迟元件连接到第二邻近比特级信元的后向输出端子的控制电极； 后向复位晶体管，其具有连接到所述后向传送晶体管的第二主电极的第一主电极、连接到所述后向时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及 公共电容器，其被配置为存储所述比特级信元的信息，并且与所述前向复位晶体管和所述后向复位晶体管并联连接， 其中，连接所述前向传送晶体管的第二主电极与所述前向复位晶体管的第一主电极的输出节点用作所述比特级信元的前向输出端子，所述比特级信元的所述前向输出端子将存储在所述公共电容器中的信号输送至设置在所述存储器单元阵列的另一侧的第二邻近比特级信元，连接所述后向传送晶体管的第二主电极与所述后向复位晶体管的第一主电极的输出节点用作所述比特级信元的后向输出端子，并且所述比特级信元的所述后向输出端子将存储在所述公共电容器中的信号输送至所述第一邻近比特级信元。
33.一种包括处理器和推进主存储器的计算机系统，所述推进主存储器被配置为主动地并且顺序地向所述处理器提供存储的信息，使得所述处理器能够利用所存储的信息执行算术和逻辑运算，另外，所述处理器中的处理结果被发送给所述推进主存储器，例外的是，在指令移动的情况下，仅 存在从所述推进主存储器至所述处理器的单向指令流，所述推进主存储器包括空间部署的多个推进存储器块，各个所述推进存储器块包括存储器单元阵列，各个存储器单元具有被配置为存储字节大小或字大小的信息的比特级信元的序列， 其中，各个所述推进存储器块被随机存取，使得对象推进存储器块中的各个所述存储器单元能够被随机存取。
34.根据权利要求33所述的计算机系统，其中，各个所述比特级信元包括: 传送晶体管，其具有通过第一延迟元件连接到时钟信号供应线的第一主电极以及通过第二延迟元件连接到设置在所述存储器单元阵列的输入侧的第一邻近比特级信元的输出端子的控制电极； 复位晶体管，其具有连接到所述传送晶体管的第二主电极的第一主电极、连接到所述时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及 电容器，其被配置为存储所述比特级信元的信息，并且与所述复位晶体管并联连接， 其中，连接所述传送晶体管的第二主电极与所述复位晶体管的第一主电极的输出节点用作所述比特级信元的输出端子，并且所述比特级信元的所述输出端子将存储在所述电容器中的信号输送至设置在所述存储器单元阵列的输出侧的第二邻近比特级信元。
35.一种包括处理器和双向推进主存储器的计算机系统，所述双向推进主存储器被配置为主动地并且顺序地向所述处理器提供存储的信息，使得所述处理器能够利用所存储的信息执行算术和逻辑运算，另外，所述处理器中的处理结果被发送给所述双向推进主存储器，例外的是，在指令移动的情况下，仅存在从所述双向推进主存储器至所述处理器的单向指令流，所述双向推进主存储器包括空间部署的多个双向推进存储器块，各个所述双向推进存储器块包括存储器单元阵列，各个存储器单元具有比特级信元的序列以存储字节大小或字大小的信息， 其中，各个所述存储器单元与第一时钟信号同步地从对应推进存储器块的第二边缘侧朝着所述对应推进存储器块的与所述第二边缘侧相对的第一边缘侧逐步传送，另外，各个所述存储器单元与第二时钟信号同步地从所述第一边缘侧朝着所述第二边缘侧逐步传送，并且各个所述推进存储器块被随机存取，使得对象推进存储器块中的各个所述存储器单元能够被随机存取。
36.根据权利要求35所述的计算机系统，其中，各个所述比特级信元包括: 前向传送晶体管，其具有通过第一前向延迟元件连接到被配置为供应所述第一时钟信号的前向时钟信号供应线的第一主电极以及通过第二前向延迟元件连接到设置在所述存储器单元阵列的一侧的第一邻近比特级信元的前向输出端子的控制电极； 前向复位晶体管，其具有连接到所述前向传送晶体管的第二主电极的第一主电极、连接到所述前向时钟信号供应线的控制电极以及连接到地电势的第二主电极； 后向传送晶体管，其具有通过第一后向延迟元件连接到被配置为供应所述第二时钟信号的后向时钟信号供应线的第一主电极以及通过第二后向延迟元件连接到第二邻近比特级信元的后向输出端子的控制电极； 后向复位晶体管， 其具有连接到所述后向传送晶体管的第二主电极的第一主电极、连接到所述后向时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及 公共电容器，其被配置为存储所述比特级信元的信息，并且与所述前向复位晶体管和所述后向复位晶体管并联连接， 其中，连接所述前向传送晶体管的第二主电极与所述前向复位晶体管的第一主电极的输出节点用作所述比特级信元的前向输出端子，所述比特级信元的所述前向输出端子将存储在所述公共电容器中的信号输送至设置在所述存储器单元阵列的另一侧的第二邻近比特级信元，连接所述后向传送晶体管的第二主电极与所述后向复位晶体管的第一主电极的输出节点用作所述比特级信元的后向输出端子，并且所述比特级信元的所述后向输出端子将存储在所述公共电容器中的信号输送至所述第一邻近比特级信元。
37.根据权利要求36所述的计算机系统，其中，在各个所述比特级信元中，当所述第一时钟信号被施加到所述前向复位晶体管的控制电极时，所述前向复位晶体管使已经存储在所述公共电容器中的信号电荷放电，当所述第二时钟信号被施加到所述后向复位晶体管的控制电极时，所述后向复位晶体管使已经存储在所述公共电容器中的信号电荷放电。
38.根据权利要求30-32、34或36中的任一项所述的计算机系统，其中，所述处理器还包括多个算术流水线，这些算术流水线被配置为从所述双向推进主存储器接收所存储的信肩、O
39.根据权利要求30-32、34或36中的任一项所述的计算机系统，该计算机系统还包括推进高速缓冲存储器，该推进高速缓冲存储器具有:位于与各个单位信息对应的位置处的高速缓冲存储器单元阵列、该阵列的高速缓存输入端子，它们被配置为从所述双向推进主存储器接收所存储的信息、以及该阵列的高速缓存输出端子，它们被配置为将信息存储在各个高速缓冲存储器单元中，并且与所述时钟信号同步地将各个信息逐步传送至相邻的高速缓冲存储器单元，以主动地并且顺序地将所存储的信息提供给所述处理器，使得算术逻辑单元能够利用所存储的信息执行算术和逻辑运算，所述算术逻辑单元中的处理结果被发送给所述双向推进主存储器，例外的是，在指令移动的情况下，不存在与待处理的信息流相反的方向。
40.根据权利要求39所述的计算机系统，其中，所述多个算术流水线包括多个向量处理单元或多个标量功能单元。
41.根据权利要求30-32、34或36中的任一项所述的计算机系统，该计算机系统还包括推进高速缓冲存储器，该推进高速缓冲存储器具有:高速缓冲存储器单元阵列、该第二阵列的高速缓存输入端子，它们被配置为从所述双向推进主存储器接收所存储的信息、以及该第二阵列的高速缓存输出端子，它们被配置为将信息存储在各个高速缓冲存储器单元中，并且与所述时钟信号同步地从与所述高速缓存输入端子相邻的高速缓冲存储器单元朝着与所述高速缓存输出端子相邻的高速缓冲存储器单元将各个高速缓冲存储器单元中存储的信息逐步依次传送至相邻的高速缓冲存储器单元，以主动地并且顺序地通过所述高速缓存输出端子将所存储的信息提供给所述处理器，使得处理器核能够利用所存储的信息进行运 算。
【文档编号】G11C19/00GK104040635SQ201380005030
【公开日】2014年9月10日 申请日期:2013年2月13日 优先权日:2012年2月13日
【发明者】中村维男, 迈克尔·J·弗林 申请人:中村维男, 迈克尔·J·弗林