发光装置以及该发光装置的制造方法

专利名称：发光装置以及该发光装置的制造方法
技术领域：
本发明涉及一种将包含有机化合物的层用作发光层的发光装置以及该发光装置 的制造方法。例如，本发明涉及一种安装有包含有机发光元件的发光显示装置作为部件的 电子设备。
背景技术：
对将如下发光元件应用于下一代照明进行探讨研究，该发光元件是具有薄型轻 量、高速响应性、直流低电压驱动等特征的将有机化合物用作发光体的发光元件。一般认为 尤其是将发光元件配置为矩阵状的显示装置与现有的液晶显示装置相比具有广视角、优异 的可见度的优点。一般认为发光元件的发光机理是如下机理通过在一对电极之间夹着EL层并施 加电压，从阴极注入的电子和从阳极注入的空穴在EL层的发光中心重新结合而形成分子 激子，当该分子激子缓和而到达基态时放出能量以发光。已知激发态有单重激发态和三重 激发态，并且经过哪一种激发态也可以实现发光。构成发光元件的EL层至少具有发光层。另外，EL层也可以采用除了发光层之外 还具有空穴注入层、空穴传输层、电子传输层、电子注入层等的叠层结构。另外，作为呈现半导体特性的材料的金属氧化物受到注目。作为呈现半导体特性 的金属氧化物，例如有氧化钨、氧化锡、氧化铟、氧化锌等，并且将这些呈现半导体特性的金 属氧化物用作沟道形成区的薄膜晶体管已经是众所周知的(专利文献1及专利文献2)。另外，使用氧化物半导体的TFT的场效应迁移率高。因此，可以使用该TFT构成显 示装置等的驱动电路。[专利文献1]日本专利申请公开2007-123861号公报[专利文献2]日本专利申请公开2007-96055号公报当在绝缘表面上形成多个不同电路时，例如当同一衬底上形成像素部和驱动电路 时，要求用于像素部的薄膜晶体管具有优异的开关特性，例如导通截止比大，而要求用于驱 动电路的薄膜晶体管具有快工作速度。尤其是显示装置的清晰度越高，显示图像的写入时 间越短，因此优选用于驱动电路的薄膜晶体管具有快工作速度。

发明内容
本发明的一个方式的目的之一是提供一种发光装置，其中在同一衬底上形成多种 电路且具备分别对应于多种电路特性的多种薄膜晶体管。本发明的一个方式的目的之一是制造一种可靠性高的发光装置，其中将电特性优 异且可靠性高的薄膜晶体管用作开关元件。本发明的一个方式是一种发光装置，所述发光装置在同一衬底上包括驱动电路部 和显示部(也称为像素部)，所述驱动电路部包括栅电极层、源电极层及漏电极层由金属导 电膜构成且沟道层由氧化物半导体构成的用于驱动电路的薄膜晶体管和由金属导电膜构成的用于驱动电路的布线，所述显示部包括其源电极层及漏电极层由氧化物导电体构成且 其半导体层由氧化物半导体构成的用于像素的薄膜晶体管。作为用于像素的薄膜晶体管及用于驱动电路的薄膜晶体管，使用具有底栅结构的 薄膜晶体管。用于像素的薄膜晶体管是具有重叠于源电极层及漏电极层上的氧化物半导体 层的反共面型(也称为底接触型)薄膜晶体管。另外，可以在同一衬底上形成多种发光颜色的发光元件和与发光元件电连接的用 于像素的薄膜晶体管来制造显示器等的发光装置。另外，也可以通过设置多个白色发光颜色的发光元件并重叠于各发光元件的发光 区域地设置光学薄膜，具体是滤色片来制造全彩色显示的发光显示装置。当在白色发光颜 色的发光元件和用于像素的薄膜晶体管之间设置滤色片而使来自发光元件的发光透过滤 色片以进行显示时，通过作为用于像素的薄膜晶体管的栅电极层、源电极层及漏电极层的 材料使用具有透光性的导电膜，可以提高开口率。另外，在此滤色片不是指具备包括黑底、 外敷层的三种颜色的滤色片层(红色滤色片、蓝色滤色片、绿色滤色片等)的整个薄膜，而 是指一种颜色的滤色片。另外，用于驱动电路的薄膜晶体管具有与用于像素的薄膜晶体管不同的结构，用 于驱动电路的薄膜晶体管是设置有与露出在源电极层和漏电极层之间的氧化物半导体层 接触的氧化物绝缘层的底栅型薄膜晶体管。在用于驱动电路的薄膜晶体管中，具有由Ti等的金属导电膜构成的漏电极层， 并且形成有接触于氧化物半导体层上面的一部分且与漏电极层重叠的氧缺乏型高电阻漏 区(也称为HRD(High Resistance Drain)区)。具体而言，高电阻漏区的载流子浓度在 1 X IO1Vcm3以上的范围内，而高电阻漏区是其载流子浓度至少比沟道形成区的载流子浓度 (低于lX1018/cm3)高的区域。另外，本说明书的载流子浓度是指在室温下通过霍尔效应测 定求出的载流子浓度的值。另外，源电极层与氧化物半导体层上面的一部分接触，而形成与源电极层重叠的 氧缺乏型的高电阻源区(也称为HRS(High Resistance Source)区)。本说明书公开的本发明的一个方式是一种发光装置，所述发光装置在同一衬底上 包括包括第一薄膜晶体管的像素部；以及包括具有与所述第一薄膜晶体管不同的结构的 第二薄膜晶体管的驱动电路，其中所述第一薄膜晶体管包括衬底上的栅电极层；所述栅 电极层上的栅极绝缘层；所述栅极绝缘层上的源电极层及漏电极层；所述栅极绝缘层上的 与所述源电极层及所述漏电极层重叠的氧化物半导体层；与所述氧化物半导体层接触的氧 化物绝缘层；所述氧化物绝缘层上的与所述漏电极层电连接的连接电极层；所述氧化物绝 缘层上的滤色片层；以及所述滤色片层上的与所述连接电极层电连接的第一电极，在所述 第一电极上形成有发光层且在所述发光层上形成有第二电极，并且所述第一薄膜晶体管的 所述栅电极层、所述栅极绝缘层、所述氧化物半导体层、所述源电极层、所述漏电极层、所述 氧化物绝缘层及所述第一电极具有透光性。上述结构至少解决上述课题中的一个。另外，在上述结构中，连接电极层使用以选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素为 主要成分的膜或者组合上述元素的合金膜的叠层膜。另外，第一薄膜晶体管的源电极层及 漏电极层使用氧化铟、氧化铟氧化锡合金、氧化铟氧化锌合金或者氧化锌。
另外，作为用于驱动电路的薄膜晶体管的第二薄膜晶体管的源电极层及漏电极层 使用与连接电极层相同的材料，使用选自Ti、M0、W、Al、Cr、CU、Ta中的元素、以上述元素为 成分的合金或者组合上述元素的合金等。源电极层及漏电极层不局限于包含上述元素的单 层，而可以使用两层以上的叠层。另外，第二薄膜晶体管的源电极层及漏电极层采用不与氧化物半导体层的沟道形 成区重叠的结构。另外，源电极层的侧面与相对于该侧面的漏电极层的侧面之间的间隔距 离宽于用作沟道保护层的氧化物绝缘层的宽度。当为了实现用于驱动电路的薄膜晶体管的 工作速度的高速化而将用作沟道保护层的氧化物绝缘层的宽度(沟道长度方向的宽度)设 定得窄时，源电极层的侧面与相对于该侧面的漏电极层的侧面之间的间隔距离也变窄，有 可能产生源电极层及漏电极层的短路，因此将间隔距离设定得宽是有效的。另外，通过使用 工作速度快的薄膜晶体管，提高电路的集成度。另外，在上述结构中，第二薄膜晶体管具有氧化物半导体层，在所述氧化物半导体 层上具有氧化物绝缘层，并且氧化物半导体层的沟道形成区及氧化物半导体层的边缘部与 氧化物绝缘层接触。与氧化物半导体层的沟道形成区上接触的氧化物绝缘层用作沟道保护层。另外，在上述结构中，用作用于驱动电路的薄膜晶体管的沟道保护层的氧化物绝 缘层使用通过溅射法形成的无机绝缘膜，典型地使用氧化硅膜、氮氧化硅膜、氧化铝膜或氧 氮化铝膜等。另外，第二薄膜晶体管也可以采用在氧化物半导体层和源电极层之间、在氧化物 半导体层和漏电极层之间的双方分别具有氧化物导电层的结构。通过采用上述结构，可以 降低接触电阻，从而可以实现能够进行高速工作的薄膜晶体管。另外，作为氧化物导电层， 优选使用包含氧化锌作为成分的材料，并且优选使用不包含氧化铟的材料。作为上述氧化 物导电层，可以举出氧化锌、氧化锌铝、氧氮化锌铝、氧化锌镓等。另外，用于驱动电路的薄膜晶体管的氧化物半导体层在氧化物半导体层的上面具 有不与氧化物绝缘层、漏电极层及源电极层重叠的区域，即第三区域。氧化物半导体层的构 图位置和漏电极层及源电极层的构图位置决定该第三区域的沟道长度方向的宽度。通过将 该第三区域的沟道长度方向的宽度设定得宽，可以实现用于驱动电路的薄膜晶体管的截止 电流的降低。另外，通过将该第三区域的沟道长度方向的宽度设定得窄，可以实现用于驱动 电路的薄膜晶体管的工作速度的高速化。另外，与第三区域接触的绝缘层也使用通过溅射法形成的无机绝缘膜，典型地使 用氮化硅膜、氮氧化硅膜或氮化铝膜等。另外，作为氧化物半导体层，形成由InM03(Zn0)m(m > 0)表示的薄膜，并制造将该 薄膜用作氧化物半导体层的薄膜晶体管。另外，M表示选自Ga、Fe、Ni、Mn和Co中的一种金 属元素或多种金属元素。例如，作为M,除了有包含Ga的情况以外，还有包含Ga和Ni或Ga 和Fe等包含Ga以外的上述金属元素的情况。此外，在上述氧化物半导体中，除了作为M而 包含的金属元素之外，有时还包含作为杂质元素的Fe、Ni等其他过渡金属元素或该过渡金 属的氧化物。在本说明书中，在具有由InM03(Zn0)m(m>0)表示的结构的氧化物半导体层 中，将具有作为M包含Ga的结构的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，并且将 其薄膜也称为In-Ga-Zn-O类非单晶膜。
另外，作为用于氧化物半导体层的金属氧化物，除了可以使用上述材料之外，还 可以使用 In-Sn-O 类、In-Sn-Zn-O 类、In-Al-Zn-O 类、Sn-Ga-Zn-O 类、Al-Ga-Zn-O 类、 Sn-Al-Zn-O 类、In-Zn-O 类、Sn-Zn-O 类、Al-Zn-O 类、In-O 类、Sn-O 类、Zn-O 类的金属氧化 物。另外，由上述金属氧化物构成的氧化物半导体层还可以含有氧化硅。另外，用于实现上述结构的本发明的一个方式是一种发光装置的制造方法，包括 如下步骤在具有绝缘表面的衬底上形成第一栅电极层及第二栅电极层；在所述第一栅电 极层及所述第二栅电极层上形成栅极绝缘层；在所述栅极绝缘层上形成与所述第一栅电极 层重叠的第一源电极层及第一漏电极层；在所述栅极绝缘层上形成与所述第一栅电极层、 所述第一源电极层的一部分及所述第一漏电极层的一部分重叠的第一氧化物半导体层以 及与所述第二栅电极层重叠的第二氧化物半导体层；形成与所述第二氧化物半导体层的一 部分接触且与所述第二氧化物半导体层的上面及侧面接触的氧化物绝缘层；在所述第二氧 化物半导体层上形成第二源电极层及第二漏电极层并在所述氧化物绝缘层上形成与所述 第一漏电极层电连接的连接电极层；在与所述第一氧化物半导体层重叠的所述氧化物绝缘 层上形成滤色片层；以及在所述滤色片层上形成与所述连接电极层电连接的第一电极、发 光层及第二电极。在上述制造方法的结构中，在对氧化物半导体层进行脱水化或脱氢化之后，不接 触于大气且防止水或氢等的杂质的再次混入地形成与所述第一氧化物半导体层及所述第 二氧化物半导体层接触的氧化物绝缘层。脱水化或脱氢化是在氮或稀有气体(氩、氦等)的惰性气体气氛下以400°C以上且 低于衬底的应变点的温度进行的加热处理，并降低包含在氧化物半导体层中的水分等的杂 质。当在氮或稀有气体(氩、氦等)的惰性气体气氛下或减压下进行加热处理时，氧化 物半导体层通过加热处理变成氧缺乏型而被低电阻化，即被N型化(N—化等)，然后，通过形 成与氧化物半导体层接触的氧化物绝缘膜来使氧化物半导体层变成氧过剩状态而被高电 阻化，即被I型化。由此，可以制造并提供具有电特性好且可靠性高的薄膜晶体管的半导体装置。用来进行氧化物半导体层的脱水化或脱氢化的热处理条件是即使在将温度升至 450°C的条件下利用TDS对该进行了脱水化或脱氢化之后的氧化物半导体层进行测定，水 的两个峰值或至少出现在300°C附近的峰值也不被检测出。所以，即使在将温度升至450°C 的条件下利用TDS对包括进行了脱水化或脱氢化的氧化物半导体层的薄膜晶体管进行测 定，至少出现在300°C附近的水的峰值也不被检测出。并且进行缓冷，以使对氧化物半导体层进行用于脱水化或脱氢化的加热温度T降 低到不使水或氢再次混入的温度，具体而言，使加热温度T降低到比加热温度T低100°C以 上的温度。通过使用进行了脱水化或脱氢化的同一炉来不使氧化物半导体层接触于大气， 从而不使水或氢再次混入到氧化物半导体层中是重要的。进行脱水化或脱氢化，使氧化物 半导体层的电阻降低，即将其N型化(等)，然后使其电阻增大而使其成为I型的氧化物 半导体层。通过使用上述氧化物半导体层制造薄膜晶体管，可以使薄膜晶体管的阈值电压 值为正，从而实现所谓常关闭型的开关元件。作为显示装置，优选以薄膜晶体管的栅电压为 尽量近于OV的正的阈值电压的条件形成沟道。注意，当薄膜晶体管的阈值电压值为负时，容易成为所谓常开启型，也就是说即使栅电压为0V，在源电极和漏电极之间也有电流流过。 在有源矩阵型的显示装置中，构成电路的薄膜晶体管的电特性十分重要，该电特性决定显 示装置的性能。尤其是，在薄膜晶体管的电特性之中阈值电压(Vth)很重要。即使在场效 应迁移率高的情况下，当阈值电压值高或阈值电压值为负时，电路的控制比较困难。在薄膜 晶体管的阈值电压值高并且阈值电压的绝对值大的情况下，当驱动电压低时TFT不能起到 开关功能而有可能导致负载。在是η沟道型的薄膜晶体管的情况下，优选是当对栅电压施 加正的电压时初次形成沟道并产生漏极电流的晶体管。不提高驱动电压就不能形成沟道的 晶体管和即使在负的电压状态下也能形成沟道并产生漏极电流的晶体管不适合用作用于 电路的薄膜晶体管。另外，可以将从加热温度T开始降温的气体气氛转换成与升温到加热温度T的气 体气氛不同的气体气氛。例如，使用与进行了脱水化或脱氢化的相同的炉而在不接触于大 气的情况下，使炉中充满高纯度的氧气体或N2O气体、超干燥空气(露点为-40°C以下，优选 为-60°C以下)来进行冷却。在通过进行脱水化或脱氢化的加热处理使膜中所含有的水分减少之后，在不含有 水分的气氛(露点为-40°C以下，优选为-60°C以下)下进行缓冷(或冷却)。通过使用该 氧化物半导体膜，可以在提高薄膜晶体管的电特性的同时实现具有高量产性和高性能的薄 膜晶体管。在本说明书中，将在氮或稀有气体(氩、氦等)的惰性气体气氛下或减压下的加热 处理称为用于脱水化或脱氢化的加热处理。在本说明书中，为了方便起见，不仅将通过该加 热处理使H2脱离称为脱氢化，而且将包括H、OH等的脱离也称为脱水化或脱氢化。在使用发光元件的发光显示装置中，在像素部中包括多个薄膜晶体管，而且在像 素部中也有连接某个薄膜晶体管的栅电极与另一个晶体管的源极布线或漏极布线的部分。 此外，在使用发光元件的发光显示装置的驱动电路中包括连接薄膜晶体管的栅电极与该薄 膜晶体管的源极布线或漏极布线的部分。另外，因为薄膜晶体管容易被静电等损坏，所以优选将用于保护像素部的薄膜晶 体管的保护电路与栅极线或源极线设置在同一衬底上。保护电路优选由使用氧化物半导体 层的非线形元件构成。注意，为了方便起见而附加第一、第二等序数词，但其并不表示工序顺序或叠层顺 序。此外，其在本说明书中不表示特定发明的事项的固有名称。在本发明的一个方式的半导体装置中，在同一衬底上制造具有用于驱动电路的 TFT的驱动电路部以及具有用于像素的TFT的显示部。因此，可以降低发光装置的制造成 本。另外，也可以在衬底上形成白色发光元件制造照明装置等的发光装置。另外， 照明装置尤其是使用如下发光元件的照明装置，该发光元件具有包含能够得到电致发光 (Electroluminescence 以下简称为EL)的发光物质的层。通过使用受到用于进行脱水化或脱氢化的加热处理的氧化物半导体层，可以将电 特性良好且可靠性高的薄膜晶体管用作开关元件，以制造可靠性高的发光装置。另外，也可 以在同一衬底上形成用于像素的TFT和用于驱动电路的TFT来制造发光装置，该用于像素 的TFT和用于驱动电路的TFT分别采用根据各电路的不同结构。


图IA至图IE是示出本发明的一个方式的截面工序图；图2是示出本发明的一个方式的电路图；图3A至图3C是示出本发明的一个方式的截面图；图4是示出本发明的一个方式的截面图；图5A1、图5A2、图5B1及图5B2是示出本发明的一个方式的截面图及平面图；图6A和图6B是示出本发明的一个方式的截面图；图7A和图7B是示出本发明的一个方式的截面图及平面图；图8A至图8E是示出本发明的一个方式的截面图；图9A和图9B是说明半导体装置的方框图；图IOA和图IOB是说明信号线驱动电路的结构的图及时序图；图IlA至图IlD是示出移位寄存器的结构的图；图12A和图12B是说明移位寄存器的工作的时序图及电路图；图13A和图13B是示出电子设备的图；图14A和图14B是示出电子设备的图；图15是示出电子设备的图；图16是示出电子设备的图。
具体实施例方式以下使用附图详细地说明本发明的实施方式。但是，本发明不局限于以下的说明， 本领域的技术人员能够容易地理解，其方式和细节可以作各种各样的变换。另外，本发明不 应该被解释为仅限于以下所示的实施方式的记载内容。另外，在本说明书中的附图中，使用 相同的附图标记来表示相同的部分或具有相同功能的部分，而省略重复说明。实施方式1在本实施方式中，使用图IA至图IE说明发光装置及发光装置的制造方法的一个 方式。图IE示出制造在同一衬底上的具有不同结构的两个薄膜晶体管的截面结构的一个 例子。图IE所示的薄膜晶体管450是底栅结构的一种，并且薄膜晶体管460是被称为底 接触型(也称为反共面型)的底栅结构的一种。配置在像素中的薄膜晶体管460是底接触型薄膜晶体管，并在具有绝缘表面的衬 底400上包括栅电极层451a、栅极绝缘层402、包括沟道形成区的氧化物半导体层454、源电 极层455a以及漏电极层455b。另外，设置有覆盖薄膜晶体管460且与氧化物半导体层454 的上面及侧面接触的氧化物绝缘层426b。另外，虽然使用单栅极结构的薄膜晶体管说明配置在像素中的薄膜晶体管460，但 是根据需要也可以形成具有多个沟道形成区的多栅结构的薄膜晶体管。另外，氧化物半导体层454形成在源电极层455a及漏电极层455b的上方并与其 一部分重叠。另外，氧化物半导体层454隔着栅极绝缘层402与栅电极层451a重叠。配置 在像素中的薄膜晶体管460的沟道形成区是氧化物半导体层454中的由源电极层455a的侧面和相对于该侧面的漏电极层455b的侧面夹持的区域，即与栅极绝缘层402接触且与栅 电极层451a重叠的区域。另外，为了作为薄膜晶体管460使用具有透光性的薄膜晶体管来实现具有高开口 率的发光装置，源电极层455a及漏电极层455b使用具有透光性的导电膜。另外，薄膜晶体管460的栅电极层451a也使用具有透光性的导电膜。在本说明书 中，对可见光具有透光性的膜是指具有可见光的透过率是75%至100%的膜厚度的膜，当 该膜具有导电性时将其也称为透明导电膜。另外，也可以使用对可见光半透明的导电膜。对 可见光半透明是指可见光的透过率是50%至75%的状态。另外，配置在驱动电路中的薄膜晶体管450在具有绝缘表面的衬底400上包括栅 电极层421a、栅极绝缘层402、至少具有沟道形成区423、高电阻源区424a及高电阻漏区 424b的氧化物半导体层、源电极层425a及漏电极层425b。另外，设置有与沟道形成区423 接触的氧化物绝缘层426a。另外，在源电极层425a及漏电极层425b上设置绝缘层428。另外，与氧化物绝缘层426b重叠的氧化物半导体层的第一区域424c、第二区域 424d处于与沟道形成区423相同的氧过剩状态，并也发挥降低漏电流或降低寄生电容的功 能。另外，与绝缘层428接触的氧化物半导体层的第三区域424e设置在沟道形成区423和 高电阻源区424a之间。另外，与绝缘层428接触的氧化物半导体层的第四区域424f设置 在沟道形成区423和高电阻漏区424b之间。与绝缘层428接触的氧化物半导体层的第三 区域424e及第四区域424f可以实现截止电流的降低。另外，在沟道保护型薄膜晶体管中，当为了缩短沟道形成区的沟道长度L而将氧 化物绝缘层的宽度设定得窄，且在宽度窄的氧化物绝缘层上设置源电极层及漏电极层时， 有在氧化物绝缘层上产生短路的忧虑。因此，将其端部从宽度窄的氧化物绝缘层426a离开 而设置源电极层425a及漏电极层425b。另外，在图IE中将氧化物半导体层的如下区域称为沟道形成区，该区域是用作沟 道保护层的氧化物绝缘层426a隔着栅极绝缘层重叠于栅电极层的区域。因此，薄膜晶体管 450的沟道长度L等于氧化物绝缘层426a的沟道长度方向的宽度。另外，薄膜晶体管450 的沟道长度L是氧化物半导体层与氧化物绝缘层426a的界面的长度，即在图IE所示的截 面图中氧化物绝缘层426a是梯形，薄膜晶体管450的沟道长度L是该梯形的底边长度。以下，使用图IA至图IE说明在同一衬底上制造薄膜晶体管450及薄膜晶体管460 的工序。首先，在具有绝缘表面的衬底400上形成导电膜之后，利用第一光刻工序形成栅 电极层 421a、421b。另外，也可以使用喷墨法形成抗蚀剂掩模。当使用喷墨法形成抗蚀剂掩模时不需 要光掩模，由此可以降低制造成本。作为用来形成栅电极层421a、421b的导电膜，可以举出选自Al、Cr、Ta、Ti、Mo、W 中的元素、以上述元素为成分的合金、组合上述元素的合金膜等。对可以用于具有绝缘表面的衬底400的衬底没有大限制，但是衬底400需要至少 具有能够承受然后进行的加热处理的程度的耐热性。作为具有绝缘表面的衬底400，可以使 用玻璃衬底。另外，当后面的加热处理的温度较高时，作为玻璃衬底优选使用应变点为730°C以上的玻璃衬底。另外，作为玻璃衬底，例如可以使用如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡 硼硅酸盐玻璃等的玻璃材料。另外，通过使玻璃衬底相比硼酸而含有更多的氧化钡(BaO)， 可以获得更实用的耐热玻璃。因此，优选使用相比B2O3包含更多的BaO的玻璃衬底。另外，还可以使用如陶瓷衬底、石英衬底、蓝宝石衬底等的由绝缘体构成的衬底代 替上述玻璃衬底。此外，还可以使用晶化玻璃等。另外，也可以在衬底400和栅电极层421a、421b之间设置成为基底膜的绝缘膜。基 底膜具有防止杂质元素从衬底400扩散的功能，并且基底膜可以使用选自氮化硅膜、氧化 硅膜、氮氧化硅膜和氧氮化硅膜中的一种或多种膜的叠层结构形成。接着，在覆盖栅电极层421a、421b地形成具有透光性的导电膜之后，通过第二光 刻工序形成栅电极层451a、451b。在本实施方式中，为了降低布线电阻，使用与栅电极层 421b相同的金属导电膜形成配置在像素部中的栅极布线，使用具有透光性的导电膜形成隔 着栅极绝缘层402与后面形成的氧化物半导体层重叠的栅电极层451a的材料。接着，在栅电极层421a、421b、451a、451b上形成栅极绝缘层402。通过利用等离子体CVD法或溅射法等并使用氧化硅层、氮化硅层、氧氮化硅层或 氮氧化硅层的单层或叠层，可以形成栅极绝缘层402。例如，作为成膜气体使用SiH4、氧及 氮并通过等离子体CVD法来形成氧氮化硅层，即可。将栅极绝缘层402的厚度设定为IOOnm 以上且500nm以下，当采用叠层时例如采用50nm以上且200nm以下的第一栅极绝缘层和第 一栅极绝缘层上的5nm以上且300nm以下的第二栅极绝缘层的叠层。在本实施方式中，通过等离子体CVD法形成IOOnm的氧氮化硅层(SiON (组成比N <0))作为栅极绝缘层402。接着，在栅极绝缘层402上形成具有透光性的导电膜之后，通过第三光刻工序 形成源电极层455a及漏电极层455b (参照图1A)。具有透光性的导电膜可以使用对可 见光具有透光性的导电材料，例如可以使用In-Sn-O类、In-Sn-Zn-O类、In-Al-Zn-O类、 Sn-Ga-Zn-O 类、Al-Ga-Zn-O 类、Sn-Al-Zn-O 类、In-Zn-O 类、Sn-Zn-O 类、Al-Zn-O 类、In-O 类、Sn-O类、Zn-O类的金属氧化物，并且具有透光性的导电膜的膜厚度在50nm以上且300nm 以下的范围内适当地进行选择。另外，当使用溅射法时，优选使用含有以上且10wt% 以下的SiO2的靶来进行成膜，而使具有透光性的导电膜含有阻碍晶化的SiOx (X > 0)，以抑 制在后面的工序中进行用于脱水化或脱氢化的加热处理时被晶化。氧化物半导体优选是含有In的氧化物半导体，更优选是含有In及Ga的氧化物半 导体。当使氧化物半导体层为I型(本征)时，脱水化或脱氢化是有效的。接着，通过第四光刻工序对栅极绝缘层402选择性地进行蚀刻，来形成到达栅电 极层421b的接触孔。接着，在栅极绝缘层402上形成5nm以上且200歷以下，优选是IOnm以上且20nm 以下的氧化物半导体膜。为了即使在形成氧化物半导体膜之后进行用于脱水化或脱氢化的 加热处理也使氧化物半导体膜处于非晶状态，优选将氧化物半导体膜的厚度设定得薄，即 50nm以下。通过将氧化物半导体膜的厚度设定得薄，即使在形成氧化物半导体层之后进行 加热处理也可以抑制晶化。氧化物半导体膜使用In-Ga-Zn-O类非单晶膜、In-Sn-Zn-O类、In-Al-Zn-O类、 Sn-Ga-Zn-O 类、Al-Ga-Zn-O 类、Sn-Al-Zn-O 类、In-Zn-O 类、Sn-Zn-O 类、Al-Zn-O 类、In-O类、Sn-O类、Zn-O类的氧化物半导体膜。另外，可以在稀有气体(典型是氩)气氛下、在氧 气氛下或者在稀有气体(典型是氩)及氧气氛下通过溅射法来形成氧化物半导体膜。另 外，当使用溅射法时，优选使用含有以上且10wt%以下的SiO2的靶来进行成膜，而使 氧化物半导体膜含有阻碍晶化的SiOx (X > 0)，以抑制当在后面的工序中进行用于脱水化或 脱氢化的加热处理时进行晶化。在此，在以下条件下进行成膜使用包含In、Ga及Zn的氧化物半导体靶 (In2O3 Ga2O3 ZnO=I 1 l[mol比])；衬底与靶之间的距离是IOOmm ；压力是 0. 6Pa ；直流(DC)电源是0. 5kff ；并且在氧(氧流量比是100% )气氛下形成。优选使用脉 冲直流(DC)电源，因为可以减少尘屑，而且膜厚分布也变得均勻。在本实施方式中，使用 In-Ga-Zn-O类氧化物半导体靶并通过溅射法而形成厚度为15nm的In-Ga-Zn-O类非单晶膜 作为氧化物半导体膜。在溅射法中，有作为溅射电源使用高频电源的RF溅射法、DC溅射法，并且还有以 脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于绝缘膜的形成，而DC溅射法主要 用于金属导电膜的形成。此外，还有可以设置多个材料不同的靶材的多元溅射装置。多元溅射装置既可以 在同一处理室中层叠形成不同材料的膜，又可以在同一处理室中使多种材料同时放电而进 行成膜。此外，有利用如下溅射法的溅射装置，该溅射法是在处理室内具备磁体机构的磁 控管溅射法；以及不使用辉光放电而利用使用微波来产生的等离子体的ECR溅射法。此外，作为使用溅射法的成膜方法，还有在成膜时使靶物质与溅射气体成分产生 化学反应而形成它们的化合物薄膜的反应溅射法以及在成膜时对衬底也施加电压的偏压 溅射法。另外，优选在通过溅射法形成氧化物半导体膜之前，进行通过导入氩气体来产生 等离子体的反溅射，而去除附着于栅极绝缘层402的表面的尘屑。反溅射是指一种方法，其 中不对靶一侧施加电压而在氩气氛下使用RF电源对衬底一侧施加电压来在衬底近旁形成 等离子体，以对表面进行改性。另外，也可以使用氮、氦、氧等代替氩气氛。在本实施方式中，通过第四光刻工序对栅极绝缘层选择性地进行蚀刻来形成到达 栅电极层421b的接触孔，但是没有特别的限制，而也可以在对氧化物半导体膜进行蚀刻之 后在氧化物半导体层上形成抗蚀剂掩模，以形成到达栅电极层421b的接触孔，此时优选进 行反溅射来去除附着在氧化物半导体层及栅极绝缘层402表面上的抗蚀剂残渣等。另外，也可以在栅极绝缘层上形成氧化物半导体膜之后，在氧化物半导体膜上形 成抗蚀剂掩模，在形成到达栅电极层421b的接触孔之后，去除抗蚀剂掩模，然后在氧化物 半导体膜上再次形成抗蚀剂掩模，对氧化物半导体膜选择性地进行蚀刻，以加工为岛状氧 化物半导体层。另外，也可以采用如下栅极绝缘层，该栅极绝缘层是在形成氧化物半导体膜之前 在惰性气体气氛(氮或氦、氖、氩等)下进行加热处理(400°c以上且低于衬底的应变点)而 去除包含在层内的氢及水等的杂质的栅极绝缘层。在本实施方式中，因为通过第四光刻工序对栅极绝缘层选择性地进行蚀刻来形成 到达栅电极层421b的接触孔，优选在形成接触孔之后在惰性气体气氛(氮或氦、氖、氩等)下进行加热处理(400°C以上且低于衬底的应变点)而去除包含在层内的氢及水等的杂质， 然后形成氧化物半导体膜。接着，通过第五光刻工序将氧化物半导体膜加工为岛状氧化物半导体层。另外，也 可以通过喷墨法形成用于形成岛状氧化物半导体层的抗蚀剂掩模。当通过喷墨法形成抗蚀 剂掩模时不使用光掩模，因此可以降低制造成本。接着，进行氧化物半导体层的脱水化或脱氢化。将进行脱水化或脱氢化的第一加 热处理的温度设定为400°C以上且低于衬底的应变点，优选设定为425°C以上。注意，当采 用425°C以上的温度时加热处理时间是1小时以下即可，但是当采用低于425°C的温度时加 热处理时间长于1小时。在此，将衬底放入到加热处理装置之一的电炉中，在氮气氛下对氧 化物半导体层进行加热处理，然后不使其接触于大气而防止水或氢等的杂质再次混入到氧 化物半导体层，而形成氧化物半导体层。在本实施方式中，在氮气氛下使用同一炉将氧化 物半导体层的温度从进行氧化物半导体层的脱水化或脱氢化所需的加热温度T缓冷到水 无法再次混入的温度，具体而言，在氮气氛下将氧化物半导体层的温度降低到比加热温度T 低100°C以上的温度。另外，不局限于氮气氛，而在其他惰性气体(氦、氖、氩等)气氛下进 行脱水化或脱氢化。另外，在第一加热处理中，优选氮或氦、氖、氩等的稀有气体不包含水、氢 等。另外，优选将导入于加热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为 6N(99. 9999%)以上，更优选设定为7N(99. 99999% )以上(即，将杂质浓度设定为Ippm以 下，优选设定为0. Ippm以下)。另外，根据第一加热处理的条件、氧化物半导体膜的材料或栅电极层451a、451b 的材料，也有时进行晶化，而形成微晶膜或多晶膜。在第一加热处理之后，成为氧缺乏型而 成为被低电阻化的氧化物半导体层403、453(参照图1B)。在第一加热处理之后，其载流子 浓度与刚形成之后的氧化物半导体膜相比更高，以成为优选具有1 X IO1Vcm3以上的载流子 浓度的氧化物半导体层403、453。例如，当作为栅电极层451a、451b使用氧化铟氧化锡合金 膜时以450°C且1小时的热处理进行晶化，而当作为栅电极层451a、451b使用包含氧化硅的 氧化铟氧化锡合金膜时不进行晶化。另外，也可以对加工成岛状氧化物半导体层之前的氧化物半导体膜进行氧化物半 导体层的第一加热处理。在此情况下，在第一加热处理之后从加热装置拿出衬底，以进行第 五光刻工序。接着，在通过溅射法在栅极绝缘层402及氧化物半导体层403、453上形成氧化物 绝缘膜之后，通过第六光刻工序形成抗蚀剂掩模，选择性地进行蚀刻来形成氧化物绝缘层 426a、426b，然后去除抗蚀剂掩模。当该阶段时，形成有氧化物半导体层的接触于氧化物绝 缘层的区域，并且该区域中的重叠于栅电极层、栅极绝缘层和氧化物绝缘层426a的区域成 为沟道形成区。另外，也形成有与覆盖氧化物半导体层的边缘及侧面的氧化物绝缘层426b 重叠的区域。另外，通过第六光刻工序形成到达栅极绝缘层421b的接触孔和到达漏电极层 455b的接触孔。将氧化物绝缘膜的厚度至少设定为Inm以上，并且可以适当地使用溅射法等的防 止水、氢等的杂质混入到氧化物绝缘膜的方法来形成氧化物绝缘膜。在本实施方式中，使用 溅射法形成氧化硅膜作为氧化物绝缘膜。当形成膜时的衬底温度设定为室温以上且300°C以下即可，在本实施方式中将该衬底温度设定为100°C。可以在稀有气体(典型为氩)气氛 下、在氧气氛下或者在稀有气体(典型为氩)和氧的气氛下通过溅射法形成氧化硅膜。另 外，作为靶，可以使用氧化硅靶或硅靶。例如，可以使用硅靶在氧及稀有气体气氛下通过溅 射法形成氧化硅。接触于被低电阻化的氧化物半导体层地形成的氧化物绝缘膜使用不包含 水分、氢离子、OH—等的杂质且阻挡上述杂质从外部侵入的无机绝缘膜，典型地使用氧化硅 膜、氮氧化硅膜、氧化铝膜或者氧氮化铝膜等。在本实施方式中，以如下条件形成膜使用纯度为6N且柱状多晶B掺杂的硅靶 (电阻值0. 01 Ω cm)；衬底和靶之间的距离(T-S间距离)是89mm ；压力是0. 4Pa ；直流(DC) 电源是6kW;在氧(氧流量比率是100%)气氛下；以及使用DC溅射法。将膜厚度设定为 300nmo接着，在惰性气体气氛下或氮气体气氛下进行第二加热处理(优选是200°C以上 且400°C以下，例如250°C以上且350°C以下)(参照图1C)。例如，在氮气氛下进行250°C且 1小时的第二加热处理。当进行第二加热处理时，在重叠于氧化物绝缘层426b的氧化物半 导体层403的端部和重叠于氧化物绝缘层426a的氧化物半导体层403的一部分与氧化物 绝缘层接触的状态下进行加热。另外，当进行第二加热处理时，在不重叠于氧化物绝缘层的 氧化物半导体层的一部分露出的状态下进行加热。当在氧化物半导体层403露出的状态下 在氮或惰性气体气氛下进行加热处理时，可以实现氧化物半导体层中的露出且被高电阻化 (被I型化)的区域的低电阻化。另外，氧化物绝缘层426a接触于氧化物半导体层的成为 沟道形成区的区域上地形成，并用作沟道保护层。另外，进行第二加热处理的时序不局限于刚结束第六光刻工序之后，只要在第六 光刻工序之后的工序中进行就没有特别的限制。接着，在栅极绝缘层402、氧化物绝缘层426a、426b以及氧化物半导体层上形成导 电膜，然后通过第七光刻工序形成抗蚀剂掩模，选择性地进行蚀刻来形成源电极层425a及 漏电极层425b (参照图1D)。另外，如图ID所示，也形成电连接到栅电极层421b的连接电 极层429和电连接到漏电极层455b的连接电极层452。作为导电膜的形成方法，使用溅射 法或真空蒸镀法(电子束蒸镀法等)、电弧放电离子电镀法、喷射法。作为导电膜，使用选 自Ti、M0、W、Al、Cr、CU、Ta中的元素、以上述元素为成分的合金、组合上述元素的合金膜等。 导电膜不局限于包含上述元素的单层，而可以采用两层以上的叠层。在本实施方式中，形成 钛膜(厚度是IOOnm)、铝膜(厚度是200nm)、钛膜(厚度是IOOnm)的三层结构。另外，也 可以使用氮化钛膜代替Ti膜。另外，在第七光刻工序中，有如下部分，即选择性地只去除接触于氧化物半导体层 上的导电膜。因此，因为选择性地只去除接触于氧化物半导体层上的导电膜，所以通过作为 碱性的蚀刻剂使用过氧化氢氨水(过氧化氢水氨水水=5 2 2)等，可以选择性地 去除导电膜，并残留由In-Ga-Zn-O类氧化物半导体构成的氧化物半导体层。另外，也可以通过喷墨法形成用来形成源电极层425a、漏电极层425b的抗蚀剂掩 模。当通过喷墨法形成抗蚀剂掩模时不使用光掩模，所以可以缩减制造成本。接着，在氧化物绝缘层426a、426b、源电极层425a、漏电极层425b、连接电极层429 及连接电极层452上形成绝缘层428 (参照图1E)。作为绝缘层428，使用氮化硅膜、氮氧化 硅膜或氮化铝膜等。在本实施方式中，使用RF溅射法形成氮化硅膜的绝缘层428。
通过上述工序，可以在同一衬底上形成两种薄膜晶体管、沟道保护型薄膜晶体管 450、底接触型薄膜晶体管460。在沟道保护型薄膜晶体管450中，为了将沟道形成区的沟道长度L设定得短，即 0. Iym以上且2 μ m以下，将氧化物绝缘层的宽度设定得窄，以实现工作速度快的薄膜晶体 管。底接触型薄膜晶体管460的沟道长度比沟道保护型薄膜晶体管450长，以实现截止电 流降低的薄膜晶体管。另外，底接触型薄膜晶体管460的除了连接电极层452之外的部分 由具有透光性的材料构成。当制造发光装置时，在一个像素中配置多个薄膜晶体管。例如，在与发光元件电连 接的驱动TFT中，将沟道长度L设定为55 μ m,将沟道宽度W设定为20 μ m。在与驱动TFT 的栅电极层电连接的选择TFT中，将沟道长度L设定为25 μ m,将沟道宽度W设定为60 μ m。 另外，将沟道长度方向的源电极层与栅电极层重叠的宽度设定为5 μ m，而将沟道长度方向 的漏电极层与栅电极层重叠的宽度设定为5 μ m。作为驱动TFT和选择TFT，使用底接触型 薄膜晶体管460的结构。另外，当制造发光装置时，设置与驱动TFT的源电极层电连接的电源供给线，该电 源供给线与栅极布线交叉，并且该电源供给线使用与由导电膜构成的连接电极层429相同 的材料和相同的工序形成。或者，电源供给线与源极布线交叉，并且该电源供给线使用与栅 电极层421b相同的材料和相同的工序形成。另外，当制造发光装置时，发光元件的一方的电极与驱动TFT的漏电极层电连接， 并且设置与发光元件的另一方的电极电连接的共同电位线。另外，该共同电位线使用与由 导电膜构成的连接电极层429相同的材料和相同的工序形成。或者，共同电位线使用与栅 电极层421b相同的材料和相同的工序形成。另外，当制造发光装置时，设置如下连接部，该连接部在一个像素中具有多个薄膜 晶体管，并连接一方的薄膜晶体管的栅电极层与另一方的薄膜晶体管的漏电极层。该连接 部通过与电连接到栅电极层421b的连接电极层429相同工序形成。另外，当在同一衬底上形成驱动电路时，例如使用沟道保护型薄膜晶体管450，将 沟道长度L设定为2 μ m,并且将沟道宽度W设定为50 μ m。另外，将沟道长度方向的第三区 域的宽度和第四区域的宽度分别设定为2 μ m。另外，将沟道长度方向的源电极层与栅电极 层重叠的宽度设定为2 μ m，并且将沟道长度方向的漏电极层与栅电极层重叠的宽度设定为 2 μ m0在同一衬底上形成多种电路，在本实施方式中形成驱动电路和像素部，并且通过 根据驱动电路和像素部的特点分别使用沟道保护型薄膜晶体管450或者底接触型薄膜晶 体管460，可以实现优化。实施方式2在本实施方式中，示出使用实施方式1所示的多个薄膜晶体管和利用电致发光的 发光元件来制造有源矩阵型发光显示装置的一个例子。根据其发光材料是有机化合物还是无机化合物对利用电致发光的发光元件进行 区别，一般前者称为有机EL元件，而后者称为无机EL元件。在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到 包含发光有机化合物的层，以电流流过。而且，通过这些载流子(电子和空穴)重新结合，发光有机化合物形成激发态，并且当该激发态恢复到基态时获得发光。根据该机理，这种发 光元件称为电流激发型发光元件。无机EL元件根据其元件结构分类为分散型无机EL元件和薄膜型无机EL元件。分 散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，并且其发光机理是利 用施主能级和受主能级的施主_受主重新结合型发光。薄膜型无机EL元件具有利用电介 质层夹持发光层并还利用电极夹持该夹有发光层的电介质层的结构，并且其发光机理是利 用金属离子的内层电子跃迁的定域型发光。另外，在此，使用有机EL元件作为发光元件而 进行说明。图2是示出可以使用数字时间灰度级驱动的像素结构的一个例子作为半导体装 置的例子的图。说明可以使用数字时间灰度级驱动的像素的结构以及像素的工作。在此示出在一 个像素中使用两个η沟道型晶体管的例子，在该η沟道型晶体管中将氧化物半导体层用于 沟道形成区。像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容元件 6403。在开关晶体管6401中，栅极与扫描线6406连接，第一电极(源电极和漏电极中的一 方)与信号线6405连接，并且第二电极(源电极和漏电极中的另一方)与驱动晶体管6402 的栅极连接。在驱动晶体管6402中，栅极通过电容元件6403与电源线6407连接，第一电 极与电源线6407连接，第二电极与发光元件6404的第一电极(像素电极)连接。发光元 件6404的第二电极相当于共同电极6408。共同电极6408与形成在同一衬底上的共同电位 线电连接。另外，将发光元件6404的第二电极(共同电极6408)设定为低电源电位。另外， 低电源电位是指以电源线6407所设定的高电源电位为基准满足低电源电位 < 高电源电位 的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位 差施加到发光元件6404上，为了使电流流过发光元件6404以使发光元件6404发光，以使 高电源电位与低电源电位的电位差成为发光元件6404的正向阈值电压以上的方式分别设 定电位。另外，还可以使用驱动晶体管6402的栅极电容代替电容元件6403而省略电容元 件6403。至于驱动晶体管6402的栅极电容，也可以在沟道区与栅电极之间形成有电容。在此，当采用电压输入电压驱动方式时，对驱动晶体管6402的栅极输入能够使驱 动晶体管6402充分处于导通或截止的两个状态的视频信号。即，使驱动晶体管6402在线 形区域中工作。由于使驱动晶体管6402在线形区域中工作，所以将比电源线6407的电压 高的电压施加到驱动晶体管6402的栅极。另外，对信号线6405施加(电源线电压+驱动 晶体管6402的Vth)以上的电压。另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入 不同，可以使用与图2相同的像素结构。当进行模拟灰度级驱动时，对驱动晶体管6402的栅极施加(发光元件6404的正 向电压+驱动晶体管6402的Vth)以上的电压。发光元件6404的正向电压是指设定为所 希望的亮度时的电压，至少包括正向阈值电压。另外，通过输入使驱动晶体管6402在饱和 区域中工作的视频信号，可以使电流流过发光元件6404。为了使驱动晶体管6402在饱和区域中工作，将电源线6407的电位设定得高于驱动晶体管6402的栅极电位。通过将视频信 号设定为模拟方式，可以使与视频信号对应的电流流过发光元件6404，而进行模拟灰度级 驱动。此外，图2所示的像素结构不局限于此。例如，也可以还对图2所示的像素追加开 关、电阻元件、电容元件、晶体管或逻辑电路等。接着，参照图3A至3C说明发光元件的结构。在此，以驱动TFT是η型的情况为例 子来说明像素的截面结构。用于图3Α、图3Β和图3C的半导体装置的驱动TFT7001、7011、 7021可以与实施方式1所示的薄膜晶体管同样地制造，并且驱动TFT7001、7011、7021是包 括氧化物半导体层的可靠性高的薄膜晶体管。为了取出发光，发光元件的阳极或阴极的至少一方是透明的即可。而且，在衬底上 形成薄膜晶体管及发光元件，并且发光元件有如下结构，即从与衬底相反的面得到发光的 顶部发射结构、从衬底一侧的面得到发光的底部发射结构以及从衬底一侧及与衬底相反的 面得到发光的双面发射结构。图2所示的像素结构可以应用于任何发射结构的发光元件。使用图3A说明顶部发射结构的发光元件。示出当驱动TFT7001是η型，并且从发光元件7012发射的光穿过到阴极7013 — 侧时的像素的截面图。在图3Α中，在通过连接电极层7030与驱动TFT7011电连接的具有 透光性的导电膜7017上形成有发光元件7012的阴极7013，并且在阴极7013上按顺序层叠 有EL层7014、阳极7015。另外，连接电极层7030通过形成在氧化物绝缘层7031中的接触 孔与驱动TFT7011的漏电极层电连接。作为具有透光性的导电膜7017，可以使用包含氧化钨的铟氧化物、包含氧化钨的 铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、 添加有氧化硅的铟锡氧化物等。另外，阴极7013可以使用各种各样的材料，但是优选使用功函数小的材料，例如， Li、Cs等的碱金属；Mg、Ca、Sr等的碱土金属；包含它们的合金(Mg:Ag，Al :Li等)；以及Yb、 Er等的稀土金属等。在图3A中，将阴极7013的厚度设定为透过光的厚度(优选是5nm至 30nm左右)。例如，作为阴极7013，使用20nm的铝膜。另外，也可以在层叠形成具有透光性的导电膜和铝膜之后选择性地进行蚀刻来形 成具有透光性的导电膜7017和阴极7013，此时可以使用相同掩模进行蚀刻，所以是优选 的。另外，使用分隔壁7019覆盖阴极7013的边缘部。分隔壁7019使用聚酰亚胺、丙 烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜、无机树脂膜或有机聚硅氧烷形成。优选以如 下方式形成分隔壁7019 尤其使用感光树脂材料；在阴极7013上形成开口部；该开口部的 侧壁成为具有曲率的倾斜面。当作为分隔壁7019使用感光树脂材料时，可以省略形成抗蚀 剂掩模的工序。而且，形成在阴极7013及分隔壁7019上的EL层7014可以由单层或多个层的叠 层构成。当EL层7014由多个层构成时，在阴极7013上按顺序层叠电子注入层、电子传输 层、发光层、空穴传输层、空穴注入层。注意，不需要设置上述的所有层。另外，不局限于上述层叠顺序，而也可以在阴极7013上依次层叠空穴注入层、空 穴传输层、发光层、电子传输层、电子注入层。但是，当比较耗电量时，当在阴极7013上依次形成电子注入层、电子传输层、发光层、空穴传输层、空穴注入层时耗电量少，因此是优选 的。另外，作为形成在EL层7014上的阳极7015，可以使用各种各样的材料。但是优 选使用功函数大的材料，例如&N、Ti、W、Ni、Pt、Cr等或ΙΤ0、ΙΖ0, ZnO等的透明导电材料。 另外，在阳极7015上使用屏蔽膜7016，例如起到遮光作用的金属、反射光的金属等。在本实 施方式中，作为阳极7015使用ITO膜，而作为屏蔽膜7016使用Ti膜。使用阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图 3A所示的元件结构中，从发光元件7012发射的光如箭头所示那样发射到阴极7013 —侧。另外，图3A示出作为栅电极层使用具有透光性的导电膜的例子，其中使从发光元 件7012发射的光通过滤色片层7033，并通过薄膜晶体管7011的栅电极层或源电极层而射 出。通过作为薄膜晶体管7011的栅电极层、漏电极层使用具有透光性的导电膜，可以提高 开口率。滤色片层7033分别使用喷墨法等的液滴喷射法、印刷法、利用光刻技术的蚀刻方 法等形成。另外，使用外敷层7034覆盖滤色片层7033，并且使用保护绝缘层7035覆盖外敷层 7034。另外，虽然在图3A中外敷层7034的厚度薄，但是外敷层7034具有将起因于滤色片 层7033的凹凸平坦化的功能。另外，形成在保护绝缘层7035及绝缘层7032中且到达连接电极层7030的接触孔 配置在与分隔壁7019重叠的位置上。因为图3A是作为连接电极层7030使用金属导电膜 的例子，所以通过采用层叠到达连接电极层7030和接触孔、分隔壁7019、连接电极层7030 的布局，可以提高开口率。接着，使用图3B说明具有双面发射结构的发光元件。在图3B中，在通过连接电极层7040与驱动TFT7021电连接的具有透光性的导 电膜7027上形成有发光元件7022的阴极7023，并且在阴极7023上按顺序层叠有发光层 7024、阳极7025。另外，连接电极层7040通过形成在氧化物绝缘层7041中的接触孔与驱动 TFT7021的漏电极层电连接。作为具有透光性的导电膜7027，可以使用如下具有透光性的导电膜，即包含氧化 钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化 物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等。另外，作为阴极7023可以使用各种各样的材料，但是优选使用功函数小的材料， 例如，Li、Cs等的碱金属；Mg、Ca、Sr等的碱土金属；包含它们的合金(Mg: Ag，Al Li等)；以 及Yb、Er等的稀土金属等。在本实施方式中，将阴极7023的厚度设定为透过光的厚度(优 选是5nm至30nm左右)。例如，作为阴极7023，使用20nm的铝膜。另外，也可以在层叠形成具有透光性的导电膜和铝膜之后选择性地进行蚀刻来形 成具有透光性的导电膜7027和阴极7023，此时可以使用相同掩模进行蚀刻，所以是优选 的。另外，使用分隔壁7029覆盖阴极7023的边缘部。分隔壁7029使用聚酰亚胺、丙 烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜、无机树脂膜或有机聚硅氧烷形成。优选以如 下方式形成分隔壁7029 尤其使用感光树脂材料；在阴极7023上形成开口部；该开口部的侧壁成为具有曲率的倾斜面。当作为分隔壁7029使用感光树脂材料时，可以省略形成抗蚀 剂掩模的工序。而且，形成在阴极7023及分隔壁7029上的EL层7024可以由单层或多个层的叠 层构成。当EL层7024由多个层构成时，在阴极7023上按顺序层叠电子注入层、电子传输 层、发光层、空穴传输层、空穴注入层。注意，不需要设置上述的所有层。另外，不局限于上述层叠顺序，而也可以在阴极7023上依次层叠空穴注入层、空 穴传输层、发光层、电子传输层、电子注入层。但是，当比较耗电量时，当在阴极7023上依 次形成电子注入层、电子传输层、发光层、空穴传输层、空穴注入层时耗电量少，因此是优选 的。另外，作为形成在EL层7024上的阳极7025，可以使用各种各样的材料。但是优选 使用功函数大的材料，例如ΙΤΟ、IZO、ZnO等的透明导电材料。在本实施方式中，作为阳极 7025，使用包含氧化硅的ITO膜。由阴极7023及阳极7025夹有发光层7024的区域相当于发光元件7022。在图 3B所示的元件结构中，从发光元件7022发射的光如箭头所示那样向阳极7025 —侧和阴极 7023 一侧这两侧出射。另外，图3B示出作为栅电极层使用具有透光性的导电膜的例子，其中使从发光元 件7022发射到阴极7023 —侧的光通过滤色片层7043，并通过薄膜晶体管7021的栅电极层 或源电极层而射出。通过作为薄膜晶体管7021的栅电极层、源电极层使用具有透光性的导 电膜，可以使阳极7025 —侧的开口率和阴极7023 —侧的开口率大致相同。滤色片层7043分别使用喷墨法等的液滴喷射法、印刷法、利用光刻技术的蚀刻方 法等形成。另外，使用外敷层7044覆盖滤色片层7043，并且使用保护绝缘层7045覆盖外敷层 7044。另外，形成在保护绝缘层7045及绝缘层7042中且到达连接电极层7040的接触孔 配置在与分隔壁7029重叠的位置上。因为图3B是作为连接电极层7040使用金属导电膜 的例子，所以通过采用层叠到达连接电极层7040和接触孔、分隔壁7029、连接电极层7040 的布局，可以使阳极7025 —侧的开口率和阴极7023 —侧的开口率大致相同。但是当使用具有双面发射结构的发光元件来使两侧的显示面采用全彩色显示时， 来自阳极7025 —侧的光不通过滤色片层7043，因此优选在阳极7025的上方另行设置具备 滤色片层的密封衬底。使用图3C说明顶部发射结构的发光元件。图3C示出当驱动TFT7001是η型，并且从发光元件7002发射的光穿过到阳极7005 一侧时的像素的截面图。在图3C中，形成有通过连接电极层7050与驱动TFT7001电连接 的发光元件7002的阴极7003，并且在阴极7003上按顺序层叠有EL层7004、阳极7005。另外，阴极7003可以使用各种各样的材料，但是优选使用功函数小的材料，例如 具体而言，Li、Cs等的碱金属；Mg、Ca、Sr等的碱土金属；包含它们的合金(Mg:Ag，Al:Li 等)；以及Yb、Er等的稀土金属等。另外，使用分隔壁7009覆盖阴极7003的边缘部。分隔壁7009使用聚酰亚胺、丙 烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜、无机树脂膜或有机聚硅氧烷形成。优选以如下方式形成分隔壁7009 尤其使用感光树脂材料；在阴极7003上形成开口部；该开口部的 侧壁成为具有曲率的倾斜面。当作为分隔壁7009使用感光树脂材料时，可以省略形成抗蚀 剂掩模的工序。而且，形成在阴极7003及分隔壁7009上的EL层7004可以由单层或多个层的叠 层构成。当EL层7004由多个层构成时，在阴极7003上按顺序层叠电子注入层、电子传输 层、发光层、空穴传输层、空穴注入层。注意，不需要设置上述的所有层。另外，不局限于上述层叠顺序，而也可以在阴极7003上依次层叠空穴注入层、空 穴传输层、发光层、电子传输层、电子注入层。当以上述顺序层叠时，阴极7003用作阳极。在图3C中，在依次形成Ti膜、铝膜、Ti膜的叠层上依次形成空穴注入层、空穴传 输层、发光层、电子传输层、电子注入层，并且在其上形成Mg:Ag合金薄膜和ITO的叠层。但是，当比较耗电量时，优选在阴极7003上依次形成电子注入层、电子传输层、发 光层、空穴传输层、空穴注入层，因为此时耗电量少。阳极7005使用具有透光性的导电材料形成，例如可以使用如下具有透光性的导 电膜，即包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含 氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等。使用阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图 3C所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005 —侧。另外，图3C示出作为TFT7001使用薄膜晶体管460的例子，但是没有特别的限制， 而也可以使用薄膜晶体管450。当作为TFT7001使用薄膜晶体管450时，使阴极7003与漏 电极层电连接。另外，在图3C中，TFT7001的漏电极层通过氧化物绝缘层7051与连接电极层7050 电连接，并且连接电极层7050通过保护绝缘层7052及绝缘层7055与阴极7003电连接。作 为平坦化绝缘层7053，可以使用如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧树脂等 的树脂材料。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅 氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些 材料形成的绝缘膜来形成平坦化绝缘层7053。对平坦化绝缘层7053的形成方法没有特别 的限制，而可以根据其材料利用溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨 法、丝网印刷、胶版印刷等)等的方法；刮片、辊涂机、幕涂机、刮刀涂布机等的设备。另外，为了使阴极7003与相邻的像素的阴极7008绝缘，设置分隔壁7009。分隔 壁7009使用聚酰亚胺、丙烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜、无机树脂膜或有机 聚硅氧烷形成。优选以如下方式形成分隔壁7009 尤其使用感光树脂材料；在阴极7003上 形成开口部；该开口部的侧壁成为具有曲率的倾斜面。当作为分隔壁7009使用感光树脂材 料时，可以省略形成抗蚀剂掩模的工序。另外，在图3C的结构中，当进行全彩色显示时，例如以发光元件7001为绿色发光 元件，以相邻的一方的发光元件为红色发光元件，以另一方的发光元件为蓝色发光元件。另 外，也可以制造利用上述三种发光元件和白色元件的四种发光元件来能够进行全彩色显示 的发光显示装置。另外，在图3C的结构中，也可以以所配置的所有多个发光元件为白色发光元件， 在发光元件7002的上方配置具有滤色片等的密封衬底，以制造能够进行全彩色显示的发光显示装置。通过形成显示白色等的单色发光的材料并组合滤色片、颜色转换层来可以进 行全彩色显示。当然也可以进行单色发光的显示。例如，既可以使用白色发光形成照明装置，又可 以使用单色发光形成区域彩色型发光装置。另外，若有需要，也可以设置圆偏振片等的偏振薄膜等的光学薄膜。注意，虽然在此描述了用作发光元件的有机EL元件，但是也可以设置无机EL元件 作为发光元件。注意，虽然在此示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)与发光元件 电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。实施方式3在本实施方式中，示出如下例子即使用实施方式1所示的多个薄膜晶体管在同 一衬底上形成像素部和驱动电路，以制造有源矩阵型发光显示装置。在实施方式1中图示出两个薄膜晶体管和连接部的截面，而在本实施方式中也图 示出布线交叉部及电容部而说明。图4是示出在第一电极(像素电极)上形成EL层之前的衬底状态的截面图。另 外，使用相同附图标记说明与图IE相同的部分。在图4中，与第一电极457电连接的驱动TFT是底栅型薄膜晶体管460，在本实施 方式中，可以根据实施方式1制造该TFT。在根据实施方式1形成绝缘层428之后，依次形成绿色滤色片层456、蓝色滤色片 层、红色滤色片层。各滤色片层分别通过印刷法、喷墨法、使用光刻技术的蚀刻方法等形成。 通过设置滤色片层，可以进行滤色片层和发光元件的位置对准，而不依赖于密封衬底的贴 合精度。接着，形成覆盖绿色滤色片层456、蓝色滤色片层及红色滤色片层的外敷层458。 外敷层458使用具有透光性的树脂。在此示出使用RGB的三种颜色来进行全彩色显示的例子，但是不局限于此，也可 以使用RGBW的四种颜色来进行全彩色显示。接着，形成覆盖外敷层458及绝缘层428的保护绝缘层413。保护绝缘层413使 用无机绝缘膜，例如使用氮化硅膜、氮化铝膜、氮氧化硅膜、氧氮化铝膜等。通过保护绝缘层 413采用与绝缘层428相同的组成，当然后形成接触孔时可以以一次工序进行蚀刻，所以是 优选的。接着，通过光刻工序对保护绝缘层413及绝缘层428选择性地进行蚀刻来形成到 达连接电极层452的接触孔。另外，通过该光刻工序对端子部的保护绝缘层413及绝缘层 428选择性地进行蚀刻来使端子电极的一部分露出。另外，为了连接然后形成的发光元件的 第二电极与共同电位线，也形成到达共同电位线的接触孔。接着，形成具有透光性的导电膜，并且通过光刻工序形成与连接电极层452电连 接的第一电极457。接着，覆盖第一电极457的边缘部地形成分隔壁459。分隔壁459使用聚酰亚胺、 丙烯酸树脂、聚酰胺、环氧树脂等的有机树脂膜、无机树脂膜或有机聚硅氧烷形成。优选以 如下方式形成分隔壁459 尤其使用感光树脂材料；在第一电极457上形成开口部；该开口部的侧壁成为具有曲率的倾斜面。当作为分隔壁459使用感光树脂材料时，可以省略形成 抗蚀剂掩模的工序。通过上述工序可以得到图4所示的衬底状态。在以后的工序中，如在实施方式2 中示出其一个例子那样，在第一电极457上形成EL层，在EL层上形成第二电极，以形成发 光元件。另外，第二电极与共同电位线电连接。另外，如图4所示那样在像素部中形成电容部。图4所示的电容部以栅极绝缘层 402为电介质并由电容布线层430和电容电极层431形成。另外，在发光装置中，电容布线 层430是电源供给线的一部分，而电容电极层431是驱动TFT的栅电极层的一部分。另外，在布线交叉部中，为了如图4所示那样降低寄生电容，采用在栅极布线层 421c和源极布线层422之间层叠栅极绝缘层402及氧化物绝缘层426b的结构。另外，虽然 在图4中示出作为栅极布线层421c使用金属导电膜的例子，但是栅极布线层421c也可以 使用具有与薄膜晶体管460的栅电极层451a相同的透光性的导电膜形成。另外，在图4中，配置在驱动电路中的TFT是沟道保护型薄膜晶体管450，在本实施 方式中可以根据实施方式1制造该TFT。另外，在图4中，配置在驱动电路中的至少一个TFT是薄膜晶体管450，在本实施方 式中可以根据实施方式1制造该TFT。另外，也可以在驱动电路的薄膜晶体管450的氧化物半导体层上方设置导电层 417。导电层417可以使用与第一电极457相同材料和相同工序形成。通过将导电层417设置在与氧化物半导体层的沟道形成区423重叠的位置上，在 用来调查薄膜晶体管的可靠性的偏压-温度测试(以下，称为BT测试)中可以减少BT测 试前后的薄膜晶体管450的阈值电压的变化量。另外，导电层417的电位可以与栅电极层 421a相同或不同，并且导电层417可以用作第二栅电极层。另外，导电层417的电位可以是 GND、OV或浮动状态。另外，因为静电等容易损坏薄膜晶体管，所以优选在与像素部或驱动电路相同的 衬底上设置保护电路。保护电路优选利用使用氧化物半导体的非线性元件构成。例如，保 护电路设置在像素部和扫描线输入端子及信号线输入端子之间。在本实施方式中，设置多 个保护电路，不使静电等对扫描线、信号线及电容总线施加冲击电压而损坏像素晶体管等。 因此，保护电路采用当施加冲击电压时向公共布线释放电荷的结构。另外，保护电路包括隔 着扫描线并联配置的非线性元件。非线性元件由二极管等的二端子元件或晶体管等的三端 子元件构成。例如，也可以与像素部的像素晶体管460相同的工序形成保护电路，例如通过 连接栅极端子和漏极端子，可以使其具有与二极管同样的特性。本实施方式可以与实施方式1或实施方式2自由地组合。实施方式4此外，在本实施方式中，图5A1及图5A2和图5B1及图5B2示出设置在与薄膜晶体 管同一衬底上的端子部的结构的一个例子。另外，在图5A1及图5A2和图5B1及图5B2中， 使用与图4相同的附图标记说明相同的部分。图5A1、图5A2分别图示栅极布线端子部的截面图及俯视图。图5A1相当于沿着 图5A2中的线C1-C2的截面图。在图5A1中，形成在绝缘层428和保护绝缘层413的叠层 上的导电层415是用作输入端子的用于连接的端子电极。另外，在图5A1中，在端子部中，使用与栅极布线层421c相同的材料形成的第一端子411隔着栅极绝缘层402与使用与源 极布线层422相同的材料形成的连接电极层412重叠，并且利用导电层415实现导通。另 外，导电层415可以使用与第一电极457相同的具有透光性的材料和与第一电极457相同 的工序形成。此外，图5B1及图5B2分别示出源极布线端子部的截面图及俯视图。另外，图5B1 相当于沿着图5B2中的线C3-C4的截面图。在图5B1中，形成在绝缘层428和保护绝缘层 413的叠层上的导电层418是用作输入端子的用于连接的端子电极。另外，在图5B1中，在 端子部中，使用与栅极布线层421c相同的材料形成的电极层416隔着栅极绝缘层402与电 连接到源极布线的第二端子414的下方重叠。电极层416不与第二端子414电连接，并且 通过将电极层416设定为与第二端子414不同的电位，例如浮动状态、GND、0V等，可以形成 用于对杂波的措施的电容或用于对静电的措施的电容。此外，第二端子414通过绝缘层428 和保护绝缘层413与导电层418电连接。另外，导电层418可以使用与第一电极457相同 的具有透光性的材料和与第一电极457相同的工序形成。根据像素密度设置多个栅极布线、多个源极布线、多个共同电位线及多个电源供 给线。此外，在端子部中，排列地配置多个具有与栅极布线相同的电位的第一端子、多个具 有与源极布线相同的电位的第二端子、多个具有与电源供给线相同的电位的第三端子、多 个具有与共同电位线相同的电位的第四端子等。各端子的数量可以是任意的，实施者适当 地决定各端子的数量，即可。本实施方式可以与实施方式1、实施方式2或实施方式3自由地组合。实施方式5在本实施方式中，说明实施方式2所示的用于图3A及图3C的发光元件的元件结 构的一个例子。图6A所示的元件结构具有在一对电极(第一电极1001、第二电极1002)之间夹有 包括发光区域的EL层1003的结构。此外，在以下本实施方式的说明中，作为例子，将第一 电极1001用作阳极，而将第二电极1002用作阴极。此外，EL层1003至少包括发光层而形成即可，也可以采用除了发光层以外还包括 功能层的叠层结构。作为发光层以外的功能层，可以使用包含空穴注入性高的物质、空穴传 输性高的物质、电子传输性高的物质、电子注入性高的物质、双极性的物质(电子及空穴的 传输性高的物质)等的层。具体而言，可以将空穴注入层、空穴传输层、电子传输层、电子注 入层等的功能层适当地组合而使用。在图6A所示的发光元件中，产生在第一电极1001和第二电极1002之间的电位差 引起电流流过，而在EL层1003中空穴和电子重新结合，以得到发光。换言之，在EL层1003 中形成发光区域。发光经过第一电极1001和第二电极1002中的一方或双方而被取出到外部。因此， 第一电极1001和第二电极1002中的一方或双方使用透光物质形成。另外，多个EL层可以如图6B所示那样层叠在第一电极1001和第二电极1002之 间。当EL层具有η (η是2以上的自然数)层的叠层结构时，优选在第m个EL层和第(m+1) 个EL层之间分别设置电荷产生层1004。另外，m是自然数，并是1以上且(n_l)以下。电荷产生层1004除了可以使用有机化合物和金属氧化物的复合材料；金属氧化物；有机化合物和碱金属、碱土金属或这些化合物的复合材料形成之外，还可以适当地组合 这些材料来形成。作为有机化合物和金属氧化物的复合材料，例如包括有机化合物和V205、 MoO3或WO3等的金属氧化物。作为有机化合物，可以使用各种化合物诸如芳香胺化合物、咔 唑衍生物、芳烃、高分子化合物(低聚物、树枝状聚合物、聚合物等)等。此外，作为空穴传 输性有机化合物，优选使用其空穴迁移率为10_6Cm2/VS以上的有机化合物。但是，只要是其 空穴传输性高于其电子传输性的物质，就可以使用这些以外的物质。另外，由于用于电荷产 生层1004的这些材料具有优异的载流子注入性、载流子传输性，所以可以实现发光元件的 低电压驱动。另外，电荷产生层1004也可以组合有机化合物和金属氧化物的复合材料与其他 材料来形成。例如，也可以组合包含有机化合物和金属氧化物的复合材料的层与包含选自 电子供给物质中的一种化合物和电子传输性高的化合物的层而形成电荷产生层1004。另 外，也可以组合包含有机化合物和金属氧化物的复合材料的层与透明导电膜形成电荷产生 层 1004。具有上述结构的发光元件不容易产生能量的移动或灭光等的问题，并且因为具有 上述结构的发光元件的材料的选择范围变大，所以可以容易形成为具有高发光效率和长使 用寿命的发光元件。另外，也容易从一方的EL层得到磷光发光而从另一方的EL层得到荧 光发光。另外，电荷产生层1004具有当对第一电极1001和第二电极1002施加电压时对接 触于电荷产生层1004地形成的一方的EL层1003注入空穴的功能以及对另一方的EL层 1003注入电子的功能。图6B所示的发光元件通过改变用于发光层的发光物质的种类来可以得到各种发 光颜色。另外，通过作为发光物质使用多个不同发光物质，也可以得到宽光谱的发光或白色 发光。当使用图6B所示的发光元件得到白色发光时，多个发光层的组合具有包括红色、 蓝色及绿色的光而发射白色光的结构即可，例如可以举出如下结构即具有包括蓝色的荧 光材料作为发光物质的第一 EL层和包括绿色和红色的磷光材料作为发光物质的第二 EL层 的结构；以及具有呈现红色发光的第一EL层、呈现绿色发光的第二EL层和呈现蓝色发光的 第三EL层的结构。或者，即使采用如下结构也可以获得白色发光，该结构是具有发射处于 补色关系的光的发光层的结构。在层叠有两个EL层的叠层型元件中，当使从第一 EL层获 得的发光颜色和从第二 EL层获得的发光颜色处于补色关系时，作为补色关系可以举出蓝 色和黄色或者蓝绿色和红色等。另外，在上述叠层型元件的结构中，通过在层叠的EL层之间配置电荷产生层，可 以保持低电流密度地实现高亮度区域中的长使用寿命元件。另外，由于可以降低电极材料 的电阻所导致的电压降低，所以可以实现大面积的均勻发光。本实施方式可以与实施方式1至4中的任一个组合。实施方式6在本实施方式中，参照图7A和图7B说明发光显示面板(也称为发光面板)的外 观及截面。图7A是一种面板的平面图，其中利用密封材料在第一衬底与第二衬底之间密封 形成在第一衬底上的薄膜晶体管及发光元件。图7B相当于沿着图7A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫 描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱 动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素 部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b与填料4507 — 起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样，为了不暴露于空气中， 优选使用高气密性且少漏气的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)、覆盖材料进 行封装(密封)。此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫 描线驱动电路4504a、4504b包括多个薄膜晶体管。在图7B中例示包括在像素部4502中的 薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。作为薄膜晶体管4509、4510，可以使用实施方式1所示的包括氧化物半导体层的 高可靠性的薄膜晶体管。作为用于驱动电路的薄膜晶体管4509可以使用实施方式1所示 的薄膜晶体管450，而作为用于像素的薄膜晶体管4509可以使用薄膜晶体管460。在本实 施方式中，薄膜晶体管4509、4510是η沟道型薄膜晶体管。在绝缘层4544上，在与用于驱动电路的薄膜晶体管4509的氧化物半导体层的沟 道形成区重叠的位置上设置有导电层4540。通过在与氧化物半导体层的沟道形成区重叠的 位置上设置导电层4540，可以减少BT测试前后的薄膜晶体管4509的阈值电压的变化量。 另外，导电层4540的电位可以与薄膜晶体管4509的栅电极层相同或不同，并且可以将导电 层4540用作第二栅电极层。另外，导电层4540的电位可以是GND、0V或浮动状态。薄膜晶体管4509形成有用作沟道保护层的绝缘层4541a和覆盖氧化物半导体层 的叠层的边缘部(包括侧面)的绝缘层4541b。另外，薄膜晶体管4510通过连接电极层4548电连接到第一电极4517。另外，形成 有覆盖薄膜晶体管4510的氧化物半导体层的氧化物绝缘层4542。氧化物绝缘层4541a、4541b、4542使用与实施方式1所示的氧化物绝缘层426a、 426b同样的材料及方法形成，即可。另外，形成覆盖氧化物绝缘层4541a、4541b、4542的绝 缘层4544。绝缘层4544使用与实施方式1所示的绝缘层428同样的材料及方法形成，即 可。在薄膜晶体管4510上与发光元件4511的发光区域重叠地形成滤色片层4545。另外，为了减少滤色片层4545表面的凹凸，使用用作平坦化绝缘膜的外敷层4543
进行覆盖。另外，在外敷层4543上形成有绝缘层4546。绝缘层4546使用与实施方式1所示 的保护绝缘层413同样的材料及方法形成，即可。此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第 一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，虽然发光元件4511 的结构是第一电极层4517、电场发光层4512、第二电极层4513的叠层结构，但是不局限于 所示出的结构。可以根据从发光元件4511得到的光的方向等适当地改变发光元件4511的结构。使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是，使 用感光材料，在第一电极层4517上形成开口部，以将该开口部的侧壁形成为具有连续的曲率地形成的倾斜面。电场发光层4512既可以由单层构成，又可以由多个层的叠层构成。也可以在第二电极层4513及分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧 化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像 素部4502的各种信号及电位是从FPC4518a、4518b供给的。连接端子电极4515由与发光元件4511所具有的第一电极4517相同的导电膜形 成，并且端子电极4516由与薄膜晶体管4509的源电极层及漏电极层相同的导电膜形成。连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a所具有的端子。位于从发光元件4511的光的取出方向上的第二衬底需要具有透光性。在此情况 下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸树脂薄膜等的具有透光性的材料。此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂 或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、 PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。例如，作为填料使用氮即可。另外，若有需要，也可以在发光元件的出射面上适当地设置诸如偏振片、圆偏振片 (包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可 以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是利用表面的 凹凸来扩散反射光并降低眩光的处理。信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行 准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路安装。此外，也可以另行仅 形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分而安装。据此，不局限于 图7A和图7B的结构。通过上述工序，可以制造作为半导体装置的可靠性高的发光显示面板(显示面 板)。实施方式7在本实施方式中，下面说明在同一衬底上至少制造驱动电路的一部分和配置在像 素部中的薄膜晶体管的例子。根据实施方式1形成配置在像素部中的薄膜晶体管。此外，因为实施方式1所示 的薄膜晶体管是η沟道型TFT，所以将驱动电路中的可以由η沟道型TFT构成的驱动电路的 一部分形成在与像素部的薄膜晶体管同一衬底上。图9Α示出有源矩阵型显示装置的框图的一个例子。在显示装置的衬底5300上包 括像素部5301 ；第一扫描线驱动电路5302 ；第二扫描线驱动电路5303 ；信号线驱动电路 5304。在像素部5301中配置有从信号线驱动电路5304延伸的多个信号线以及从第一扫描 线驱动电路5302及第二扫描线驱动电路5303延伸的多个扫描线。此外，在扫描线与信号 线的交叉区中分别具有显示元件的像素设置为矩阵状。另外，显示装置的衬底5300通过 FPC(柔性印刷电路)等的连接部连接于时序控制电路5305 (也称为控制器、控制IC)。在图9Α中，在与像素部5301相同的衬底5300上形成第一扫描线驱动电路5302、 第二扫描线驱动电路5303、信号线驱动电路5304。由此，设置在外部的驱动电路等的构件 的数量减少，所以可以实现成本的降低。另外，可以减少当在衬底5300的外部设置驱动电路而使布线延伸时的连接部的连接数量，因此可以提高可靠性或成品率。另外，作为一个例子，时序控制电路5305向第一扫描线驱动电路5302供应第一扫 描线驱动电路启动信号(GSPl)、扫描线驱动电路时钟信号(GCKl)。此外，作为一个例子，时 序控制电路5305向第二扫描线驱动电路5303供应第二扫描线驱动电路启动信号(GSP2) (也称为起始脉冲)、扫描线驱动电路时钟信号(GCK2)。向信号线驱动电路5304供应信号 线驱动电路启动信号(SSP)、信号线驱动电路时钟信号(SCK)、视频信号数据(DATA)(也简 单地称为视频信号)及锁存信号(LAT)。另外，各时钟信号可以是错开其周期的多个时钟信 号或者与使时钟信号反转的信号(CKB) —起供给的信号。另外，可以省略第一扫描线驱动 电路5302和第二扫描线驱动电路5303中的一方。图9B示出在与像素部5301相同的衬底5300上形成驱动频率低的电路(例如，第 一扫描线驱动电路5302、第二扫描线驱动电路5303)，在与像素部5301不同的衬底上形成 信号线驱动电路5304的结构。通过采用该结构，可以使用其场效应迁移率比使用单晶半导 体的晶体管小的薄膜晶体管构成形成在衬底5300上的驱动电路。从而，可以实现显示装置 的大型化、成本的降低或成品率的提高等。另外，实施方式1所示的薄膜晶体管是η沟道型TFT。图IOA和图IOB示出由η沟 道型TFT构成的信号线驱动电路的结构、工作的一个例子而说明。信号线驱动电路具有移位寄存器5601及开关电路5602。开关电路5602具有多个 电路，即开关电路5602_1至5602_Ν(Ν是自然数)。开关电路5602_1至5602_Ν分别具有多 个晶体管，即薄膜晶体管5603_1至5603_k(k是自然数)。对薄膜晶体管5603_1至5603_k 是η沟道型TFT的例子进行说明。以开关电路5602_1为例子说明信号线驱动电路的连接关系。薄膜晶体管5603_1 至5603_k的第一端子分别连接到布线5604_1至5604_k。薄膜晶体管5603_1至5603_k 的第二端子分别连接到信号线Sl至Sk。薄膜晶体管5603_1至5603_k的栅极连接到布线 5605_1。移位寄存器5601具有对布线5605_1至5605_N依次输出H电平(也称为H信号、 高电源电位水平)的信号，并依次选择开关电路5602_1至5602_N的功能。开关电路5602_1具有控制布线5604_1至5604_k与信号线Sl至Sk的导通状态 (第一端子和第二端子之间的导通)的功能，即将布线5604_1至5604_k的电位供应还是不 供应到信号线Sl至Sk的功能。像这样，开关电路5602_1具有作为选择器的功能。另外， 薄膜晶体管5603_1至5603_k分别具有控制布线5604_1至5604_k与信号线Sl至Sk的导 通状态的功能，即将布线5604_1至5604_k的电位供应到信号线Sl至Sk的功能。像这样， 薄膜晶体管5603_1至5603_k分别具有作为开关的功能。另外，对布线5604_1至5604_k分别输入视频信号数据(DATA)。在很多情况下，视 频信号数据(DATA)是根据图像信息或图像信号的模拟信号。接着，参照图IOB的时序图说明图IOA的信号线驱动电路的工作。图IOB示出信 号Sout_l至Sout_N及信号Vdata_l至Vdata_k的一个例子。信号Sout_l至Sout_N分别 是移位寄存器5601的输出信号的一个例子，并且信号Vdata_l至Vdata_k分别是输入到布 线5604_1至5604_k的信号的一个例子。另外，信号线驱动电路的一个工作期间对应于显 示装置中的一个栅极选择期间。作为一个例子，一个栅极选择期间被分割为期间Tl至期间TN。期间Tl至期间TN分别是用来对属于被选择的行的像素写入视频信号数据(DATA)的 期间。在本实施方式所示的附图等中，有时为了明了地示出，夸大表示各结构的信号波 形的畸变。因此，不局限于所示的尺寸。在期间Tl至期间TN中，移位寄存器5601将H电平的信号依次输出到布线5605_1 至5605_N。例如，在期间Tl中，移位寄存器5601将高电平的信号输出到布线5605_1。然后， 薄膜晶体管5603_1至5603_k导通，所以布线5604_1至5604_k与信号线Sl至Sk处于导通 状态。此时，对布线 5604_1 至 5604_k 输入 Data(Sl)至 Data (Sk)。Data(Sl)至 Data (Sk) 分别通过薄膜晶体管5603_1至5603_k写入到属于被选择的行的像素中的第一列至第k列 的像素。通过上述步骤，在期间Tl至TN中，对属于被选择的行的像素的每k列按顺序写入 视频信号数据(DATA)。如上所述，通过对每多个列的像素写入视频信号数据(DATA)，可以减少视频信号 数据(DATA)的数量或布线的数量。因此，可以减少与外部电路的连接数量。此外，通过对 每多个列的像素写入视频信号，可以延长写入时间，因此可以防止视频信号的写入不足。另外，作为移位寄存器5601及开关电路5602，可以使用由实施方式1、2、5及6所 示的薄膜晶体管构成的电路。此时，移位寄存器5601所具有的所有晶体管的极性可以只由 η沟道型或ρ沟道型的任一极性构成。参照图IlA至图IlD及图12Α和图12Β说明用于扫描线驱动电路及/或信号线驱 动电路的一部分的移位寄存器的一个方式。另外，说明扫描线驱动电路的结构。扫描线驱动电路具有移位寄存器。此外，有时 也可以具有电平移动器、缓冲器等。在扫描线驱动电路中，通过对移位寄存器输入时钟信号 (CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大并 供应到对应的扫描线。扫描线连接到一行的像素的晶体管的栅电极。而且，由于需要将一 行的像素的晶体管同时导通，因此使用能够使大电流流过的缓冲器。参照图IlA至图IlD和图12Α及图12Β说明扫描线驱动电路、信号线驱动电路的 移位寄存器。移位寄存器具有第一脉冲输出电路10_1至第N脉冲输出电路10_Ν(N是3以 上的自然数)(参照图11Α)。向图IlA所示的移位寄存器的第一脉冲输出电路10_1至第N 脉冲输出电路10_Ν从第一布线11供应第一时钟信号CKl，从第二布线12供应第二时钟信 号CK2，从第三布线13供应第三时钟信号CK3，从第四布线14供应第四时钟信号CK4。另 外，对第一脉冲输出电路10_1输入来自第五布线15的起始脉冲SPl (第一起始脉冲)。此 外，对第二级以后的第η脉冲输出电路10_η (η是2以上且N以下的自然数)输入来自前 一级的脉冲输出电路10_η-1的信号(称为前级信号OUT(n-l))。另外，对第一脉冲输出电 路10_1输入来自后二级的第三脉冲输出电路10_3的信号。同样地，对第二级以后的第η 脉冲输出电路10_η输入来自后二级的第(η+2)脉冲输出电路10_(η+2)的信号(后级信 号OUT (η+2))。从而，从各级的脉冲输出电路输出用来输入到后级及/或前二级的脉冲输 出电路的第一输出信号(OUT(l) (SR)至OUT(N) (SR))、输入到其他电路等的第二输出信号 (OUT(I)至OUT(N))。但是，如图IlA所示，由于不对移位寄存器的最后级的两个级输入后 级信号OUT (η+2)，所以作为一个例子，采用另行分别输入第二起始脉冲SP2、第三起始脉冲 SP3的结构即可。
另外，时钟信号(CK)是以一定间隔反复H电平和L电平(也称为L信号、低电源 电位水平)的信号。在此，第一时钟信号(CKl)至第四时钟信号(CK4)依次迟延1/4周期。 在本实施方式中，利用第一时钟信号(CKl)至第四时钟信号(CK4)而进行脉冲输出电路的 驱动的控制等。注意，时钟信号根据所输入的驱动电路有时称为GCK、SCK，在此称为CK而 说明。第一脉冲输出电路10_1至第N脉冲输出电路10_N分别具有第一输入端子21、第 二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26、第 二输出端子27 (参照图11B)。第一输入端子21、第二输入端子22及第三输入端子23电连 接到第一布线11至第四布线14中的任一个。例如，在图IlA中，在第一脉冲输出电路10_1 中，第一输入端子21电连接到第一布线11，第二输入端子22电连接到第二布线12，并且第 三输入端子23电连接到第三布线13。此外，在第二脉冲输出电路10_2中，第一输入端子 21电连接到第二布线12，第二输入端子22电连接到第三布线13，并且第三输入端子23电 连接到第四布线14。在第一脉冲输出电路10_1中，对第一输入端子21输入第一时钟信号CK1，对第二 输入端子22输入第二时钟信号CK2，对第三输入端子23输入第三时钟信号CK3，对第四输 入端子24输入第一起始脉冲SPl，对第五输入端子25输入后级信号OUT (3)，从第一输入端 子26输出第一输出信号OUT(I) (SR)，从第二输出端子27输出第二输出信号OUT(I)。另外，第一脉冲输出电路10_1至第N脉冲输出电路10_N除了三端子薄膜晶体管 (TFT =Thin Film Transistor)之外还可以使用在上述实施方式中说明的四端子薄膜晶体 管。图IlC示出在上述实施方式中说明的四端子薄膜晶体管28的标志。图IlC所示的薄 膜晶体管28的标志是指在上述实施方式1、2、5及6中的任一中说明的四端子薄膜晶体管， 而以下在附图等中使用该标志。另外，在本说明书中，当薄膜晶体管隔着半导体层具有两个 栅电极时，将位于半导体层的下方的栅电极也称为下方的栅电极，而将位于半导体层的上 方的栅电极也称为上方的栅电极。薄膜晶体管28是一种元件，该元件能够利用输入到下方 的栅电极的第一控制信号Gl及输入到上方栅电极的第二控制信号G2来电控制In端子与 Out端子之间。当将氧化物半导体用于薄膜晶体管的包括沟道形成区的半导体层时，因制造工序 而有时阈值电压移动到负一侧或正一侧。因此，在将氧化物半导体用于包括沟道形成区的 半导体层的薄膜晶体管中，优选采用能够进行阈值电压的控制的结构。通过在薄膜晶体管 28的沟道形成区上下隔着栅极绝缘膜设置栅电极，并控制上部及/或下部的栅电极的电 位，而可以将图IlC所示的薄膜晶体管28的阈值电压控制为所希望的值。接着，参照图IlD说明脉冲输出电路的具体的电路结构的一个例子。第一脉冲输出电路10_1具有第一晶体管31至第十三晶体管43 (参照图11D)。此 外，从被供应第一高电源电位VDD的电源线51、被供应第二高电源电位VCC的电源线52、被 供应低电源电位VSS的电源线53向第一晶体管31至第十三晶体管43供应信号或电源电 位。在此，示出图1ID的各电源线的电源电位的大小关系即第一电源电位VDD是第二电源 电位VCC以上的电位，并且第二电源电位VCC是大于第三电源电位VSS的电位。此外，第一 时钟信号(CKl)至第四时钟信号(CK4)是以一定间隔反复H电平和L电平的信号，并且当 H电平时电位为VDD，并且当L电平时电位为VSS。另外，通过使电源线51的电位VDD高于电源线52的电位VCC，可以不影响到工作地将施加到晶体管的栅电极的电位抑制得低，并 降低晶体管的阈值的移动，而可以抑制劣化。另外，如图IlD所示，优选作为第一晶体管31 至第十三晶体管43中的第一晶体管31、第六晶体管36至第九晶体管39，使用图IlC所示 的四端子薄膜晶体管28。要求第一晶体管31、第六晶体管36至第九晶体管39利用栅电极 的控制信号切换连接有成为源极或漏极的电极之一的节点的电位。即，第一晶体管31、第 六晶体管36至第九晶体管39是如下晶体管，即对于输入到栅电极的控制信号的响应越快 (导通电流的上升陡峭)，越可以减少脉冲输出电路的错误工作。因此，通过使用图IlC所 示的四端子薄膜晶体管28，可以控制阈值电压，以可以得到更可以减少错误工作的脉冲输 出电路。另外，虽然在图IlD中第一控制信号Gl和第二控制信号G2是相同的控制信号，但 是也可以采用被输入不同的控制信号的结构。在图1ID的第一晶体管31中，第一端子电连接到电源线51，第二端子电连接到第 九晶体管39的第一端子，栅电极(下方的栅电极及上方的栅电极)电连接到第四输入端子 24。在第二晶体管32中，第一端子电连接到电源线53，第二端子电连接到第九晶体管39 的第一端子，栅电极电连接到第四晶体管34的栅电极。在第三晶体管33中，第一端子电连 接到第一输入端子21，第二端子电连接到第一输出端子26。在第四晶体管34中，第一端子 电连接到电源线53，第二端子电连接到第一输出端子26。在第五晶体管35中，第一端子电 连接到电源线53，第二端子电连接到第二晶体管32的栅电极及第四晶体管34的栅电极， 栅电极电连接到第四输入端子24。在第六晶体管36中，第一端子电连接到电源线52，第二 端子电连接到第二晶体管32的栅电极及第四晶体管34的栅电极，栅电极(下方的栅电极 及上方的栅电极)电连接到第五输入端子25。在第七晶体管37中，第一端子电连接到电 源线52，第二端子电连接到第八晶体管38的第二端子，栅电极(下方的栅电极及上方的栅 电极)电连接到第三输入端子23。在第八晶体管38中，第一端子电连接到第二晶体管32 的栅电极及第四晶体管34的栅电极，栅电极(下方的栅电极及上方的栅电极)电连接到第 二输入端子22。在第九晶体管39中，第一端子电连接到第一晶体管31的第二端子及第二 晶体管32的第二端子，第二端子电连接到第三晶体管33的栅电极及第十晶体管40的栅电 极，栅电极(下方的栅电极及上方的栅电极)电连接到电源线52。在第十晶体管40中，第 一端子电连接到第一输入端子21，第二端子电连接到第二输出端子27，栅电极电连接到第 九晶体管39的第二端子。在第十一晶体管41中，第一端子电连接到电源线53，第二端子电 连接到第二输出端子27，栅电极电连接到第二晶体管32的栅电极及第四晶体管34的栅电 极。在第十二晶体管42中，第一端子电连接到电源线53，第二端子电连接到第二输出端子 27，栅电极电连接到第七晶体管37的栅电极(下方的栅电极及上方的栅电极)。在第十三 晶体管43中，第一端子电连接到电源线53，第二端子电连接到第一输出端子26，栅电极电 连接到第七晶体管37的栅电极(下方的栅电极及上方的栅电极)。在图IlD中，以第三晶体管33的栅电极、第十晶体管40的栅电极以及第九晶体管 39的第二端子的连接部分为节点A。此外，以第二晶体管32的栅电极、第四晶体管34的栅 电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子以 及第十一晶体管41的栅电极的连接部分为节点B。图12A示出如下信号，即当将图IlD所说明的脉冲输出电路应用于第一脉冲输出 电路10_1时对第一输入端子21至第五输入端子25输入的信号或者从第一输出端子26及第二输出端子27输出的信号。具体而言，对第一输入端子21输入第一时钟信号CK1，对第二输入端子22输入 第二时钟信号CK2，对第三输入端子23输入第三时钟信号CK3，对第四输入端子24输入起 始脉冲，对第五输入端子25输入后级信号OUT (3)，从第一输出端子26输出第一输出信号 OUT(I) (SR)，并且从第二输出端子27输出第二输出信号OUT(I)。此外，薄膜晶体管是指至少具有包括栅极、漏极以及源极的三个端子的元件，在漏 区和源区之间具有沟道区，可以通过漏区、沟道区、源区使电流流过。在此，因为源极和漏极 根据薄膜晶体管的结构或工作条件等而变化，所以很难限定哪个是源极哪个是漏极。因此， 有时不将用作源极及漏极的区域称为源极或漏极。在此情况下，作为一个例子，有时将用作 源极及漏极的区域分别记为第一端子、第二端子。另外，在图11D、图12A中，也可以另行设置用来通过使节点A处于浮动状态来进行 自举工作的电容元件。另外，也可以另行设置将其一方的电极电连接到节点B的电容元件， 以保持节点B的电位。在此，图12B示出图12A所示的具备多个脉冲输出电路的移位寄存器的时序图。此 外，在移位寄存器是扫描线驱动电路时，图12B中的期间61相当于垂直回扫期间，并且期间 62相当于栅极选择期间。此外，如图12A所示，通过设置其栅极被施加第二电源电位VCC的第九晶体管39， 在自举工作的前后有如下优点。在没有其栅电极被施加第二电位VCC的第九晶体管39的情况下，当因自举工作而 节点A的电位上升时，第一晶体管31的第二端子的源极电位上升，而该源极电位变大于第 一电源电位VDD。然后，第一晶体管31的源极转换为第一端子一侧，即电源线51—侧。因 此，在第一晶体管31中，因为对栅极和源极之间以及栅极和漏极之间施加较大的偏压，所 以栅极和源极之间以及栅极和漏极之间受到较大的压力，这会导致晶体管的劣化。于是，通 过设置其栅电极被施加第二电源电位VCC的第九晶体管39，虽然因自举工作而节点A的电 位上升，但是可以不使第一晶体管31的第二端子的电位上升。换言之，通过设置第九晶体 管39，可以将对第一晶体管31的栅极和源极之间施加的负偏压的值设定得小。由此，由于 通过采用本实施方式的电路结构来可以将施加到第一晶体管31的栅极和源极之间的负偏 压设定得小，所以可以抑制因压力而导致的第一晶体管31的劣化。此外，只要在第一晶体管31的第二端子和第三晶体管33的栅极之间以通过第一 端子和第二端子连接的方式设置第九晶体管39，就对设置第九晶体管39的结构没有特别 的限制。另外，在采用具有多个本实施方式的脉冲输出电路的移位寄存器时，在其级数与扫 描线驱动电路相比多的信号线驱动电路中也可以省略第九晶体管39，而减少晶体管的数量 是优点。另外，通过作为第一晶体管31至第十三晶体管43的半导体层使用氧化物半导体， 可以降低薄膜晶体管的截止电流并提高导通电流及场效应迁移率，并且还可以降低劣化的 程度，所以可以减少电路内的错误工作。此外，使用氧化物半导体的晶体管的因其栅电极被 施加高电位而导致的劣化的程度比使用非晶硅的晶体管小。由此，即使对供应第二电源电 位VCC的电源线供应第一电源电位VDD也可以得到相同的工作，并且可以减少引导电路之 间的电源线的数量，因此可以实现电路的小型化。
另外，即使替换接线关系也具有同样的作用，向第七晶体管37的栅电极(下方的 栅电极及上方的栅电极)通过第三输入端子23供应的时钟信号、向第八晶体管38的栅电 极(下方的栅电极及上方的栅电极)通过第二输入端子22供应的时钟信号成为向第七晶 体管37的栅电极(下方的栅电极及上方的栅电极)通过第二输入端子22供应的时钟信号、 向第八晶体管38的栅电极(下方的栅电极及上方的栅电极)通过第三输入端子23供应的 时钟信号。此外，在图12A所示的移位寄存器中，通过从第七晶体管37及第八晶体管38的 状态都是导通状态变化到第七晶体管37截止且第八晶体管38导通的状态，然后成为第七 晶体管37截止且第八晶体管38截止的状态，而由第二输入端子22及第三输入端子23的 电位降低所产生的节点B的电位的降低发生两次，该节点B的电位的降低起因于第七晶体 管37的栅电极的电位的降低及第八晶体管38的栅电极的电位的降低。另一方面，在图12A 所示的移位寄存器中，如图12B所示那样，通过从第七晶体管37及第八晶体管38的状态都 是导通状态变化到第七晶体管37导通且第八晶体管38截止的状态，然后成为第七晶体管 37截止且第八晶体管38截止的状态，而由第二输入端子22及第三输入端子23的电位的降 低所产生的节点B的电位的降低仅发生一次，该节点B的电位的降低起因于第八晶体管38 的栅电极的电位的降低。由此，优选采用向第七晶体管37的栅电极(下方的栅电极及上方 的栅电极)从第三输入端子23供应时钟信号，且向第八晶体管38的栅电极(下方的栅电 极及上方的栅电极)从第二输入端子22供应时钟信号的连接结构。这是因为这样会可以 减少节点B的电位的变动次数来降低噪声。像这样，通过采用在将第一输出端子26及第二输出端子27的电位保持为L电平 的期间中对节点B定期供应H电平的信号的结构，可以抑制脉冲输出电路的错误工作。实施方式8在本实施方式中，图8A至图8E示出其薄膜晶体管的制造工序的一部分与实施方 式1不同的例子。因为图8A至图8E的工序除了其一部分之外与图IA至图IC的工序相同， 所以使用相同的附图标记表示相同的部分而省略相同的部分的详细说明。首先，根据实施方式1，在衬底上形成两种栅电极层、栅极绝缘层402，并且形成其 一部分隔着栅极绝缘层与一方的栅电极层重叠的源电极层455a及漏电极层455b。并且，在 栅极绝缘层402、源电极层455a及漏电极层455b上形成氧化物半导体膜。接着，进行氧化物半导体膜的脱水化或脱氢化。将进行脱水化或脱氢化的第一加 热处理的温度设定为400°C以上且低于衬底的应变点，优选设定为425°C以上。注意，当温 度为425°C以上时，加热处理时间为1小时以下即可，而当温度低于425°C时，加热处理时间 长于1小时。在此，将衬底放入到加热处理装置之一种的电炉中而在氮气氛下对氧化物半 导体膜进行加热处理，然后不接触于大气地防止水或氢等的杂质再次混入到氧化物半导体 膜，来获得氧化物半导体膜。然后，在相同的炉中导入高纯度的氧气体、高纯度的N2O气体 或超干燥空气(ultra dry air)(露点为_40°C以下，优选为_60°C以下)来进行冷却。优 选氧气体或N2O气体不包含水、氢等。或者，优选将导入到加热处理装置的氧气体或N2O气 体的纯度设定为6N(99. 9999% )以上，优选设定为7N(99. 99999% )以上(也就是说，将氧 气体或N2O气体中的杂质浓度设定为Ippm以下，优选设定为0. Ippm以下)。此外，也可以在进行脱水化或脱氢化的第一加热处理之后，在氧气体或N2O气体气 氛下以200°C以上且400°C以下，优选以200°C以下且300°C以下的温度进行加热处理。
通过经过上述工序来使整个氧化物半导体膜处于氧过剩状态，以实现高电阻化， 即I型化。另外，虽然在本实施方式中示出刚形成氧化物半导体膜之后进行用于脱水化或 脱氢化的第一加热处理的例子，但是不局限于此，而只要在形成氧化物半导体膜之后进行 该工序即可。接着，通过光刻工序对氧化物半导体膜及栅极绝缘层402选择性地进行蚀刻，而 形成到达栅电极层421b的接触孔。通过在氧化物半导体膜上形成抗蚀剂，可以防止栅极绝 缘层402和氧化物半导体膜的界面的污染。并且，图8A示出去处抗蚀剂掩模的状态。接着，在去除抗蚀剂掩模之后，再次形成抗蚀剂掩模，对氧化物半导体膜选择性地 进行蚀刻来加工为岛状氧化物半导体层。并且，去除抗蚀剂掩模，以在栅极绝缘层402上得 到氧化物半导体层404、405 (参照图8B)。接着，通过溅射法在栅极绝缘层402及氧化物半导体层404、405上形成氧化物绝 缘膜，然后通过光刻工序形成抗蚀剂掩模，选择性地进行蚀刻来形成氧化物绝缘层426a、 426b，然后去除抗蚀剂掩模。通过上述工序，在氧化物半导体层中形成有与氧化物绝缘层 接触的区域，并且在该区域中的与栅电极层、栅极绝缘层和氧化物绝缘层426a重叠的区域 成为沟道形成区。另外，也形成与覆盖氧化物半导体层的边缘及侧面的氧化物绝缘层426b 重叠的区域。另外，通过该光刻工序，形成到达栅极绝缘层421b的接触孔和到达漏电极层 455b的接触孔(参照图8C)。氧化物绝缘膜不包含水分、氢离子、OF等的杂质，并且该氧化物绝缘膜使用阻挡 上述杂质从外部侵入的无机绝缘膜，典型地使用氧化硅膜、氮氧化硅膜、氧化铝膜或氧氮化 铝膜等。接着，在栅极绝缘层402、氧化物绝缘层426a、426b及氧化物半导体层上形成氧化 物导电膜和金属导电膜的叠层。通过使用溅射法，可以不接触于大气地连续形成氧化物导 电膜和金属导电膜的叠层。作为氧化物导电膜，优选使用作为成分含有氧化锌的氧化物导电膜，并且优选使 用不包含氧化铟的氧化物导电膜。作为上述氧化物导电膜，可以举出氧化锌、氧化锌铝、氧 氮化锌铝、氧化锌镓等。在本实施方式中，使用氧化锌膜。另夕卜，作为金属导电膜，使用选自Ti、Mo、W、Al、Cr、Cu、Ta中的元素；以上述元素 为成分的合金；组合上述元素的合金等。另外，不局限于包含上述元素的单层，也可以使用 两层以上的叠层。在本实施方式中，使用层叠钼膜、铝膜和钼膜的三层叠层膜。接着，形成抗蚀剂掩模，对金属导电膜选择性地进行蚀刻来形成源电极层445a、漏 电极层445b、连接电极层449及连接电极层442，然后去除抗蚀剂掩模。另外，用来去除抗 蚀剂掩模的抗蚀剂剥离液是碱性溶液，当使用抗蚀剂剥离液时将源电极层445a、漏电极层 445b、连接电极层449及连接电极层442为掩模并氧化锌膜也被选择性地蚀刻。接触于源 电极层445a下地形成氧化物导电层446a，并且接触于漏电极层445b下地形成氧化物导电 层446b。通过在源电极层445a和氧化物半导体层之间设置氧化物导电层446a来可以降低 接触电阻而降低电阻，以可以实现能够进行高速工作的薄膜晶体管。因为设置在源电极层 445a和氧化物半导体层之间的氧化物导电层446a用作源区，并且设置在漏电极层445b和 氧化物半导体层之间的氧化物导电层446b用作漏区，所以当提高外围电路(驱动电路)的 频率特性时有效。另外，当钼膜直接接触于氧化物半导体层时，有使接触电阻增高的问题。这是因为与Ti相比Mo不容易氧化而从氧化物半导体层拉出氧的作用弱，而Mo和氧化物半 导体层的接触界面不η型化的缘故。但是，在上述情况下也通过使氧化物导电层446a介于 氧化物半导体层和源电极层之间，并使氧化物导电层446b介于氧化物半导体层和漏电极 层之间，可以降低接触电阻，而可以提高外围电路(驱动电路)的频率特性。另外，通过相同工序接触于连接电极层449下地形成氧化物导电层448，并且接触 于连接电极层442下地形成氧化物导电层447 (参照图8D)。优选在连接电极层449和栅电 极层421b之间形成氧化物导电层448，因为这样会形成有缓冲层并不与金属形成绝缘氧化 物。另外，因为氧化物半导体层和氧化物导电层的蚀刻速度有差异，所以通过控制蚀 刻时间来可以去除接触于氧化物半导体层上的氧化物导电层。另外，也可以在对金属导电膜选择性地进行蚀刻之后，通过氧灰化处理去除抗蚀 剂掩模，使氧化锌膜残留，然后将源电极层445a、漏电极层445b、连接电极层449及连接电 极层442用作掩模对氧化锌膜选择性地进行蚀刻。另外，当在对金属导电膜选择性地进行蚀刻之后进行第一加热处理时，除了氧化 物导电层446a、446b、447、448包含如氧化硅那样的阻碍晶化的物质时以外，氧化物导电层 446a、446b、447、448都被晶化。另一方面，氧化物半导体层受到第一加热处理也不晶化，而 仍然保持非晶结构。氧化物导电层的结晶以相对于基底面柱状的方式生长。其结果是，当 为了形成源电极及漏电极对氧化物导电层的上层的金属膜进行蚀刻时，可以防止在下层的 氧化物导电层中形成凹蚀(undercut)。接着，也可以在惰性气体气氛下或者氮气体气氛下进行第二加热处理(优选是 150°C以上且低于350°C )，以降低薄膜晶体管的电特性的不均勻性。例如，在氮气氛下进行 250°C且1小时的加热处理。另外，通过第二加热处理，氧扩散到氧化物半导体层中。通过 氧扩散到氧化物半导体层中，可以实现沟道形成区的高电阻化(I型化)。由此，可以得到常 关闭型薄膜晶体管。另外，通过第二加热处理，也可以使氧化物导电层446a、446b、447、448 晶化，而提高导电性。接着，在氧化物绝缘层426a、426b、源电极层445a、漏电极层445b上形成绝缘层 428(参照图8E)。通过上述工序，可以在同一衬底上形成薄膜晶体管440和薄膜晶体管460。配置在驱动电路中的薄膜晶体管440在具有绝缘表面的衬底400上包括栅电极 层421a ；栅极绝缘层402 ；至少具有沟道形成区443、高电阻源区444a及高电阻漏区444b 的氧化物半导体层；氧化物导电层446a、446b ；源电极层445a ；以及漏电极层445b。另夕卜， 设置有接触于沟道形成区443的氧化物绝缘层426a。另外，在源电极层445a和漏电极层 445b上设置绝缘层428。在高电阻源区444a和源电极层445a之间设置用作源区的氧化物导电层446a，在 高电阻漏区444b和漏电极层445b之间设置用作漏区的氧化物导电层446b，以实现接触电 阻的降低。另外，与氧化物绝缘层426b重叠的氧化物半导体层的第一区域444c、第二区域 444d处于与沟道形成区443相同的氧过剩状态，并也发挥减少漏电流、寄生电容的功能。另 外，与绝缘层428接触的氧化物半导体层的第三区域444e设置在沟道形成区443和高电阻源区444a之间。另外，与绝缘层428接触的氧化物半导体层的第四区域444f设置在沟道形 成区443和高电阻漏区444b之间。与绝缘层428接触的氧化物半导体层的第三区域444e 及第四区域444f可以降低截止电流。本实施方式可以与实施方式1至7中任一项自由地组合。实施方式9本说明书所公开的发光装置可以应用于各种电子设备(也包括游戏机)。作为电 子设备，例如可以举出电视装置(也称为电视或电视接收机)；用于计算机等的监视器； 如数码相机、数码摄像机等影像拍摄装置；数码相框；移动电话机(也称为移动电话、移动 电话装置)；便携式游戏机；便携式信息终端；声音再现装置；弹珠机等大型游戏机等。图13A示出移动电话机的一个例子。移动电话机1100除了组装于框体1101的显 示部1102之外，还具备操作按钮1103、外接端口 1104、扬声器1105、麦克风1106等。图13A所示的移动电话机1100可以通过用手指等触摸显示部1102来输入信息。 此外，可以用手指等触摸显示部1102来进行打电话或制作电子邮件等操作。显示部1102的画面主要有如下三种模式第一是以图像的显示为主的显示模式； 第二是以文字等信息输入为主的输入模式；第三是显示模式与输入模式这两种模式混合而 成的显示+输入模式。例如，在打电话或制作电子邮件的情况下，将显示部1102设定为以文字的输入为 主的文字输入模式，并进行显示在画面上的文字的输入操作即可。在此情况下，优选在显示 部1102的画面的大部分中显示键盘或号码按钮。另外，通过在移动电话机1100内部设置具有陀螺仪、加速度传感器等检测倾斜度 的传感器的检测装置，可以判断移动电话机1100的方向(纵向还是横向)，从而对显示部 1102的画面显示进行自动切换。通过触摸显示部1102或对框体1101的操作按钮1103进行操作来进行画面模式 的切换。还可以根据显示于显示部1102的图像的种类切换画面模式。例如，当显示于显示 部的图像信号为动态图像的数据时，将画面模式切换成显示模式，当显示于显示部的图像 信号为文本数据时，将画面模式切换成输入模式。另外，当在输入模式下通过检测出显示部1102的光传感器所检测的信号得知在 一定期间内没有显示部1102的触摸操作输入时，也可以进行控制以将画面模式从输入模 式切换成显示模式。显示部1102还可以用作图像传感器。例如，通过用手掌或手指触摸显示部1102， 来拍摄掌纹、指纹等，由此可以进行身份识别。此外，通过在显示部中使用发射近红外光的 背光源或发射近红外光的感测光源，也可以拍摄手指静脉、手掌静脉等。在显示部1102中设置多个实施方式1所示的薄膜晶体管460。因为薄膜晶体管 460具有透光性，所以当在显示部1102中设置光传感器时薄膜晶体管460不妨碍入射光，因 此是有效的。另外，当在显示部中使用发射近红外光的背光源或传感光源时也优选设置薄 膜晶体管460，因为薄膜晶体管不进行遮光。图13B也是移动电话机的一个例子。以图13B为一个例子的便携式信息终端可以 具有多个功能。例如，除了电话功能以外，还可以组装有计算机而具有各种数据处理功能。图13B所示的便携式信息终端由框体1800及框体1801的两个框体构成。框体1800具备显示面板1802、扬声器1803、麦克风1804、定位装置1806、照相用透镜1807、外部 连接端子1808等，框体1801具备键盘1810、外部储存槽1811等。另外，在框体1801内组
装有天线。另外，显示面板1802具备触摸屏，图13B使用虚线示出被显示出来的多个操作键 1805。另外，除了上述结构以外，还可以安装有非接触IC芯片、小型记录装置等。发光装置可以用于显示面板1802，并且其显示方向根据使用方式而适当地变化。 另外，由于在与显示面板1802同一面上具备照相用透镜1807，所以可以进行可视电话。扬 声器1803及麦克风1804不局限于音频通话，还可以进行可视通话、录音、再生等。再者，框 体1800和框体1801滑动而可以处于如图13B那样的展开状态和重叠状态，可以进行适于 携带的小型化。外部连接端子1808可以与AC整流器及各种电缆如USB电缆等连接，并可以进行 充电及与个人计算机等的数据通讯。另外，通过将记录媒体插入外部储存槽1811中，可以 对应于更大量数据的保存及移动。另外，除了上述功能以外还可以具备红外线通讯功能、电视接收功能等。图14A示出电视装置9600的一个例子。在电视装置9600中，框体9601组装有显 示部9603。利用显示部9603可以显示影像。此外，在此示出利用支架9605支撑框体9601 的结构。可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电 视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音 量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作 机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。另外，电视装置9600采用具备接收机及调制解调器等的结构。通过利用接收机可 以接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，还可以 进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信
息ifif曰ο因为在显示部9603中设置多个实施方式1所示的薄膜晶体管460，所以尤其当发 光装置是底部发射型时可以提高开口率。图14B示出数码相框9700的一个例子。例如，在数码相框9700中，框体9701组 装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图 像数据，可以发挥与一般的相框同样的功能。因为在显示部9703中设置多个实施方式1所示的薄膜晶体管460，所以尤其当发 光装置是底部发射型时可以提高开口率。另外，数码相框9700采用具备操作部、外部连接端子(USB端子、可以与USB电缆 等的各种电缆连接的端子等)、记录媒体插入部等的结构。这种结构也可以组装到与显示部 相同面上，但是通过将它设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对 数码相框的记录媒体插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像 数据，然后可以将所提取的图像数据显示于显示部9703。此外，数码相框9700也可以采用以无线的方式收发信息的结构。也可以采用以无线的方式提取所希望的图像数据并进行显示的结构。图15示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且 通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显 示部9883。因为在显示部9883中设置多个实施方式1所示的薄膜晶体管460，所以尤其当发 光装置是底部发射型时可以提高开口率。另外，图15所示的便携式游戏机还具备扬声器部9884、记录介质插入部9886、LED 灯9890、输入单元(操作键9885、连接端子9887、传感器9888 (包括测定如下因素的功能 力量、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、 硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)以及麦克 风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用至少具备本说明书所 公开的半导体装置的结构即可，并且可以采用适当地设置有其它附属设备的结构。图15所 示的便携式游戏机具有如下功能读出储存在记录介质中的程序或数据并将其显示在显示 部上；以及通过与其他便携式游戏机进行无线通信而实现信息共享。另外，图15所示的便 携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。图16是将使用上述实施方式形成的发光装置用于室内的照明装置3001的例子。 因为也可以将实施方式2所示的发光装置大面积化，所以可以将该发光装置用于大面积的 照明装置。另外，也可以将上述实施方式2所示的发光装置用作台灯3000。另外，照明设备 除了固定在天花板上的照明设备、台灯之外，还包括挂在墙上的照明设备、车内用照明、引 导灯等。如上所述那样，可以将实施方式2及实施方式3所示的发光装置配置在如上所述 的各种电子设备的显示面板中。通过将薄膜晶体管450用作驱动电路并将薄膜晶体管460 用作显示面板的开关元件，可以提供具备如下显示部的可靠性高的电子设备，该显示部当 发光装置尤其是底部发射型时具有高开口率。本申请基于2009年8月7日在日本专利局受理的日本专利申请序列号 2009-185252而制作，所述申请内容包括在本说明书中。
权利要求
1.一种发光装置，包括 衬底上的像素部，包括 第一薄膜晶体管，包括 所述衬底上的栅电极层；所述栅电极层上的栅极绝缘层；所述栅极绝缘层上的源电极层及漏电极层；以及所述栅极绝缘层上的与所述源电极层及所述漏电极层重叠的氧化物半导体层，与所述氧化物半导体层接触的氧化物绝缘层；所述氧化物绝缘层上的与所述漏电极层电连接的连接电极层；所述氧化物绝缘层上的滤色片层；所述滤色片层上的与所述连接电极层电连接的第一电极；所述第一电极上的发光层；以及所述发光层上的第二电极，所述衬底上的驱动电路，包括具有与所述第一薄膜晶体管的结构不同的结构的第二薄 膜晶体管，其中，所述栅电极层、所述栅极绝缘层、所述氧化物半导体层、所述源电极层、所述漏电 极层、所述氧化物绝缘层及所述第一电极具有透光性。
2.根据权利要求1所述的发光装置，其中所述第二薄膜晶体管的源电极层及漏电极层 的材料与所述第一薄膜晶体管的所述源电极层及所述漏电极层的材料不同，并且所述第二 薄膜晶体管的所述源电极层及所述漏电极层的材料的电阻低于所述第一薄膜晶体管的所 述源电极层及所述漏电极层的材料的电阻。
3.根据权利要求1所述的发光装置，其中所述连接电极层使用作为主要成分包括选自 Al、Cr、Cu、Ta、Ti、Mo和W中的元素的膜或者包括所述膜和所述元素中的任何元素的合金 膜的叠层膜形成。
4.根据权利要求1所述的发光装置，其中所述第二薄膜晶体管的所述源电极层及所述 漏电极层的材料与所述第一薄膜晶体管的所述连接电极层相同。
5.根据权利要求1所述的发光装置，其中所述第一薄膜晶体管的所述源电极层及所述 漏电极层是氧化铟、氧化铟氧化锡合金、氧化铟氧化锌合金或者氧化锌。
6.根据权利要求1所述的发光装置，其中所述第二薄膜晶体管具有氧化物半导体层和 所述氧化物半导体层上的所述氧化物绝缘层，并且所述氧化物半导体层的沟道形成区及所 述氧化物半导体层的边缘部与所述氧化物绝缘层接触。
7.根据权利要求1所述的发光装置，其中所述氧化物绝缘层是通过溅射法形成的氧化 硅膜或者氧化铝膜。
8.根据权利要求1所述的发光装置，其中所述第二薄膜晶体管在所述氧化物半导体层 和所述源电极层之间以及在所述氧化物半导体层和所述漏电极层之间具有氧化物导电层。
9.一种发光装置的制造方法，包括如下步骤 形成第一栅电极层及第二栅电极层；在所述第一栅电极层及所述第二栅电极层上形成栅极绝缘层； 在所述栅极绝缘层上形成与所述第一栅电极层重叠的第一源电极层及第一漏电极层；在所述栅极绝缘层上形成与所述第一栅电极层、所述第一源电极层的一部分及所述第 一漏电极层的一部分重叠的第一氧化物半导体层以及与所述第二栅电极层重叠的第二氧 化物半导体层；形成与所述第二氧化物半导体层的一部分接触且与所述第二氧化物半导体层的上面 及侧面接触的氧化物绝缘层；在所述第二氧化物半导体层上形成第二源电极层及第二漏电极层并在所述氧化物绝 缘层上形成与所述第一漏电极层电连接的连接电极层；在与所述第一氧化物半导体层重叠的所述氧化物绝缘层上形成滤色片层；以及 在所述滤色片层上形成与所述连接电极层电连接的第一电极、发光层及第二电极。
全文摘要
本发明的目的之一在于提供一种发光装置以及该发光装置的制造方法，在该发光装置中，在同一衬底上形成有多种电路，并具备分别对应于多种电路的特性的多种薄膜晶体管。作为用于像素的薄膜晶体管，使用具有重叠于源电极层及漏电极层上的氧化物半导体层的反共面型。作为用于驱动电路的薄膜晶体管，使用沟道停止型。在与用于像素的薄膜晶体管电连接的发光元件重叠的位置上且在薄膜晶体管和发光元件之间设置滤色片层。
文档编号H01L27/32GK101996989SQ20101024677
公开日2011年3月30日 申请日期2010年8月4日 优先权日2009年8月7日
发明者及川欣聪, 坂仓真之, 坂田淳一郎, 山崎舜平, 津吹将志, 秋元健吾, 细羽幸 申请人:株式会社半导体能源研究所