专利名称：感测装置及其制造方法
技术领域：
本发明涉及一种感测装置，特别是涉及一种背面照明的感测装置，其包括配置在感测像素阵列前侧的存储器单元。
背景技术：
现有的图像感测装置(例如CMOS图像传感器，CIS)包括多个提高图像传感器效能的关键元件，举例来说，有彩色滤光器、将光转换为电信号的感测像素阵列、接收电信号且将电信号转换为数字信号并接着处理数字信号的电路等等。CIS技术具有能将上述所有的元件合并在单一晶粒或芯片上的优点。图1表示现有正面照明(front-side illumination,FSI)的CMOS图像传感器的截面图。参阅图1，CM0S图像传感器1包括具有多个像素100的像素阵列10、形成CMOS电路的多个金属层11、彩色滤光器12、以及微透镜(micr0lens)13。金属层11形成于像素阵列 10上以互相连接。彩色滤光器12形成于金属层11上。CMOS图像传感器1通过微透镜12 接收光线14，且接收的光线通过彩色滤光器12与金属层11而传送至像素阵列10。由于正面照明的CMOS图像传感器1需要多个不被金属层11的金属线所阻挡的光感测区域以获得较大的开口率，因此连接内部像素电路与周边电路的金属线在形成时受到严重的约束。对于像素100与周边电路间金属线相互连接的约束，限制了像素-周边联系可利用的最大频宽。因此，使得CMOS图像传感器的参数(例如最大帧速率、动态范围等等)不理想。此夕卜， 当像素100的尺寸变小时，像素阵列10的效能降低，包括量子效率(quantum efficiency, QE)、相互感应效应(cross-talk effect)、及暗电流等等。因此，发展出CMOS图像传感器的背面照明(back-side illumination，BSI)。图2 表示现有背面照明的CMOS图像传感器的截面图。参阅图2，CMOS图像传感器20包括具有多个像素200的像素阵列20、形成CMOS电路的多个金属层21、彩色滤光器22、以及微透镜 23。像素阵列20通过彩色滤光器22与微透镜23接收光线M而不会通过金属层21。由于光线穿透彩色滤光器22与微透镜23时，像素阵列200的效能则不会受到光线穿透金属层 21的影响而受到阻挡。
发明内容
本发明提供一种感测装置，其包括像素感测阵列与存储器单元。感测像素阵列形成于基底，其包括用来感测光线的多个像素。基底具有第一侧以及相对于第一侧的第二侧， 且感测像素阵列通过第一侧接收光线以执行光线感测。存储器单元形成于基底的第二侧， 以存储储存数据。在一些实施例中，存储器单元包括第一金属层、第二金属层、多个第一金属线、以及多个第二金属线。第一与第二金属层形成于基底的第二侧。存储器单元形成于第一金属层与第二金属层。多个第一金属线形成于第一金属层。多个第二金属线形成于第二金属层且与第一金属线交错。每一组交错的第一金属线与第二金属线形成存储胞以存储储存数据。当数据写入至存储胞以存储储存时，对应此存储胞的第一金属线通过一通道来连接对应的第二金属线。本发明还提供一种感测装置的制造方法，包括以下步骤提供基底；以及在基底形成感测像素阵列。基底具有第一侧以及相对于第一侧的第二侧，且感测像素阵列通过第一侧接收光线以执行光线感测。感测装置的制造方法还包括在基底的第二侧形成存储器单元，用以存储储存数据。在一些实施例中，形成存储器单元的步骤包括在基底的第二侧形成第一金属层以及第二金属层；在第一金属层形成多个第一金属线；以及在第二金属层形成多个第二金属线。多个第二金属线与多个第一金属线交错，且每一组操作的第一金属线与第二金属线形成存储胞以存储储存数据。此外，数据藉由通过一通道将第一金属线连接对应的第二金属线而写入至对应的该存储胞。
图1表示现有正面照明的CMOS图像传感器的截面图；图2表示现有背面照明的CMOS图像传感器的截面图；图3表示根据本发明实施例的感测装置的截面图；图4表示图3中感测装置的上视图；以及图5表示本发明实施例中感测装置的制造方法的流程图。
具体实施例方式为使本发明的上述目的、特征和优点能更明显易懂，下文特举优选实施例，并结合附图，作详细说明如下。图3表示根据本发明实施例的感测装置的截面图。参阅图3，感测装置3包括像素阵列30、多个金属层31、彩色滤光器32、以及微透镜33。像素阵列30形成于基底310，且包括多个像素300，该像素300配置成多个列与多个行以感测光线。基底310具有第一侧30a 以及相对于第一侧30a的第二侧30b。在此实施例中，感测装置3使用背面照明技术。因此，微透镜33形成30a，且彩色滤光器32形成于微透镜33与感测像素阵列30之间。在另一实施例中，微透镜33可形成于彩色率光器32与感测像素阵列30之间。金属层31形成于基底310的第二侧30b。于是，感测像素阵列30通过在第一侧30a的微透镜33与彩色滤光器32来接收光线34。因此，光线34不会被位于第二侧30b的金属线31所阻挡。在此实施例中，以四层金属层 314为例来说明。然而，金属层的数量是根据实际需求而定。在四层金属层31i 314*，两金属层用来形成存储器单元。举例来说，如图3所示，金属层及312用来形成存储器单元35以执行存储储存。在此实施例中，存储器单元35以只读存储器(read-only memory, ROM)来实现。图4表示感测装置3的上视图。为了清楚说明，图4仅呈现图3中的感测像素阵列30以及形成于金属层及312的存储器单元35。参阅图4，存储器单元35包括形成于金属层的多个第一金属线MLl1 MLIm以及形成于金属层312的多个第二金属线MIA ΜΙΛ，其中，M与N为正整数。第一金属线MLl1 MLIm与第二金属线MIA ΜΙΛ交错。因此，每一组交错的第一金属线与第二金属线形成存储胞以执行存储储存。举例来说，交错的第一金属线MLl1与第二金属线MIA形成存储胞350i。在一些实施例中，第一金属线MLl1 MLIm形成于金属层312，而第二金属线MU1 ML2n形成于金属层31lt)参阅图4，感测装置3还包括读出电路37与存储器控制电路。存储器控制电路包括列解码电路38、行解码电路39、以及判断电路40。如上所述，感测像素阵列30的像素300 感测通过微透镜33与彩色滤光器32的光线34。多个像素300因此根据感测到的光线34 来分别产生检测信号DS。读出电路37则用来读取由被选择的至少一像素所产生的检测信号DS。在此实施例中，存储器单元35为ROM以存储数据。当数据以写入至存储胞以储存时，在金属层上的对应第一金属线通过一通道连接至在金属层312上的对应第二金属线。举例来说，当数据以写入至存储胞3502以储存时，在金属层31工上的第一金属线^^通过通道Vl4连接至在金属层312上的第二金属线ML、。存储胞其在金属层上的对应第一金属线没有通过通道连接在金属层312上的对应第二金属线，则该存储胞不会存储数据。列解码电路38接收地址信号AS·，并根据地址信号AS-来每次选择第一金属线 MLl1 MLIm中之一，以检测被选择的第一金属线的电压位准。行解码电路39接收地址信号ASkmmn,并根据地址信号ASkmhn来选择第二金属线MIA MUn中之一，以检测被选择的第二金属线的电压位准。判断电路40接着判断被选择的第一金属线的电压位准是否等于被选择的第二金属线的电压位准。假设列解码电路38根据地址信号ASrow选择第一金属线 MLl1以检测第一金属线MLl1的电压位准，以及行解码电路39根据地址信号ASkmmn选择第二金属线ML、以检测第二金属线ML、的电压位准。由于第一金属线MLl1通过通道Vl4连接第二金属线ML、以写入数据，因此判断电路40判断出第一金属线MLl1的电压位准等于第二金属线ML、的电压位准。于是，判断电路40判断数据已写入至存储胞3502来存储数据并产生对应数值，例如逻辑高位准值“ 1 ”。假设列解码电路38根据地址信号AS-选择第一金属线MLl1以检测第一金属线 MLl1的电压位准，以及行解码电路39根据地址信号ASkmmn选择第二金属线MIA以检测第二金属线MIA的电压位准。由于第一金属线MLl1没有通过通道连接第二金属线MIA以写入数据，因此判断电路40判断出第一金属线MLl1的电压位准不等于第二金属线MIA的电压位准。于是，判断电路40判断数据没有写入至存储胞350i并产生对应数值，例如逻辑高位准值“0”。根据实施例的感测装置3，感测像素阵列30通过基底310的第一侧30a来接收光线M以感测光线24，且形成于金属层与312的存储器单元35配置在相对于第一侧30a 的第二侧30b。因此，光线M不会被金属层的第一金属线MLl1 MLIm与金属层312的第二金属线MIA MUn所阻挡。此外，进一步设置的存储器单元M可用来存储储存数据， 而不会降低感测装置3的量子效率(quantum efficiency，QE)、相互感应效应(cross-talk effect)、及暗电流等等。图5表示本发明实施例中感测装置的制造方法的流程图。在下文中，制造方法将参阅图3 5来说明。在图5中，提供基底310 (步骤S50)，且感测像素阵列30形成于基底 310(步骤S51)。感测像素阵列30包括配置成多个列与多个行的多个像素300。金属层3“ 与312形成于基底310的第二侧30b (步骤S52)。接着，第一金属线MLl1 MLIm形成于金属层(步骤S53)，且第二金属线ML2i MUn形成于金属层312 (步骤S54)。第一金属线 MLl1 MLIm与第二金属线MU1 MUn交错，且一组交错的第一金属线与第二金属线形成存储器单元35的存储胞，用以存储储存数据。藉由将金属层的第一金属线通过通道连接至金属层312的第二金属线，可将数据写入至对应的存储胞以作储存。列解码器38配置来根据地址信号AS-选择第一金属线MLl1 MLIm中之一，以检测被选择的第一金属线的电压位准。行解码器39配置来根据地址信号ASarara选择第二金属线MIA ML;中之一，以检测被选择的第二金属线的电压位准。判断电路40配置来判断被选择的第一金属线的电压位准是否等于被选择的第二金属线的电压位准。当判断电路40判断出被选择的第一金属线的电压位准等于被选择的第二金属线的电压位准，判断电路40则判断数据已写入至对应存储胞3502且产生对应数值，例如逻辑高位准值“1”。当判断电路40判断出被选择的第一金属线的电压位准不等于被选择的第二金属线的电压位准，判断电路40则判断数据没有写入至对应存储胞且产生对应数值，例如逻辑高位准值“0”。接着，凿磨基底310的第一侧30a以减少基底310的厚度(步骤S5Q。微透镜33与彩色滤光器32形成于基底310 的第一侧30a (步骤S56)。因此，感测像素阵列30通过微透镜33与彩色滤光器32来接收光线。在步骤S56中，彩色滤光器32形成于微透镜33与基底310之间。在另一实施例中，微透镜33可形成于彩色滤光器32与基底310之间。本发明虽以优选实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。
权利要求
1.一种感测装置，包括感测像素阵列，形成于基底，包括用来感测光线的多个像素，其中，所述基底具有第一侧以及相对于所述第一侧的第二侧，且所述感测像素阵列通过所述第一侧接收光线以执行光线感测；以及存储器单元，形成于所述基底的所述第二侧，以存储储存数据。
2.如权利要求1所述的感测装置，其中，所述存储器单元包括 第一金属层，形成于所述基底的所述第二侧；第二金属层，形成于所述基底的所述第二侧，其中，所述存储器单元形成于所述第一金属层与所述第二金属层；多个第一金属线，形成于所述第一金属层；以及多个第二金属线，形成于所述第二金属层且与所述第一金属线交错；其中，每一组交错的所述第一金属线与所述第二金属线形成存储胞以存储储存数据。
3.如权利要求2所述的感测装置，其中，当数据写入至所述存储胞以存储储存时，对应所述存储胞的所述第一金属线通过通道来连接对应的所述第二金属线。
4.如权利要求2所述的感测装置，还包括第一解码电路，用以接收第一地址信号且根据所述第一地址信号每次选择所述第一金属线中之一，以检测被选择的所述第一金属线的电压位准；第二解码电路，用以接收第二地址信号且根据所述第二地址信号来选择所述第二金属线中之一，以检测被选择的所述第二金属线的电压位准；以及判断电路，用以检测被选择的所述第一金属线的电压位准是否等于被选择的所述第二金属线的电压位准；其中，当所述判断电路判断出被选择的所述第一金属线的电压位准等于被选择的所述第二金属线的电压位准，所述判断电路判断数据以写入至对应的所述存储胞。
5.如权利要求1所述的感测装置，其中，所述像素配置成多个列与多个行，且所述感测装置还包括读出电路，用以读出检测信号，其中，所述检测信号由至少一所述像素根据感测的光线而产生。
6.如权利要求1所述的感测装置，其中，所述感测装置使用背面照明技术。
7.如权利要求1所述的感测装置，还包括微透镜及彩色滤光器，配置于所述基底的所述第一侧； 其中，所述感测像素阵列通过所述微透镜及所述彩色滤光器接收光线。
8.一种感测装置的制造方法，包括 提供基底；于所述基底形成感测像素阵列，其中，所述基底具有第一侧以及相对于所述第一侧的第二侧，且所述感测像素阵列通过所述第一侧接收光线以执行光线感测；以及于所述基底的所述第二侧形成存储器单元，用以存储储存数据。
9.如权利要求8所述的感测装置的制造方法，其中，形成所述存储器单元的步骤包括 于所述基底的所述第二侧形成第一金属层以及第二金属层；于所述第一金属层形成多个第一金属线；以及于所述第二金属层形成多个第二金属线；其中，所述第二金属线与所述第一金属线交错，且每一组操作的所述第一金属线与所述第二金属线形成存储胞以存储储存数据。
10.如权利要求9所述的感测装置的制造方法，其中，数据藉由通过通道将所述第一金属线连接对应的所述第二金属线而写入至对应的所述存储胞。
11.如权利要求8所述的感测装置的制造方法，其中，所述感测装置使用背面照明技术。
12.如权利要求8所述的感测装置的制造方法，还包括 凿磨所述基底的所述第一侧；以及在所述基底的所述第一侧形成微透镜与彩色滤光器； 其中，所述感测像素阵列通过所述微透镜与所述彩色滤光器接收光线。
全文摘要
一种感测装置，其包括像素感测阵列与存储器单元。感测像素阵列形成于基底，其包括用来感测光线的多个像素。基底具有第一侧以及相对于第一侧的第二侧，且感测像素阵列通过第一侧接收光线以执行光线感测。存储器单元形成于基底的第二侧，以存储储存数据。
文档编号H01L27/146GK102376722SQ201010255828
公开日2012年3月14日 申请日期2010年8月16日 优先权日2010年8月16日
发明者印秉宏, 萧舜仁 申请人:英属开曼群岛商恒景科技股份有限公司