专利名称：形成单晶硅层的方法
技术领域：
本发明涉及一种用于制造半导体器件的方法，且具体而言，涉及一种形成用于相变随机存取存储器(PCRAM)的单晶硅层的方法。
背景技术：
早在1968年，奥弗辛斯基(Ovshinsky)就在其发表的第一篇关于非晶体相变的论文中首次对基于相变理论的存储器进行了描述材料由非晶体状态变成晶体并且再变回非晶体的过程中，其非晶体和晶体状态呈现不同的光学特性和电阻特性，因而可以利用非晶态和晶态分别代表“0”和“ 1，，来存储数据。理论上，这种基于相变理论的存储器的优点在于产品体积小、成本低、可直接写入(即在写入资料时不需要将原有资料擦除)和制造简单 (只需要在现有的CMOS工艺上增加2 4次光刻工序)。随着半导体制造工艺向65nm工艺节点推进，在进入45nm工艺节点之后，沟道、浮栅和层间介电层的等比例缩小以及工艺难度的提高都将使快闪式存储器(FLASH)面临极大的挑战，甚至达到物理极限。另一方面，基于相变理论的随机存取存储器(以下被称为 PCRAM)由于其具有存储单元尺寸小、循环寿命长、稳定性好、功耗低以及可嵌入功能强等优点，特别是在器件特征尺寸的微缩方面的优势，因而被认为是最具有潜质的下一代非挥发性存储器。通常，在PCRAM存储单元中可以使用MOS晶体管或二极管作为相变驱动器(即， 选通管)。由于相变存储器的写入操作电流较大而使得MOS晶体管在工艺尺寸不断减小后难以提供足够的驱动电流，因而目前在半导体制造领域中普遍采用垂直型二极管作为PCRAM存储单元的相变驱动器，以在增大写入操作电流的同时又能提高单元阵列的集成度。此外，垂直型二极管也有利于在后续工艺中自对准地形成相变电阻。在非
^lK"Full Integrationof Highly Manufacturable 512Mb PRAM based on 90nm Technology"(ElectronDevices Meeting, 2006. IEDM' 06. Internationals)中描述了一种新颖的工艺方案，其中，采用垂直型二极管作为存储单元的驱动器，并且与所述二极管自对准地形成相变电阻的底部电极。这样形成的PCRAM具有足够大的导通电流以及稳定的相变性能，从而表现出极佳的电学特性。下面，参照图1，其中示出了采用二极管作为相变驱动器的PCRAM的示意性框图。如图1中所示，PCRAM包括相变电阻101、作为相变驱动器的二极管102、多条字线 103、多条位线104、字线驱动器105和位线驱动器106等。通常，将形成有相变电阻101和作为相变驱动器的二极管102的区域称为单元阵列区110，并且将形成有字线驱动器105和位线驱动器106等的区域称为外围电路区。目前，常规工艺中一般通过下列方法来形成用作PCRAM的相变驱动器的二极管 首先，完成外围电路区中的MOS晶体管结构的制作；之后，在外围电路区和单元阵列区中通过外延(EPI)生长单晶硅层；然后，蚀刻该单晶硅层并对其进行离子注入和退火，以在单元阵列区中形成所述二极管。这里，需要说明的是，在单元阵列区中形成二极管的同时，在外围电路区中也可以形成用于PCRAM的其他有源或无源器件结构，例如，能够通过离子注入来控制薄层电阻(sheet resistance)的单晶硅电阻等。因此，为了简化工艺流程而同时形成电学特性均较佳的二极管和单晶硅电阻，需要在单元阵列区和外围电路区形成整体均一性较佳的单晶硅层。参照图2A-2B，其中，示出了根据现有技术的形成用于PCRAM中的单晶硅层的方法的示意性剖面图。首先，提供前端器件结构，所述前端器件结构包括单元阵列区210和外围电路区 220。如图2A中所示，所述单元阵列区210中形成有多个隔离槽211，所述外围电路区220 中形成有MOS晶体管结构和多个隔离槽(图中未示出)。所述MOS晶体管结构例如为PMOS 晶体管，并且主要由多晶硅栅221、侧墙222和源/漏区223等构成。接着，如图2B中所示， 通过外延(EPI)生长法，在前端器件结构的表面上形成单晶硅层212。然而，由于外围电路中包含前期形成的各种电路结构，因而使得在其上EPI生长的单晶硅层均一性不佳，而外围电路区中的单晶硅层均一性不佳又会导致在单元阵列区和外围电路区中单晶硅层整体均一性也不佳，从而影响PCRAM的整体电学性能。参照图3A-3B，其中，示出了根据现有技术形成的用于PCRAM的单晶硅层的扫描电镜(SEM)剖面图。图3A示出了单元阵列区中的单晶硅层的SEM剖面图，并且图;3B示出了外围电路区中的单晶硅层的SEM剖面图。如图3A中所示，在单元阵列区中，所生长的单晶硅层的厚度偏差大约为200人,而在外围电路区中，如图3B中所示，所生长的单晶硅层的厚度偏差超过了 1400人。显然，这使得在制造过程中难以获得良好的工艺均一性，并且外围电路区中的单晶硅层均一性尤其不佳，从而导致最终形成的PCRAM的电学性能不佳。鉴于上述原因，迫切需要一种形成用于PCRAM的单晶硅层的方法。期望该方法能够在外围电路区中提供均一性较佳的单晶硅层，从而改善单晶硅层在单元阵列区和外围电路区中的整体均一性，进而提高最终形成的PCRAM的整体电学性能并且实现工艺流程的简单化。此外，还期望该方法能够与现有的CMOS制造工艺兼容。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了在制作PCRAM过程中形成整体均一性较佳的单晶硅层，本发明提供一种形成单晶硅层的方法，所述单晶硅层用于相变随机存取存储器，所述方法包括下列步骤提供前端器件结构，所述前端器件结构包括单元阵列区和外围电路区；在所述单元阵列区和所述外围电路区的表面上形成氧化物层；在所述氧化物层上形成多晶硅籽晶层；蚀刻所述多晶硅籽晶层和所述氧化物层，以去除所述多晶硅籽晶层和所述氧化物层的位于所述单元阵列区中的部分，并且保留所述多晶硅籽晶层和所述氧化物层的位于所述外围电路区的部分； 以及在所述单元阵列区的表面上以及所述多晶硅籽晶层和所述氧化物层的位于所述外围电路区的部分上形成所述单晶硅层。优选地，所述氧化物层由SiA构成。
优选地，所述氧化物层是在600 800°C的温度下以SiH4和队0的混合气体为源气体通过化学气相沉积而形成的。优选地，所述氧化物层的厚度大于0人且小于或等于500 A。优选地，所述氧化物层的厚度为300人。优选地，所述多晶硅籽晶层的厚度大于ο A且小于或等于1000 A。优选地，所述多晶硅籽晶层的厚度为500人。优选地，所述多晶硅籽晶层是在500 700°C的温度下以SiH4为源气体通过化学气相沉积而形成的。优选地，所述单晶硅层的厚度为2000A 8000人。优选地，所述单晶硅层的厚度为6000A。优选地，所述单晶硅层是在950 1050°C的温度下以％H2、HCl和SiH2Cl2的混合气体为源气体通过外延生长而形成的。本发明进一步提供一种包含通过如上所述的方法制作的PCRAM的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。根据本发明的方法能够在外围电路区中提供均一性较佳的单晶硅层，从而改善单晶硅层在单元阵列区和外围电路区中的整体均一性，进而提高最终形成的PCRAM的整体电学性能并且实现工艺流程的简单化。此外，根据本发明的方法还能够与现有的CMOS制造工艺完全兼容，从而能够降低成本并且提高可靠性。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中图1是示出了采用二极管作为相变驱动器的PCRAM的示意性框图；图2A-2B是示出了根据现有技术的形成用于PCRAM的单晶硅层的方法的示意性剖面图； 图3A-;3B是根据现有技术形成的用于PCRAM的单晶硅层的SEM剖面图，其中，图3A 示出了单元阵列区中的单晶硅层的SEM剖面图，图:3B示出了外围电路区中的单晶硅层的 SEM剖面图；图4A-4E是示出了根据本发明优选实施例的形成用于PCRAM的单晶硅层的方法的示意性剖面图；以及图5是示出了根据本发明优选实施例的形成用于PCRAM的单晶硅层的方法的流程图。应当注意的是，这些图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，并对下面提供的书面描述进行补充。然而，这些图并非按比例绘制，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，并且这些图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。例如，为了清楚起见，可以缩小或放大分子、层、区域和/或结构元件的相对厚度和定位。在附图中，使用相似或相同的附图标记表示相似或相同的元件或特征。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何形成用于PCRAM的单晶硅层的。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。[本发明的优选实施例]下面，将参照图4A-4E和图5来描述根据本发明优选实施例的形成用于PCRAM的单晶硅层的方法。参照图4A-4E，其中，示出了根据本发明优选实施例的形成用于PCRAM的单晶硅层的方法的示意性剖面图。首先，提供前端器件结构，所述前端器件结构包括单元阵列区410和外围电路区 420。如图4A中所示，在单元阵列区410中，在半导体衬底411中形成有多个隔离槽412， 在外围电路区420中的形成有MOS晶体管结构和多个隔离槽(图中未示出)。所述MOS晶体管结构例如为PMOS晶体管，并且主要由多晶硅栅421、侧墙422和源/漏区423等构成。 作为示例，在实施例中，所述MOS晶体管结构为PMOS晶体管。接着，如图4B中所示，在前端器件结构的表面上形成氧化物层424。氧化物层例如可以由SiO2构成。氧化物层424的厚度大于0 A且小于或等于500人,并且优选为300人。作为示例，在600 800°C的温度下，以SiH4和N2O的混合气体为源气体，通过CVD 法形成氧化物层424。然后，如图4C中所示，在氧化物层似4上形成多晶硅籽晶(seed)层425。多晶硅籽晶层425的厚度大于0 A且小于或等于1000 A,并且优选为500 A。作为示例，可以在 500 700°C的温度下以SiH4为源气体通过CVD法形成多晶硅籽晶层425。接着，如图4D中所示，蚀刻多晶硅籽晶层425和氧化物层424，以去除多晶硅籽晶层425和氧化物层424的位于单元阵列区410中的部分，并且保留多晶硅籽晶层425和氧化物层424的位于外围电路区420中的部分。其中，通过旋涂法涂覆光致抗蚀剂层(图中未示出)，并且经曝光和显影使其形成图案以形成掩膜来进行蚀刻。作为示例，在本实施例中，采用正光刻胶。例如，可以采用诸如等离子体蚀刻等干法蚀刻工艺来蚀刻多晶硅籽晶层 425和氧化物层424。作为示例，蚀刻的源气体可采用HBr、Cl2,CF4,CHF3和CH2F2的混合气体，其中，HBr 的流速为50 150sccm，Cl2的流速为10 60sccm，CF4的流速为10 60sccm，CHF3的流速为30 lOOsccm，CH2F2的流速为10 lOOsccm。这里，sccm是标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米(lml/min)的流量。之后，可选地，可以通入N2或Ar2到工艺反应腔中进行吹扫或者执行排空处理，以去除反应腔内残留的蚀刻源气体。
接着，进行灰化工艺，例如使用02、02/H20或CO2作为灰化剂的等离子体灰化处理， 以去除光致抗蚀剂层。然后，如图4E中所示，在单元阵列区410的表面上以及多晶硅籽晶层425和氧化物层424的位于外围电路区420中的部分上形成单晶硅层413。单晶硅层413的厚度约为 2000 A 8000 A，并且优选为6000 A。作为示例，在950 1050°C的温度下，以N2H2、HC1 和SiH2Cl2的混合气体为源气体，通过EPI生长法形成单晶硅层413。其中，RH2的流速为 20 100ml/min, HCl 的流速为 20 100ml/min，且 SiH2Cl2 的流速为 200 600ml/min作为示例，接下来，可以采用常规工艺执行用于形成PCRAM的后续工艺，例如，单元阵列区中的单晶硅层可以用来形成作为相变驱动器的二极管，外围电路区中的单晶硅层可以用来形成单晶硅电阻，从而最终形成PCRAM。参照图5，其中，示出了根据本发明优选实施例的形成用于PCRAM的单晶硅层的方法的流程图。首先，在步骤S501中，提供前端器件结构，如图4A中所示。其中，所述前端器件结构包括单元阵列区410和外围电路区420。接着，在步骤S502中，在单元阵列区410和外围电路区420的表面上形成氧化物层424，如图4B中所示。例如，可以通过CVD法形成该氧化物层424。然后，在步骤S503中，在氧化物层似4上形成多晶硅籽晶层425，如图4C中所示。 例如，可以通过CVD法形成多晶硅籽晶层425。接着，在步骤S504中，蚀刻多晶硅籽晶层425和氧化物层424，以去除多晶硅籽晶层425和氧化物层424的位于单元阵列区410中的部分，并且保留多晶硅籽晶层425和氧化物层424的位于外围电路区420中的部分，如图4D中所示。例如，可以利用等离子体蚀刻法等干法蚀刻工艺来蚀刻晶硅籽晶层425和氧化物层424。然后，在步骤S505中，在单元阵列区410的表面上以及多晶硅籽晶层425和氧化物层似4的位于外围电路区420的部分上形成单晶硅层413，如图4E中所示。例如，可以通过EPI生长法来形成单晶硅层413。接下来，可以采用常规工艺执行用于形成PCRAM中的二极管的后续工艺。[形成二极管的后续工艺]下面，将简要说明利用根据本发明优选实施例的单晶硅层来制作PCRAM中的二极管的后续工艺。首先，蚀刻单晶硅层413，以在单元阵列区410形成二极管前端结构，所述二极管前端结构是指将要通过后续工艺(例如，离子注入、退火等)形成作为相变驱动器的二极管的结构。其中，通过旋涂法涂覆光致抗蚀剂层(图中未示出)，并且经曝光和显影使其形成图案以形成掩膜来进行蚀刻。作为示例，蚀刻单晶硅层413的源气体可以采用HBr、Cl2, CF4, 02/He的混合气体， 其中，HBr的流速为50 150sccm，Cl2的流速为10 60sccm，CF4的流速为10 60sccm， 02/He的流速为50 150sccm。之后，可选地，可以通入N2或Ar2到工艺反应腔中进行吹扫或者执行排空处理，以去除反应腔内残留的蚀刻源气体。然后，进行灰化工艺，例如使用02、02/H20或(X)2作为灰化剂的等离子体灰化处理，以去除光致抗蚀剂层。通过离子注入将导电型杂质注入到二极管前端结构中。作为示例，所述导电型杂质为P型杂质，例如，硼、镓和铟等，并且离子注入的剂量为1.1XIO14 1. OX IO"5原子/
3
cm ο之后，进行退火，以形成二极管结构的P型区和N型区。这里，需要注意的是，二极管结构的N型区是由之前在单元阵列区410中除隔离槽 412以外的部分掺杂的N型杂质(例如，磷、砷等)在退火过程中向上扩散而形成的。至此，完成了用作相变驱动器的二极管结构的制作。接下来，可以采用常规工艺执行用于形成PCRAM的后续工艺，例如，溅射相变材料层并对其进行CMP，以自对准地形成相变电阻层，从而形成相变存储单元。形成相变存储单元的方法是本领域技术人员所熟知的，在此不再赘述。[本发明的有益效果]根据本发明的形成用于PCRAM的单晶硅层的方法，通过在EPI生长单晶硅层之前预先在外围电路区生长一层氧化物和一层多晶硅籽晶，实现了单晶硅层在单元阵列区和外围电路区中的完全非选择性EPI生长。因此，根据本发明的方法能够在外围电路区中提供均一性较佳的单晶硅层，从而改善单晶硅层在单元阵列区和外围电路区中的整体均一性， 进而提高最终形成的PCRAM的整体电学性能并实现工艺流程的简单化。此外，根据本发明的方法还能够与现有的CMOS制造工艺完全兼容、成本低并且可靠性高。根据如上所述的实施例处理的PCRAM可应用于多种集成电路(IC)中。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、 个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是存储设备中。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外，本领域技术人员还应当理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
权利要求
1.一种形成单晶硅层的方法，所述单晶硅层用于相变随机存取存储器，所述方法包括下列步骤提供前端器件结构，所述前端器件结构包括单元阵列区和外围电路区；在所述单元阵列区和所述外围电路区的表面上形成氧化物层；在所述氧化物层上形成多晶硅籽晶层；蚀刻所述多晶硅籽晶层和所述氧化物层，以去除所述多晶硅籽晶层和所述氧化物层的位于所述单元阵列区中的部分，并且保留所述多晶硅籽晶层和所述氧化物层的位于所述外围电路区的部分；以及在所述单元阵列区的表面上以及所述多晶硅籽晶层和所述氧化物层的位于所述外围电路区的部分上形成所述单晶硅层。
2.根据权利要求1所述的方法，其中，所述氧化物层由SiA构成。
3.根据权利要求2所述的方法，其中，所述氧化物层是在600 800°C的温度下以SiH4 和N2O的混合气体为源气体通过化学气相沉积而形成的。
4.根据权利要求1所述的方法，其中，所述氧化物层的厚度大于0人且小于或等于 500 A。
5.根据权利要求4所述的方法，其中，所述氧化物层的厚度为300A。
6.根据权利要求1所述的方法，其中，所述多晶硅籽晶层的厚度大于0人且小于或等于 IOOOA0
7.根据权利要求6所述的方法，其中，所述多晶硅籽晶层的厚度为500人。
8.根据权利要求1所述的方法，其中，所述多晶硅籽晶层是在500 700°C的温度下以 SiH4为源气体通过化学气相沉积而形成的。
9.根据权利要求ι所述的方法，其中，所述单晶硅层的厚度为2000人 8000人。
10.根据权利要求9所述的方法，其中，所述单晶硅层的厚度为6000人。
11.根据权利要求1所述的方法，其中，所述单晶硅层是在950 1050°C的温度下以 N2H2、HC1和SiH2Cl2的混合气体为源气体通过外延生长而形成的。
12.一种包含通过根据权利要求1所述的方法制作的相变随机存取存储器的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。
全文摘要
本发明提供一种形成单晶硅层的方法，用于相变随机存取存储器，该方法包括提供前端器件结构，包括单元阵列区和外围电路区；在单元阵列区和外围电路区的表面上形成氧化物层；在氧化物层上形成多晶硅籽晶层；蚀刻多晶硅籽晶层和氧化物层，以去除多晶硅籽晶层和氧化物层的位于单元阵列区中的部分，并且保留多晶硅籽晶层和氧化物层的位于外围电路区的部分；以及在单元阵列区的表面上以及多晶硅籽晶层和氧化物层的位于外围电路区的部分上形成所述单晶硅层。该方法能够在外围电路区中提供均一性较佳的单晶硅层，从而改善单晶硅层在单元阵列区和外围电路区中的整体均一性，进而提高最终形成的PCRAM的整体电学性能并实现工艺流程的简单化。
文档编号H01L21/205GK102386058SQ201010275009
公开日2012年3月21日 申请日期2010年9月3日 优先权日2010年9月3日
发明者吴佳特, 庞军玲, 王灵玲, 邹陆军, 郭佳衢 申请人:中芯国际集成电路制造(上海)有限公司