专利名称：一种制作半导体器件的方法
技术领域：
本发明涉及半导体器件制造工艺，特别涉及一种制作半导体器件的方法。
背景技术：
随着半导体器件关键尺寸的不断缩小，工艺上必须考虑热效应，即温度对于半导体器件电学性能的影响。因此，现在半导体制造工艺中使用化学气相沉积(CVD)方法代替炉管氧化法来形成半导体器件中的各种膜层结构。化学气相沉积是反应物质在气态条件下发生化学反应，生成固态物质沉积在加热的固态基体表面，进而制得固体材料的工艺技术。其优点是可以在较低温度下实现大面积薄膜的生长。但是，与炉管氧化法相比，化学气相沉积法具有其缺点，即化学气相沉积法形成的薄膜的厚度和覆盖均勻性较差。尤其对于衬垫层和间隙壁层的沉积表现明显，原因在于衬垫层和间隙壁层要依次覆盖在栅极结构的侧壁以及衬底上，表面的不平坦使得薄膜的厚度和覆盖的均勻性差表现得尤为突出。并且在随后的刻蚀工艺中会将这种薄膜沉积的不均勻性传递下去，导致栅极结构与侧壁的整体关键尺寸均勻性较差。通常表现为晶片的中心和边缘的整体关键尺寸差异较大。然而，由于每个晶片上有多个管芯，每个管芯对应一个半导体器件，如果分布不均勻就会使每个半导体器件的质量都不同，从而使半导体器件的电学性质的均勻性较差。如图1所示，为具有侧壁的栅极结构的半导体器件的剖面图。在半导体衬底100 上具有栅极结构101，栅极结构101包括形成在衬底上的栅氧化物层IOlA和栅极材料层 101B。在栅极结构101的侧壁上设置有一层很薄的衬垫层102和间隙壁层103。实践证明， 栅极结构101与衬垫层102的整体关键尺寸的均勻性对半导体器件的静态电流分布的影响更为突出，静态电流分布越收敛，该半导体器件的电学性能的均勻性会越好。在利用化学气相沉积工艺制作如图1所示的半导体器件，特别是沉积形成衬垫层所需的材料层时，由于上述化学气相沉积的固有缺点，因此从化学气相沉积工艺本身很难改善薄膜沉积的均勻性。衬垫层不均勻会直接影响栅极结构与衬垫层的整体关键尺寸的均勻性，进一步影响半导体器件电学性质均勻性，从而降低良品率。因此，目前急需一种制作半导体器件的方法，以改善半导体器件电学性质均勻性， 提高良品率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决现有技术中半导体器件的电学性质均勻性较差的问题，本发明提出一种半导体器件的制作方法，包括提供衬底；在所述衬底上沉积形成栅极结构所需的材料层以及具有图案的光刻胶；根据预定的栅极结构关键尺寸偏差来调整刻蚀机台的温度偏差，修剪所述具有图案的光刻胶；刻蚀所述材料层，形成具有实际的栅极结构关键尺寸的栅极结构；以及在所述衬底和所述栅极结构上采用化学气相沉积方法形成衬垫材料层，并刻蚀形成衬垫层。根据本发明一个方面，所述修剪为通入包含氧气的反应气体对光刻胶开口的关键尺寸进行调整。根据本发明一个方面，所述预定的栅极结构关键尺寸偏差与衬垫层的关键尺寸偏差互为相反数。根据本发明一个方面，所述形成栅极结构所需的材料层包括栅氧化物层和栅极材料层。根据本发明一个方面，所述根据预定的栅极结构关键尺寸偏差来调整温度偏差， 包括当所述实际的栅极结构关键尺寸偏差小于所述预定的栅极结构关键尺寸偏差时，减小所述温度偏差；以及当所述实际的栅极结构关键尺寸偏差大于所述预定的栅极结构关键尺寸偏差时，增大所述温度偏差。根据本发明一个方面，所述根据预定的栅极结构关键尺寸偏差来调整温度偏差， 包括预确定栅极结构关键尺寸偏差与所述温度偏差之间的关系曲线；以及根据所述预定的栅极结构关键尺寸偏差，按照所述关系曲线来调整所述温度偏差。根据本发明一个方面，所述预确定关系曲线的步骤包括在修剪所述具有图案的光刻胶过程中，改变所述温度偏差；形成所述栅极结构后分别检测所述栅极结构关键尺寸偏差；以及对所述温度偏差和所述栅极结构关键尺寸偏差组成的数据点进行拟合，获得所述关系曲线。根据本发明一个方面，所述刻蚀机台的温度为30 50°C。根据本发明一个方面，所述温度偏差为-15 15°C。根据本发明的方法，能够有效地改善半导体器件电学性质的均勻性，提高良品率。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，图1是具有侧壁的栅极结构的半导体器件的剖面图；图2是根据本发明的半导体器件的剖面图；图3是根据本发明的半导体器件的制作方法的流程图；图4是根据本发明一个实施方式得到的栅极结构的关键尺寸偏差与刻蚀机台的温度偏差的关系曲线；图5是未经过补偿和经过补偿的半导体器件的静态电流的对比图。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明根据本发明制作半导体器件的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其它实施方式。本发明的方法通过改变晶片上栅极结构的关键尺寸来补偿衬垫层的关键尺寸，从而使栅极结构与衬垫层的整体关键尺寸在整个晶片的各个区域分布均勻。如图2所示，在衬底200上形成有栅极结构201，栅极结构201包括栅氧化物层20IA和栅极材料层201B。 栅极结构201的两侧形成有衬垫层202。其中，栅极结构201的关键尺寸为Cl1,衬垫层202 的关键尺寸为d2，栅极结构201和衬垫层202的整体关键尺寸为(4+2( )。根据本发明的方法，可以预先测定衬垫层的关键尺寸d2在晶片上的分布，然后根据该分布来调整栅极结构的关键尺寸Cl1在晶片上的分布，从而使整体关键尺寸(4+2( )在晶片上不同区域基本相等。具体地说，如果预先测定的衬垫层的关键尺寸d2在晶片的中心区域较大，则在形成栅极结构时，缩小中心区域栅极结构的关键尺寸Cl1，进而达到晶片上各处的整体关键尺寸基本相等的目的。下面将详细描述根据本发明的方法。图3为根据本发明的半导体器件的制作方法的流程图。在步骤301中，提供具有浅沟槽隔离结构的衬底。所述衬底可以包含但不限于以下所提到的材料中的至少一种例如硅、绝缘体上硅(silicon oninsulator，SOI)、绝缘体上层叠硅(stacked silicon on insulator, SS0I)、绝缘体上层叠锗化硅(stacked SiGe on insulator，S-SiGeOI)、绝缘体上锗化硅(SiGe on insulator, SiGeOI)以及绝缘体上锗 (Ge on insulator, GeOI)。在步骤302中，在衬底上沉积形成栅极结构所需的各种材料层以及具有图案的光刻胶。其中，所述各种材料层例如包括通过传统的沉积形成的栅氧化物层和栅极材料层等。在步骤303中，根据预定的栅极结构关键尺寸偏差来调整刻蚀机台的温度偏差， 修剪具有图案的光刻胶，以补偿由于衬垫层的沉积和刻蚀所产生的关键尺寸偏差。所述修剪为通入包含氧气的反应气体对光刻胶开口的关键尺寸进行调整。通过控制反应气体的通入时间来调整开口的关键尺寸，从而调整栅极结构的关键尺寸。其中，栅极结构关键尺寸偏差为晶片上中心区域栅极结构的关键尺寸与边缘区域栅极结构的关键尺寸之间的差值，刻蚀机台的温度偏差为刻蚀机台中心温度与边缘温度之间的差值。发明人发现，晶片中心和边缘的栅极结构关键尺寸偏差与刻蚀机台中心和边缘的温度偏差有关。原因在于，温度是影响调整速率的主要因素之一，温度高修剪速率快，反之亦然。因此可以通过改变晶片上不同区域的温度，来调整不同区域的修剪速率，从而达到预定的栅极结构关键尺寸偏差。根据预定的栅极结构关键尺寸偏差来调整刻蚀机台的温度偏差，包括当实际的栅极结构关键尺寸偏差小于预定的栅极结构关键尺寸偏差时，减小刻蚀机台的温度偏差； 以及当实际的栅极结构关键尺寸偏差大于预定的栅极结构关键尺寸偏差时，增大刻蚀机台的温度偏差。实际操作中，根据预定的栅极结构关键尺寸偏差来调整刻蚀机台的温度偏差的具体操作步骤，包括预确定栅极结构关键尺寸偏差与刻蚀机台的温度偏差之间的关系曲线； 以及根据预定的栅极结构关键尺寸偏差，按照该关系曲线来调整刻蚀机台的温度偏差。其中，预确定关系曲线的步骤包括在修剪具有图案的光刻胶过程中，改变刻蚀机台中心与边缘的温度偏差；形成栅极结构后分别检测晶片中心与边缘的栅极结构关键尺寸偏差；以及对刻蚀机台的温度偏差和栅极结构关键尺寸偏差组成的数据点进行拟合，获得关系曲线。另外，预定的栅极结构关键尺寸偏差与衬垫层的关键尺寸偏差互为相反数，即需要栅极结构关键尺寸偏差能够补偿衬垫层的关键尺寸偏差。对于同样工艺条件制作的衬垫层，可以采用光学关键尺寸测量(OCD)来测量预先形成的衬垫层的关键尺寸偏差，以根据测量结果来调节下一批晶片栅极结构的修整参数。所述补偿为当衬垫层的关键尺寸偏差为 B时，使栅极结构的关键尺寸偏差为-B，即衬垫层的关键尺寸偏差与极的关键尺寸偏差互为相反数。举例来说，如果衬垫层的关键尺寸偏差为lnm，则调整栅极结构的关键尺寸偏差至-Inm ；如果衬垫层的关键尺寸偏差为-0. 5nm,则调整栅极结构的关键尺寸偏差至0. 5nm。在步骤304中，以修整后的光刻胶为掩膜，刻蚀形成栅极结构。在步骤305中，在衬底和栅极结构上形成衬垫材料层，并刻蚀形成衬垫层。本发明采用化学气相沉积的方法形成衬垫材料层。如，可以采用低压化学气相沉积(LPCVD)设备或等离子体增强化学气相沉积(PECVD)设备等。衬垫层的结构会随着技术的改变而出现一些差异。举例来说，在某些工艺中，衬垫层是一层氧化物；还有一些工艺中，衬垫层是氧化物及氮化物层。下面将根据本发明一个实施方式来详细描述预确定关系曲线的步骤。首先，在光刻胶修剪过程中，改变刻蚀机台中心与边缘的温度偏差，栅极结构刻蚀后分别检测晶片中心与边缘的栅极结构关键尺寸偏差。该过程需进行多组实验，以获得多个由温度偏差和关键尺寸偏差组成的数据点。其中，需保持其它参量不变，仅改变刻蚀机台中心与边缘的温度偏差。根据本发明的一个实施方式，刻蚀形成栅极结构和衬垫层所采用的是LAM KIY045 型刻蚀机台。为了兼顾修剪技术的温度操作范围及其它工艺要求，通常刻蚀机台的温度可以在30 50°C范围内调节。刻蚀机台的温度偏差范围为-15 15°C，具体的温度偏差例如是-15°C、-IO0C > -5°C、5°C、10°C以及15°C。_15°C为中心温度比边缘温度低15°C，15°C 为中心温度比边缘温度高15°C。然后，对所述数据点进行拟合，获得预定关系曲线。根据本发明的一个实施方式， 得到图4所示的关系曲线。如图4所示，图中横坐标为机台中心与边缘的温度偏差，纵坐标为晶片表面中心的栅极结构与边缘的栅极结构的关键尺寸偏差。401为实验得到的不同刻蚀机台的温度偏差所对应的关键尺寸偏差的各数据点，402为根据各数据点拟合得到的关系曲线。从图中可以看出，栅极结构的关键尺寸偏差与刻蚀机台的温度偏差呈现出非常好的线性关系，并且随着刻蚀机台的温度偏差不断减小，得到的栅极结构关键尺寸偏差越来越大，因此根据本发明的补偿方法可以用于自动控制操作。对半导体器件的静态电流进行测量，以反映半导体器件的电学性能。图5为未经过补偿和经过补偿制成的半导体器件的静态电流的对比图。如图5所示，横轴代表不同的晶片，纵轴代表静态电流的数值大小。柱状图可以很方便的说明静态电流的分布是收敛还是发散，静态电流分布发散表明半导体器件的电学性能不均勻，相反，分布收敛表明电学性能均勻。A组为未经过补偿而制成的半导体器件的静态电流分布，B组为根据本发明的方法，即经过补偿，而制成的半导体器件的静态电流分布。两组对比能很清楚地看出采用根据本发明的方法得到的半导体器件的静态电流分布收敛，说明其电学性能均勻性相对于现有方法的制作半导体器件得到明显改善。根据本发明的方法，能够在较大范围内调整栅极结构的关键尺寸偏差，从而对衬垫层由沉积和刻蚀所引起的偏差进行补偿，进而使栅极结构和衬垫层的总关键尺寸均勻， 使晶片上不同管芯的半导体器件的电学性能均勻。由于根据本发明的栅极结构关键尺寸偏差与刻蚀机台的温度偏差呈现出非常好的线性关系，因此根据本发明的补偿方法还可以用于自动控制操作。具有根据如上所述实施方式制造的半导体器件可应用于多种集成电路(IC)中。 根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步 DRAM (SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式 DRAM)、射频电路或任意其它电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。本发明已经通过上述实施方式进行了说明，但应当理解的是，上述实施方式只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施方式范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施方式，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
权利要求
1.一种半导体器件的制作方法，包括提供衬底；在所述衬底上沉积形成栅极结构所需的材料层以及具有图案的光刻胶；根据预定的栅极结构关键尺寸偏差来调整刻蚀机台的温度偏差，修剪所述具有图案的光刻胶；刻蚀所述材料层，形成具有实际的栅极结构关键尺寸的栅极结构；以及在所述衬底和所述栅极结构上采用化学气相沉积方法形成衬垫材料层，并刻蚀形成衬垫层。
2.如权利要求1所述的方法，其特征在于，所述修剪为通入包含氧气的反应气体对光刻胶开口的关键尺寸进行调整。
3.如权利要求1所述的方法，其特征在于，所述预定的栅极结构关键尺寸偏差与衬垫层的关键尺寸偏差互为相反数。
4.如权利要求1所述的方法，其特征在于，所述形成栅极结构所需的材料层包括栅氧化物层和栅极材料层。
5.如权利要求1所述的方法，其特征在于，所述根据预定的栅极结构关键尺寸偏差来调整温度偏差，包括当所述实际的栅极结构关键尺寸偏差小于所述预定的栅极结构关键尺寸偏差时，减小所述温度偏差；以及当所述实际的栅极结构关键尺寸偏差大于所述预定的栅极结构关键尺寸偏差时，增大所述温度偏差。
6.如权利要求1所述的方法，其特征在于，所述根据预定的栅极结构关键尺寸偏差来调整温度偏差，包括预确定栅极结构关键尺寸偏差与所述温度偏差之间的关系曲线；以及根据所述预定的栅极结构关键尺寸偏差，按照所述关系曲线来调整所述温度偏差。
7.如权利要求6所述的方法，其特征在于，所述预确定关系曲线的步骤包括在修剪所述具有图案的光刻胶过程中，改变所述温度偏差；形成所述栅极结构后分别检测所述栅极结构关键尺寸偏差；以及对所述温度偏差和所述栅极结构关键尺寸偏差组成的数据点进行拟合，获得所述关系曲线。
8.如权利要求1所述的方法，其特征在于，所述刻蚀机台的温度为30 50°C。
9.如权利要求1所述的方法，其特征在于，所述温度偏差为-15 15°C。
10.一种包含通过如权利要求1-9中任意一项所述的方法制造的半导体器件的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、 静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM和射频电路。
11.一种包含通过如权利要求1-9中任意一项所述的方法制造的半导体器件的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。
全文摘要
本发明公开了一种半导体器件的制作方法，包括提供衬底；在所述衬底上沉积形成栅极结构所需的材料层以及具有图案的光刻胶；根据预定的栅极结构关键尺寸偏差来调整刻蚀机台的温度偏差，修剪所述具有图案的光刻胶；刻蚀所述材料层，形成具有实际的栅极结构关键尺寸的栅极结构；以及在所述衬底和所述栅极结构上采用化学气相沉积方法形成衬垫材料层，并刻蚀形成衬垫层。根据本发明的方法，能够有效地改善半导体器件电学性质的均匀性，提高良品率。
文档编号H01L21/28GK102386077SQ201010274989
公开日2012年3月21日 申请日期2010年9月3日 优先权日2010年9月3日
发明者沈满华, 陈振兴, 黄怡, 黄敬勇 申请人:中芯国际集成电路制造(上海)有限公司