专利名称：一种肖特基二极管及其制造方法
技术领域：
本发明主要涉及到一种半导体器件，尤其涉及一种肖特基二极管及其制造方法。
背景技术：
肖特基二极管，是一种金属和半导体接触形成的器件，具有较低的正向压降和极高的开关速度，但是反向漏电流较大和反向电压不高的不利特性影响器件一定范围内的应用。肖特基二极管，正向压降与反向阻断压降需要进行折中的选取，因为降低正向压降的同时必然引起反向阻断压降的降低，提高反向阻断压降的同时也必然引起正向压降的增加。也就是说，在接通状态性能与关闭状态性能上，不能做到全面兼顾。
发明内容
本发明提供一种具有低正向压降且工艺简单的肖特基二极管器件。一种具有低正向压降的肖特基二极管，其特征在于包括(a)衬底层，为N传导类型硅半导体材料，用于降低半导体装置的导通电阻；(b)缓冲层，为N传导类型硅半导体材料，位于衬底层之上，此层半导体材料的杂质浓度随着远离衬底层而逐渐降低，此层的厚度大于或等于1. 8um，缓冲层用于降低半导体器件的导通电阻和控制半导体器件反向电压的大小；(c)漂移层，为N传导类型硅半导体材料，位于缓冲层之上，此层半导体材料的杂质浓度小于或等于缓冲层中半导体材料的最低杂质浓度，漂移层用于控制半导体器件反向电压的大小；(d)肖特基势垒层，位于漂移层之上，用于形成肖特基势垒结特性；(e)缓冲层和漂移层维护肖特基二极管的反向阻断偏压都有贡献。2、如权利要求1所述的半导体器件，其特征在于位于肖特基势垒层边缘设有保护环，保护环为P传导类型硅半导体材料，保护环位于漂移层中。3、如权利要求1所述的半导体器件，其特征在于所述的半导体器件边缘表面设有起保护作用的钝化层。4、如权利要求1所述的半导体器件，其特征在于所述的肖特基势垒层是由金属淀积或溅射的方法在漂移层表面形成的薄膜金属与漂移层顶部的N型半导体材料合金烧结形成的。5、如权利要求4所述的半导体器件，其特征在于所述的薄膜金属包括由两种不同元素金属构成的合金金属。6、如权利要求1所述的半导体器件，其特征在于所述的漂移层的扩散杂质与衬底层的扩散杂质不相同、所述的缓冲层的扩散杂质与衬底层的扩散杂质不相同。7、如权利要求1所述的半导体器件，其特征在于所述的衬底层的杂质掺杂浓度大于或等于lX1018/cm3。
8、如权利要求1所述的半导体器件，其特征在于所述的缓冲层的杂质掺杂浓度为大于或等于lX1014/cm3。9、如权利要求1所述的半导体器件，其特征在于所述的漂移层的杂质掺杂浓度为 IX IO14-I X IOnVcm3 之间。10、如权利要求1所述的半导体器件，其特征在于所述的缓冲层和漂移层厚度比大于等于0.2和小于等于1。11、如权利要求1所述的半导体器件，其特征在于所述的缓冲层杂质浓度分布为从衬底层杂质的浓度连续降低到漂移层杂质的浓度。12、一种肖特基二极管的制造方法，其特征在于其缓冲层和漂移层的制造方法包括如下步骤1)在衬底层上通过外延生产方式形成缓冲层，在外延生长过程中调节掺入磷杂质的浓度，从而引入杂质浓度随着远离衬底层而逐渐降低的外延层。2)在缓冲层上通过外延生产方式形成漂移层。13、如权利要求12所述的半导体器件制造方法，其特征在于所述的缓冲层中杂质掺杂浓度随远离衬底层的距离而线性连续逐渐降低。本发明的肖特基二极管器件，与传统结肖特基二极管相比，在具有相近反向击穿电压条件下，具有低的正向压降，对器件的电参数特性进行进一步优化。
图1为本发明一种实施方式的剖面示意图；图2为本发明肖特基二极管单元胞的剖面示意图；图3为传统肖特基二极管单元胞的剖面示意图；图4为本发明肖特基二极管单元胞和传统肖特基二极管单元胞在正向偏压时的电压与电流密度曲线；图5为本发明肖特基二极管单元胞和传统肖特基二极管单元胞在反向偏压时的电压与电流密度曲线。1、衬底层；2、缓冲层；3、漂移层；4、终端氧化层；5、保护环上氧化层；6、保护环；7、肖特基势垒层；8、欧姆接触区；9、阳极金属层；10、阴极金属层；31、传统肖特基二极管单元胞衬底层；32、传统肖特基二极管单元胞漂移层；33、传统肖特基二极管单元胞肖特基势垒层；
34、传统肖特基二极管单元胞阳极金属层；35、传统肖特基二极管单元胞阴极金属层；41、本发明肖特基二极管单元胞正向偏压时电压与电流密度曲线；42、传统肖特基二极管单元胞正向偏压时电压与电流密度曲线；51、本发明肖特基二极管单元胞反向偏压时电压与电流密度曲线；52、传统肖特基二极管单元胞反向偏压时电压与电流密度曲线；
具体实施例方式图1示出了本发明一种实施方式的剖面示意图，下面结合图1详细说明本发明的半导体器件。一种肖特基二极管包括衬底层1，为N传导类型硅半导体材料，在衬底层下表面通过阴极金属层10引出器件的阴极；缓冲层2，位于衬底层1之上，为N传导类型硅半导体材料，此层半导体材料的杂质浓度随着远离衬底层而逐渐降低；漂移层3，位于缓冲层2之上，为N传导类型硅半导体材料；保护环6，位于肖特基势垒层7边缘，保护环6为P传导类型硅半导体材料，保护环6位于漂移层3中，保护环6宽度为10 60um ；漂移层3顶部N型半导体材料与镍钼金属合金低温合金形成肖特基势垒层7，肖特基势垒层7，位于漂移层3 之上，用于形成肖特基势垒结特性；保护环6与镍钼金属合金低温合金形成欧姆接触区8 ； 在肖特基势垒层7和欧姆接触区8上覆盖一层导电金属Al为阳极金属层9，引出器件的阳极；保护环上氧化层5，位于保护环6的表面，是半导体材料氧化物；终端氧化层4，位于半导体器件边缘的表面，是半导体材料氧化物。在衬底层1上，通过在外延生长过程中调节掺入磷杂质的浓度，一次外延生长形成缓冲层2和漂移层3，衬底层1中掺入磷原子的浓度设定为3 X 1019原子/CM3，缓冲层2 中磷杂质浓度设定为随着远离衬底层1从1 X 1016原子/CM3到2X 1015原子/CM3而线性变化，漂移层3中磷杂质浓度设定为2 X 1015原子/CM3，缓冲层2厚度设定为4um，漂移层 3厚度设定为Sum ；再经氧化光刻腐蚀工艺后，通过向漂移层3特定位置半导体材料中注入硼离子再进行1000度高温退火，在漂移层3中形成P传导类型硅半导体材料保护环6，与此同时也引入了终端氧化层4和保护环上氧化层5。然后在此基础上，经二次光刻腐蚀工艺后在器件表面刻蚀出用于形成肖特基势垒层7的硅表面，通过金属蒸发工艺在器件表面上淀积一层势垒金属镍钼合金，通过低温合金工艺在漂移层3裸露硅表面形成肖特基势垒层7，同时保护环6上的P传导类型硅半导体材料与势垒金属镍钼合金低温合金形成欧姆接触区8。最后通后金属蒸发工艺，在器件正背面淀积2um金属Al，形成阳极金属层9和阴极金属层10，从而引出器件的阴极和阳极。如上所述，当器件加正向偏压时，缓冲层2具有高的杂质浓度，降低了的器件的导通电阻从而减少器件的正向压降；当器件加反偏电压时，在不考虑器件边缘影响情况下， 只要缓冲层2形成时选取杂质浓度合理，不会引起器件的反向特性的明显改变，传统肖特基二极管加反向偏压时形成的外延层中的电场强度分布，随着远离肖特基势垒层而逐渐降低，在本发明肖特基二极管的缓冲层2承担反向阻断电压时，与传统肖特基二极管相比会减缓或改变电场强度的下降，同时不改变整个器件耗尽层中电场强度最大地方仍然为肖特基势垒层7附近情况，因此只要缓冲层2形成时选取杂质浓度合理，不会引起器件的反向阻断电压的明显降低和反偏时漏电流的明显变化。结合上述实施例，使用ISE-TCAD器件仿真软件验证本发明肖特基二极管与传统的肖特基二极管相比具有低的正向压降。图2所示为本发明肖特基二极管单元胞的剖面示意图，图3所示为传统肖特基二极管单元胞的剖面示意图，下面结合图2和图3详细说明。图2所示为本发明肖特基二极管单元胞的剖面示意图，其中衬底层1，为N传导类型硅半导体材料，在衬底层1下表面通过阴极金属层10引出器件的阴极，衬底层1中磷的掺杂浓度为3E19原子/CM3，厚度设定为20um ；缓冲层2，位于衬底层1之上，为N传导类型硅半导体材料，缓冲层2中磷杂质浓度设定为随着远离衬底层1从1 X IO16原子/CM3到 2 X IO15原子/CM3而线性变化，厚度为4um ；漂移层3，位于缓冲层2之上，为N传导类型硅半导体材料，漂移层3中磷杂质掺杂浓度为2E15原子/CM3，厚度为Sum ；肖特基势垒层7，位于漂移层3之上，肖特基势垒层7的势垒金属功函数设定为4. 9ev ；在肖特基势垒层7上覆盖一层导电金属Al为阳极金属层9，引出器件的阳极；整个元胞的宽度设定为lOum，元胞的深度软件默认为lum。图3为传统肖特基二极管单元胞的剖面示意图，其中传统肖特基二极管单元胞衬底层31，为N传导类型硅半导体材料，在传统肖特基二极管单元胞衬底层31下表面通过传统肖特基二极管单元胞阴极金属层35引出器件的阴极，传统肖特基二极管单元胞衬底层31中磷的掺杂浓度为3E19原子/CM3，厚度设定为20um ；传统肖特基二极管单元胞漂移层32，位于传统肖特基二极管单元胞衬底层31之上，为N传导类型的硅半导体材料，传统肖特基二极管单元胞漂移层32中磷的掺杂浓度为2E15原子/CM3，厚度为12um ；传统肖特基二极管单元胞肖特基势垒层33，位于传统肖特基二极管单元胞漂移层32之上，传统肖特基二极管单元胞肖特基势垒层33的势垒金属功函数设定为4. 9ev ；在传统肖特基二极管单元胞肖特基势垒层33上覆盖一层导电金属Al为传统肖特基二极管单元胞阳极金属层34，弓丨出器件的阳极；整个元胞的宽度设定为lOum，元胞的深度软件默认为lum。使用ISE-TCAD器件仿真软件对图2和图3中两个元胞进行正反向I_V特性曲线仿真，其中图4示出了本发明肖特基二极管单元胞和传统肖特基二极管单元胞在正向偏压时的电压与电流密度曲线；其中图5示出了本发明肖特基二极管单元胞和传统肖特基二极管单元胞在反向偏压时的电压与电流密度曲线。在本发明肖特基二极管单元胞反向偏压时电压与电流密度曲线51和传统肖特基二极管单元胞反向偏压时电压与电流密度曲线52 相近条件下，通过本发明肖特基二极管单元胞正向偏压时电压与电流密度曲线41和传统肖特基二极管单元胞正向偏压时电压与电流密度曲线42对比，充分验证了本发明肖特基二极管与传统的肖特基二极管相比具有低的正向压降。通过上述实施例阐述了本发明，同时也可以采用其它实施例实现本发明。本发明不局限于上述具体实施例，因此本发明由所附权利要求范围限定。
权利要求
1.一种肖特基二极管，其特征在于包括(a)衬底层，为N传导类型硅半导体材料；(b)缓冲层，为N传导类型硅半导体材料，位于衬底层之上，此层半导体材料杂质浓度随着远离衬底层而逐渐降低，此层的厚度大于或等于1. Sum ；(c)漂移层，为N传导类型硅半导体材料，位于缓冲层之上，此层半导体材料的杂质浓度小于或等于缓冲层半导体材料的最低杂质浓度；(d)肖特基势垒层，位于漂移层之上，用于形成肖特基势垒结特性；(e)缓冲层和漂移层维护肖特基二极管的反向阻断偏压都有贡献。
2.如权利要求1所述的半导体器件，其特征在于位于肖特基势垒层边缘设有保护环， 保护环为P传导类型硅半导体，保护环位于漂移层中。
3.如权利要求1所述的半导体器件，其特征在于所述的半导体器件边缘表面设有起保护作用的钝化层。
4.如权利要求1所述的半导体器件，其特征在于所述的肖特基势垒层是由金属淀积或溅射的方法在漂移层表面形成的薄膜金属与漂移层顶部的N型半导体材料合金烧结形成的。
5.如权利要求4所述的半导体器件，其特征在于所述的薄膜金属包括由两种不同元素金属构成的合金金属。
6.如权利要求1所述的半导体器件，其特征在于所述的漂移层的扩散杂质与衬底层的扩散杂质不相同、所述的缓冲层的扩散杂质与衬底层的扩散杂质不相同。
7.如权利要求1所述的半导体器件，其特征在于所述的衬底层的杂质掺杂浓度大于或等于 IX IOnVcm3。
8.如权利要求1所述的半导体器件，其特征在于所述的缓冲层的杂质掺杂浓度为大于或等于lX1014/cm3。
9.如权利要求1所述的半导体器件，其特征在于所述的漂移层的杂质掺杂浓度为 IX IO14-I X IOnVcm3 之间。
10.如权利要求1所述的半导体器件，其特征在于所述的缓冲层和漂移层厚度此大于等于0.2和小于等于1。
11.如权利要求1所述的半导体器件，其特征在于所述的缓冲层杂质浓度分布为从衬底层杂质的浓度连续降低到漂移层杂质的浓度。
12.—种肖特基二极管的制造方法，其特征在于其缓冲层和漂移层的制造方法包括如下步骤1)在衬底层上通过外延生产方式形成缓冲层，在外延生长过程中调节掺入磷杂质的浓度，从而引入杂质浓度随着远离衬底层而逐渐降低的外延层；2)在缓冲层上通过外延生产形成漂移层。
13.如权利要求12所述的半导体器件制造方法，其特征在于所述的缓冲层中杂质掺杂浓度随远离衬底层的距离而线性连续逐渐降低。
全文摘要
本发明公开了一种新型的肖特基二极管器件，器件包括衬底层、逐级掺杂缓冲层、漂移层和肖特基势垒层。本发明还提供一种肖特基二极管的制造方法。本发明的半导体器件，具有低的正向压降，对器件的电参数特性进行进一步优化。
文档编号H01L29/872GK102456748SQ20101051745
公开日2012年5月16日 申请日期2010年10月22日 优先权日2010年10月22日
发明者杨忠武 申请人:上海芯石微电子有限公司