专利名称：有效的实现低阈值电压mos器件的方法
技术领域：
本发明特别涉及集成电路技术领域的一种有效实现低阈值电压MOS器件的方法。
背景技术：
随着当今芯片功能的日益复杂，对工艺的要求也越来越高，往往需要在同一工艺 中集成多种不同类型的器件。但是，器件的增多也往往意味着工艺的复杂，制版层次和光刻 次数的增加。比如，现在需要一种工艺能提供两种不同阈值电压Vt的NMOS管，通常的做法 是在工艺过程中对某一阈值电压Vt的MOS管的沟道区域进行一次额外离子注入，这样，就 需多制一层版，多进行一次光刻，如还需要不同阈值电压Vt的PM0S，则还需额外的制版和 光刻，所需成本和制造周期均增加了。
发明内容
本发明的目的在于针对现有技术中的不足提出一种有效的实现低阈值电压MOS 器件的方法，其通过改变原有器件的层次和结构，可在不增加制版和光刻的前提下实现低 阈值电压Vt MOS管的制作。为实现上述发明目的，本发明采用了如下技术方案一种有效的实现低阈值电压MOS器件的方法，其特征在于，该方法为在形成MOS 器件的过程中，修改MOS管版图结构，令MOS器件只使用N阱或P阱的注入作为沟道的掺杂， 降低沟道浓度，实现MOS管阈值电压Vt的降低。进一步地讲，该方法具体为对于NMOS或PMOS器件，在需要低阈值电压Vt器件处，去除MOS管中gate区域的 Nplus或Pplus，P注入和N+的注入或N注入和P+的注入均只在器件源极与漏极进行，沟 道区域只有P-或N-的注入。与现有技术相比，本发明具有下列优点该实现低阈值电压MOS器件的方法操作 简单，容易实现，可降低低阈值电压MOS器件的制造成本，并缩短生产周期。
图1为现有技术中NMOS的结构示意图；图2为现有技术NMOS剖面结构示意图；图3为本发明一较佳实施例中低阈值电压MOS器件的结构示意图。
具体实施例方式以下结合附图及一较佳实施例对本发明的技术方案做进一步的说明。在典型的CMOS工艺中，NMOS的结构如图1_2所示，在该器件中，主要的注入有3 种p-注入，P型注入以及N+注入；P-注入用以形成P阱，同时也是MOS管B端。它使用版图中的Pwell层制版。P-决定了器件衬底的电荷浓度，亦是沟道浓度。P型注入用以调节沟道电荷浓度，作调节器件阈值电压Vt用。使用版图中的Nplus 版。该层增大了沟道的电荷浓度，使沟道形成反型更难，上调了阈值电压vt。N+注入用以形成MOS器件源漏。也使用版图中的Nplus版。由于此次注入在多晶 硅栅之后，被硅栅所阻挡，沟道区域没有注入，因此它与器件的阈值电压Vt无关。由上所知，在形成上述器件的过程中，Nplus版使用了 2次，一次作为调节沟道离 子浓度的注入，一次作为形成器件源极与漏极的注入。本发明通过改变了该器件的结构，在改变沟道浓度的同时，保持了原有器件源端 和漏端的离子浓度，实现了低阈值电压的器件，具体参阅图3，即在需要低阈值电压Vt器件的地方，去除了 MOS管中gate区域的Nplus。P注入和 N+的注入都只在器件源漏进行，沟道区域只有P-的注入，阈值电压Vt只由P-注入的电荷 浓度决定，自然就减小了。而源极漏极区域仍和原有器件一样，没有影响。对于PMOS器件同样只要除去相应的Pplus即可实现Vt的降低。本发明可运用于所有需要低阈值电压Vt MOS器件电路中。比如，若某电路中需一 电容，加在其两端电压在0. 7V，如使用典型工艺低阈值电压Vt为0. 7V左右的MOS管作为电 容，则该MOS工作在耗尽区或弱反型区域，电容量将急剧减小，可能影响电路正常工作。在 此只需使用由本发明所实现的低阈值电压VtMOS管，使该器件在0. 7V时处在反型状态，即 可保持MOS管有足够的电容量。以上仅是本发明的具体应用范例，对本发明的保护范围不构成任何限制。凡采用 等同变换或者等效替换而形成的技术方案，均落在本发明权利保护范围之。
权利要求
1.一种有效的实现低阈值电压MOS器件的方法，其特征在于，该方法为在形成MOS器 件的过程中，令MOS器件只使用N阱或P阱的注入作为沟道的掺杂，降低沟道浓度，实现MOS 管阈值电压Vt的降低。
2.根据权利要求1所述的有效的实现低阈值电压MOS器件的方法，其特征在于，该方法 具体为对于NMOS或PMOS器件，在需要低阈值电压Vt器件处，去除MOS管中gate区域的Nplus 或Pplus，P注入和N+的注入或N注入和P+的注入均只在MOS器件源漏(源极与漏极)进 行，沟道区域只有P-或N-的注入。
全文摘要
本发明涉及一种有效的实现低阈值电压MOS器件的方法。该方法为在形成MOS器件的过程中，令MOS器件只使用N阱或P阱的注入作为沟道的掺杂，降低沟道浓度，实现MOS管阈值电压Vt的降低。进一步的讲，该方法为对于NMOS或PMOS器件，在需要低阈值电压Vt器件处，去除MOS管中gate区域的Nplus或Pplus，P注入和N+的注入或N注入和P+的注入均只在MOS器件源极和漏极进行，沟道区域只有P-或N-的注入。本发明具有下列优点操作简单，容易实现，可降低低阈值电压MOS器件的制造成本，并缩短生产周期。
文档编号H01L21/336GK102136427SQ20101060394
公开日2011年7月27日 申请日期2010年12月24日 优先权日2010年12月24日
发明者徐挺, 杜坦, 江石根, 谢卫国, 雷红军 申请人:苏州华芯微电子股份有限公司