专利名称：一种竖直二极管阵列的制造方法
技术领域：
本发明涉及半导体存储器技术领域，尤其涉及相变随机存储器的一种竖直ニ极管阵列的制造方法。
背景技术：
相变随机存储器(phasechange random access memory,PCRAM)是利用相变薄膜材料作为存储介质来实现数据存储的一种存储器，其存储单元的相变材料可以在不同振幅和持续时间的电流脉冲的热处理下实现晶态和非晶态之间的可逆相变，并可获得不同数量级的相变电阻，而PCRAM器件正是利用相变材料在晶态和非晶态之间转变时的电阻差异来实现数据的非易失性存储的。目前，PCRAM器件通常包括相互异面垂直的字线和位线，其存储单元(相变电阻)电性耦合在字线和位线之间。为了降低各存储单元之间的干扰，各存储单元都串联ー个选通元件，一般由双极型晶体管，MOS器件或ニ极管等器件形成。目前，高密度PCRAM器件的制造一般采用选择性外延生长エ艺形成竖直ニ极管阵列，来做存储单元阵列的选通元件阵列。图IA和图IB分别是ニ极管阵列PCRAM器件的电路结构示意图和三维示意图。与双极型晶体管，MOS器件等相比，竖直的ニ极管能够提供最高的相变存储単元集成度和免干扰程度。现有技术中，制造竖直ニ极管阵列的一般步骤包括第一歩(如图2A所示)，提供半导体衬底100，所述半导体衬底100中形成有N/P型区101，外延层102，氮化硅硬掩膜层(SiN HM) 103及位线方向深沟槽填充结构。所述位线方向深沟槽填充结构包括第一氧化层106,多晶娃层105,第二氧化层107。第二步(如图2B所示)，在所述半导体衬底100上形成图案化的字线方向光刻胶(AA PR) 108。第三步(如图2C所示)，以AA PR 108为掩膜，打开SiN HM层103，得到埋层字线；再对第二氧化层107进行凹槽刻蚀，形成凹槽109，作为字线隔离/位线隔离。本步骤中，如果凹槽109的特征尺寸太小，受刻蚀エ艺精度限制，不可避免的会使得凹槽109残留有第二氧化层侧壁107a。第四步(如图2D所示)，沿AA方向，对所述位线方向深沟槽填充结构与AA PR108共同未覆盖区域进行刻蚀，形成浅槽隔离(STI)结构110，作为ニ极管隔离，将上述器件分割成ニ极管阵列前体，通过对中间未处理到的SiN HM层103覆盖的外延层102中做外延生长エ艺最終形成ニ极管阵列。由于本步骤之前没有进行凹槽109后清洗和AA PR操作来去除残留的第二氧化层侧壁107a，就直接进行STI结构110的刻蚀，使得形成的STI结构110的侧壁高度増加，在其上进行后续エ艺(例如用相变材料制作相变单元)时，容易造成结漏电现象，再加上位线方向深槽结构性能不佳，器件区N型或P型掩埋层长度变短，引发器件 的短短沟道效应，影响后续相变存储単元集成度和免干扰程度，降低PCRAM器件的存储性倉^:。
发明内容
本发明的目的在于提供一种竖直ニ极管阵列的制造方法，以解决目前制备过程中浅沟道隔离结构侧壁高度高，影响后续相变存储単元集成度和免干扰程度，降低PCRAM器件的存储性能的问题。为解决上述问题，本发明提出一种竖直ニ极管阵列的制造方法，该方法包括如下步骤提供半导体衬底，所述半导体衬底内部形成有N/P型区，所述半导体衬底上依次形成有外延层、第一硬掩膜层和第二硬掩膜层；沿位线方向进行刻蚀，形成贯穿所述N/P型区的位线方向深沟槽；
移除所述第二硬掩膜层，并在所述第一硬掩膜层和位线方向深沟槽表面沉积第一氧化层；在所述位线方向深沟槽中填充多晶硅，回刻蚀所述多晶硅后沉积第二氧化层并平坦化至所述第一硬掩膜层；在所述第一硬掩膜层上形成与所述位线方向深沟槽垂直的图案化的字线方向光刻胶;以所述图案化的字线方向光刻胶为掩膜，去除第一硬掩膜层，对所述第二氧化层进行凹槽刻蚀，形成凹槽；剥离所述图案化的字线方向光刻胶，对所述凹槽进行湿法清洗；对所述位线方向深沟槽与所述图案化的字线方向光刻胶所围的区域进行刻蚀，形成浅槽隔离结构；在所述位线方向上两相邻的所述浅槽隔离结构之间区域的外延层中形成PN结，得到竖直ニ极管阵列。进ー步的，所述第一氧化层为正硅酸こ酯热分解SiO2层。进ー步的，所述形成所述N/P型区的位线方向深沟槽采用的刻蚀方式为垂直刻蚀或倒梯形倾斜刻蚀。进ー步的，采用高深宽比エ艺和高浓度等离子体化学气相沉积エ艺沉积所述第二
氧化层。进ー步的，所述凹槽底部的第二氧化层厚度大于侧壁的第二氧化层厚度。进ー步的，对所述凹槽采用稀释氢氟酸进行湿法清洗。进ー步的，所述稀释氢氟酸采用质量分数为49%的氢氟酸和水按照体积比
I: 50 I : 100配制而成。进ー步的，对所述凹槽进行湿法清洗后凹槽底部保留的第二氧化层厚度为100 200 埃。进ー步的，所述第第一硬掩膜层为氮化硅层。进ー步的，所述第二硬掩膜层为氧化硅层。与现有技术相比，本发明形成位线/字线隔离之后进行了字线方向光刻胶剥离和位线/字线隔离清洗操作，去除位线/字线隔离残留的第二氧化层侧壁，进行STI结构(存储单元隔离)的刻蚀，使得形成的STI结构的侧壁高度降低，绝缘性能良好，保持了良好的位线方向深槽结构，保证了器件区有N型或P型掩埋层(NBL或PBL)长度，得到了良好的竖直ニ极管阵列形貌，提高后续エ艺窗ロ性能，改善短沟道效应和结漏电现象，提高了后续相变存储単元集成度和免干扰程度，降低PCRAM器件的存储性能
图IA是ニ极管阵列相变随机存储器的电路原理图；图IB是ニ极管阵列相变随机存储器的三维示意图；图2A至图2D是现有技术制造的ニ极管阵列剖面示意图及俯视图；图3是本发明实施例的エ艺流程图；图4A至图4H是本发明实施例的剖面结构示意图及俯视图。
具体实施例方式以下结合附图和具体实施例对本发明提出的竖直ニ极管阵列的制造方法作进ー步详细说明。如图3所示，本发明提出一种竖直ニ极管阵列的制造方法，由S301至S309所示步骤完成，下面结合图3所示的制造エ艺流程图和图4A 4H所示的ニ极管阵列制造エ艺剖面示意图对上述竖直ニ极管阵列的制造方法作详细的描述。S301，提供半导体衬底，所述半导体衬底内部形成有N/P型区，所述半导体衬底上依次形成有外延层、第一硬掩膜层和第二硬掩膜层。请參考图4A，提供半导体衬底400，在半导体衬底400中形成有N/P型区401，在半导体衬底400上方依次形成有外延层402、第一硬掩膜层403和第二物硬掩膜层404。本实施例中，所述第第一硬掩膜层403为氮化硅层，所述第二硬掩膜层404为氧化硅层。其他实施例中，外延层402与第一硬掩膜层403之间也可以通过热处理工艺形成一层氧化膜，来减小外延层402与第一硬掩膜层403之间的应力。S302，沿位线方向进行刻蚀，形成贯穿所述N/P型区的位线方向深沟槽。请參考图4B，首先在所述第二硬掩膜层404形成光刻胶，并按位线方向图案化得到图案化的位线方向光刻胶，在此过程中第二硬掩膜层404保护下方各层；接着以该图案化的位线方向光刻胶为掩膜，进行刻蚀，依次贯穿第二硬掩膜层404，第一硬掩膜层403，外延层402及N/P型区401，停止在半导体衬底100中，形成位线方向深沟槽。本步骤中，刻蚀形成位线方向深沟槽可采用垂直刻蚀或倒梯形倾斜刻蚀，位线方向深沟槽分隔出有源区。S303，移除所述第一硬掩膜层，在所述第二硬掩膜层和位线方向深沟槽表面沉积第一氧化层。请參考图4C，移除所述第一硬掩膜层404，在所述第二硬掩膜层403和位线方向深沟槽表面沉积第一氧化层406，所述第一氧化层406的材料可以为正硅酸こ酯(TEOS)热分解SiO2层，目的是形成相互绝缘隔离的有源区，为后续竖直ニ极管阵列的形成做初歩准备。S304，在所述位线方向深沟槽中填充多晶硅，回刻蚀所述多晶硅后沉积第二氧化层并平坦化至所述第一硬掩膜层。请參考图4D，在所述位线方向深沟槽中填充多晶硅405，对填充的多晶硅405进行回刻蚀，形成预设深度的深沟槽开孔(即通过刻蚀去除一部分多晶硅405来形成一定深度的开孔)；并采用具有较好填充能力、较好薄膜沉积特性和较高填充效率的高浓度等离子化学气相沉积エ艺(HDP CVD)和高深宽比エ艺(HARP)沉积第二氧化层407 ;接着对第ニ氧化层407进行化学机械平坦化，直至暴露出所述第一硬掩膜层403的顶部表面。S305，在所述第一硬掩膜层上形成与所述位线方向深沟槽垂直的图案化的字线方向光刻胶。请參考图4E和图2B，在所 述第一硬掩膜层403上形成光刻胶，沿所述位线方向垂直的字线方向图案化，形成图案化的字线方向光刻胶408，即图案化的字线方向光刻胶408与所述位线方向深沟槽垂直。S306，以所述图案化的字线方向光刻胶为掩膜，去除第一硬掩膜层，对所述第二氧化层进行凹槽刻蚀，形成凹槽。请參考图4E，以所述图案化的字线方向光刻胶408为掩膜，去除第一硬掩膜层403(第一硬掩膜层403去除的部分为所述位线方向深沟槽与所述图案化的字线方向光刻胶所围的区域)，对所述第二氧化层407进行凹槽刻蚀，形成凹槽409，作为字线/位线隔离。本步骤中，凹槽409底部的第二氧化层厚度大于侧壁407a的第二氧化层厚度，为了使得后续エ艺中去除凹槽409侧壁时能够保留底部一定厚度的第二氧化层407，以绝缘凹槽409下方的多晶娃405。S307，剥离所述图案化的字线方向光刻胶，对所述凹槽进行湿法清洗。请參考图4F，剥离图案化的字线方向光刻胶408，对所述凹槽409进行湿法清洗。由于所述凹槽409底部的第二氧化层407厚度大于侧壁407a的第二氧化层厚度，所以采用稀释氢氟酸进行湿法清洗时，可以使得去除凹槽409侧壁的同时能够保留凹槽409底部一定厚度的第二氧化层407，以绝缘凹槽409下方的多晶硅405。本实施例中，所述稀释氢氟酸采用质量分数为49%的氢氟酸和水按照体积比I : 50 I : 100配制而成，对所述凹槽进行湿法清洗后凹槽底部的第二氧化层厚度为100 200埃。S308，对所述位线方向深沟槽与所述图案化的字线方向光刻胶所围的区域进行刻蚀，形成浅槽隔离结构。请參考图4G，在所述位线方向深沟槽和字线方向光刻胶408所围出的区域，进行浅沟槽刻蚀得到浅沟槽，湿法清洗所述浅沟槽后填充绝缘介质，形成浅槽隔离(STI)结构410，由于S307步骤中对所述凹槽409进行了湿法清洗，所以本步骤中进行浅沟槽刻蚀得到的浅沟槽的侧壁低于所述凹槽409两侧的第一氧化层406高度，在所述浅沟槽中填充绝缘介质可以得到绝缘性能高的浅槽隔离(STI)结构410。浅槽隔离(STI)结构410进ー步将图案化的字线方向光刻胶408覆盖区域隔离，得到了相互绝缘的竖直ニ极管阵列前体(即沿字线方向的相邻浅槽隔离(STI)结构410之间的区域结构)。S309，在所述位线方向上两相邻的浅槽隔离结构之间区域的外延层中形成PN结，得到竖直ニ极管阵列。请參考图4H，采用选择性外延生长エ艺在所述位线方向上两相邻的浅槽隔离结构410之间区域(即所述竖直ニ极管阵列前体，自下而上包括半导体衬底400，N/P型区401，外延层402，第一硬掩膜层403)的外延层402的表层形成反型半导体区，形成PN结411，进而得到竖直ニ极管阵列。综上所述，本发明形成位线/字线隔离之后进行了字线方向光刻胶剥离和位线/字线隔离清洗操作，去除位线/字线隔离残留的第二氧化层侧壁，进行STI结构(存储単元隔离)的刻蚀，使得形成的STI结构的侧壁高度降低，绝缘性能良好，保持了良好的位线方向深槽结构，保证了器件区有N型或P型掩埋层(NBL或PBL)长度，得到了良好的竖直ニ极管阵列形貌，提高后续エ艺窗ロ性能，改善短沟道效应和结漏电现象，提高了后续相变存储 単元集成度和免干扰程度，降低PCRAM器件的存储性能。显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种竖直ニ极管阵列的制造方法，其特征在于，包括 提供半导体衬底，所述半导体衬底内部形成有N/P型区，所述半导体衬底上依次形成有外延层、第一硬掩膜层和第二硬掩膜层； 沿位线方向进行刻蚀，形成贯穿所述N/P型区的位线方向深沟槽； 移除所述第二硬掩膜层，并在所述第一硬掩膜层和位线方向深沟槽表面沉积第一氧化层； 在所述位线方向深沟槽中填充多晶硅，回刻蚀所述多晶硅后沉积第二氧化层并平坦化至所述第一硬掩膜层； 在所述第一硬掩膜层上形成与所述位线方向深沟槽垂直的图案化的字线方向光刻胶； 以所述图案化的字线方向光刻胶为掩膜，去除第一硬掩膜层，对所述第二氧化层进行凹槽刻蚀，形成凹槽； 剥离所述图案化的字线方向光刻胶，对所述凹槽进行湿法清洗； 对所述位线方向深沟槽与所述图案化的字线方向光刻胶所围的区域进行刻蚀，形成浅槽隔离结构； 在所述位线方向上两相邻的所述浅槽隔离结构之间区域的外延层中形成PN结，得到竖直ニ极管阵列。
2.如权利要求I所述的竖直ニ极管阵列的制造方法，其特征在于，所述第一氧化层为正硅酸こ酯热分解SiO2层。
3.如权利要求I所述的竖直ニ极管阵列的制造方法，其特征在于，所述形成所述N/P型区的位线方向深沟槽采用的刻蚀方式为垂直刻蚀或倒梯形倾斜刻蚀。
4.如权利要求I所述的竖直ニ极管阵列的制造方法，其特征在于，采用高深宽比エ艺和高浓度等离子体化学气相沉积エ艺沉积所述第二氧化层。
5.如权利要求I所述的竖直ニ极管阵列的制造方法，其特征在于，所述凹槽底部的第ニ氧化层厚度大于侧壁的第二氧化层厚度。
6.如权利要求I所述的竖直ニ极管阵列的制造方法，其特征在干，对所述凹槽采用稀释氢氟酸进行湿法清洗。
7.如权利要求6所述的竖直ニ极管阵列的制造方法，其特征在干，所述稀释氢氟酸采用质量分数为49%的氢氟酸和水按照体积比I : 50 I : 100配制而成。
8.如权利要求I或7所述的竖直ニ极管阵列的制造方法，其特征在干，对所述凹槽进行湿法清洗后凹槽底部保留的第二氧化层厚度为100 200埃。
9.如权利要求I所述的竖直ニ极管阵列的制造方法，其特征在于，所述第第一硬掩膜层为氮化娃层。
10.如权利要求I所述的竖直ニ极管阵列的制造方法，其特征在于，所述第二硬掩膜层为氧化硅层。
全文摘要
本发明涉及半导体存储器技术领域，尤其涉及相变随机存储器的一种竖直二极管阵列的制造方法。本发明形成位线/字线隔离之后进行了字线方向光刻胶剥离和位线/字线隔离清洗操作，去除位线/字线隔离残留的第二氧化层侧壁，进行STI结构(存储单元隔离)的刻蚀，使得形成的STI结构的侧壁高度降低，绝缘性能良好，保持了良好的位线方向深槽结构，保证了器件区有N型或P型掩埋层(NBL或PBL)长度，得到了良好的竖直二极管阵列形貌，提高后续工艺窗口性能，改善短沟道效应和结漏电现象，提高了后续相变存储单元集成度和免干扰程度，降低PCRAM器件的存储性能。
文档编号H01L21/329GK102655090SQ20111005191
公开日2012年9月5日 申请日期2011年3月4日 优先权日2011年3月4日
发明者张海洋, 李凡 申请人:中芯国际集成电路制造(上海)有限公司