专利名称：浅沟槽隔离的制造方法
技术领域：
本发明涉及集成电路制造エ艺，特别涉及ー种浅沟槽隔离的制造方法。
背景技术：
随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可用的有限空间。由于目前的研究致力于增大硅衬底的単位面积上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。现有技术中形成隔离区域的方法主要有局部氧化隔离(LOCOS)エ艺或浅沟槽隔离(STI)エ艺。LOCOSエ艺是在晶片表面淀积ー层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长ニ氧化硅，有源器件在氮化硅所确定的区域生成。对于隔离技术来说，LOCOSエ艺在电路中的有效局部氧化隔离仍然存在问题，其中ー个问题就是在氮化硅边缘生长的“鸟 嘴”现象，这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，増大了电路的体积，并在氧化过程中，对晶片产生应カ破坏。因此LOCOSエ艺只适用于大尺寸器件的设计和制造。浅沟槽隔离(STI)技术比局部氧化隔离(LOCOS)エ艺拥有多项的制程及电性隔离优点，包括可减少占用硅晶圆表面的面积同时増加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。因此，目前0. 18微米以下的元件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离エ艺来制作。请參考图Ia lf，其为现有的浅沟槽隔离的制造方法的示意图。如图Ia所示，首先，提供硅衬底10，所述硅衬底10上顺次形成有垫氧化硅层(PadOxide) 11和氮化娃层12 ；如图Ib所示，其次，刻蚀所述垫氧化硅层11、氮化硅层12和部分硅衬底10，以形成沟槽100 ；如图Ic所示，接着，在所述沟槽100和氮化硅层12表面形成衬垫氧化硅层(Linear Oxide) 13,通过所述衬垫氧化娃层13可修复前述エ艺中引起的表面缺陷以及缓解应カ；如图Id所示，然后，在所述衬垫氧化硅层13表面形成ニ氧化硅层14 ；如图Ie所示，接着，通过化学机械研磨エ艺去除所述氮化硅层12表面的衬垫氧化硅层和ニ氧化硅层14 ；如图If所示，最后，刻蚀去除所述氮化硅层12，形成浅沟槽隔离101。通过现有的浅沟槽隔离的制造方法，在形成浅沟槽隔离101的同时，会在浅沟槽隔离101和垫氧化硅层11之间产生断层缺陷(Divot) 110。由于浅沟槽隔离101的顶部边角位置没有足够厚度与宽度的ニ氧化硅层，从而经过前述的刻蚀等エ艺的腐蚀，特别是经过刻蚀去除氮化硅层12的エ艺后，产生了断层缺陷110，其是ー个50埃 100埃长宽的空洞，将严重影响形成的半导体器件的电学稳定性。
发明内容
本发明的目的在 于提供一种浅沟槽隔离的制造方法，以解决现有的浅沟槽隔离的制造方法产生断层缺陷，造成形成的半导体器件的电学稳定性差的问题。为解决上述技术问题，本发明提供一种浅沟槽隔离的制造方法，包括提供硅衬底，所述硅衬底上顺次形成有垫氧化硅层、硅层和氮化硅层；依次刻蚀所述垫氧化硅层、硅层、氮化硅层和部分硅衬底，以形成沟槽；进行硅的氧化工艺，以在所述沟槽内形成第一ニ氧化硅层；在所述第一二氧化硅层和氮化硅层上形成第二ニ氧化硅层；通过化学机械研磨エ艺去除所述氮化硅层上的第二ニ氧化硅层；依次去除所述氮化硅层和硅层，形成浅沟槽隔离。可选的，在所述的浅沟槽隔离的制造方法中，通过炉管エ艺进行硅的氧化工艺。可选的，在所述的浅沟槽隔离的制造方法中，所述炉管エ艺的エ艺温度为800°C 1200。。。可选的，在所述的浅沟槽隔离的制造方法中，所述炉管エ艺的エ艺时间为IOs 60s。可选的，在所述的浅沟槽隔离的制造方法中，所述硅层为单晶硅层或者多晶硅层或者非晶硅层中的ー种或其组合。可选的，在所述的浅沟槽隔离的制造方法中，所述硅层的厚度为300埃 700埃。可选的，在所述的浅沟槽隔离的制造方法中，所述第一ニ氧化硅层的厚度为100
埃 200埃。可选的，在所述的浅沟槽隔离的制造方法中，所述第二ニ氧化硅层的厚度为1000埃 5000埃。可选的，在所述的浅沟槽隔离的制造方法中，通过湿法刻蚀エ艺去除所述硅层。可选的，在所述的浅沟槽隔离的制造方法中，所述湿法刻蚀エ艺对硅和ニ氧化硅的蚀刻选择比大于200 I。在本发明的浅沟槽隔离的制造方法中，所述垫氧化硅层上形成有硅层，在通过刻蚀エ艺形成沟槽后，进行硅的氧化工艺时，硅层和硅衬底中的硅原子与氧原子相结合，因此所述沟槽内暴露出的娃层和娃衬底表面都将形成ー层第一ニ氧化娃层，通过所述第一ニ氧化硅层增加了ニ氧化硅层(即浅沟槽隔离)的高度与宽度，特别是浅沟槽隔离顶部边角位置的高度和宽度，从而经过刻蚀等エ艺的腐蚀后，浅沟槽隔离顶部边角位置仍留有ニ氧化硅层，能够与垫氧化硅层相连接，避免了断层缺陷的产生，提高了半导体器件的电学稳定性。此外，通过所述第一ニ氧化硅层还可以修复硅衬底表面的缺陷以及缓解应力。
图Ia If是现有的浅沟槽隔离的制造方法的示意图；图2是本发明实施例的浅沟槽隔离的制造方法的流程图；图3a 3f是本发明实施例的浅沟槽隔离的制造方法的示意图。
具体实施例方式以下结合附图和具体实施例对本发明提出的浅沟槽隔离的制造方法作进ー步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。请參考图2和图3a 3f，其中，图2为本发明实施例的浅沟槽隔离的制造方法的流程图；图3a 3f为本发明实施例的浅沟槽隔离的制造方法的示意图。结合该图2和图3a 3f，本发明实施例提供的浅 沟槽隔离的制造方法包括以下步骤首先，执行步骤S20，如图3a所示，提供硅衬底30，所述硅衬底30上顺次形成有垫氧化硅层31、硅层32和氮化硅层33。在本实施例中，所述硅衬底30可以是单晶硅、多晶硅以及非晶硅中的ー种。其中，所述垫氧化娃层31的厚度为50埃 500埃；形成所述垫氧化娃层31的方法可以是高温炉管氧化、快速热氧化、原位水蒸气产生氧化法中的ー种，也可以是化学气相沉积等エ艺。通过所述垫氧化硅层31，可以平衡所述硅衬底30表面的应力，从而提高所形成的器件的可靠性。其中，所述娃层32可以为单晶娃、多晶娃或者非晶娃；其厚度可以为300埃 700埃；形成所述硅层32的方法可以是化学气相沉积或原子层沉积，也可以是其他エ艺。通过所述硅层32，在后续进行的硅的氧化工艺时，所述硅层32的在沟槽内的表面也将形成ニ氧化硅层，即使得ニ氧化硅层的高度和宽度增加了。最終，使得形成的浅沟槽隔离经过后续的刻蚀等エ艺的腐蚀后，在与垫氧化硅层31相连接的顶部边角位置仍能保留ニ氧化硅层，从而避免了断层缺陷的产生，提高了半导体器件的电学稳定性。其中，所述氮化硅层33的厚度为100埃 1000埃；形成所述氮化硅层33的方法可以是化学气相沉积或原子层沉积，也可以是其他エ艺。所述氮化硅层33可以作为后续在硅衬底30中刻蚀沟槽的硬掩膜，也可以作为后续进行化学机械研磨エ艺的停止层，从而提高工艺的可靠性。其次，执行步骤S21，如图3b所示，依次刻蚀所述垫氧化硅层31、硅层32、氮化硅层33和部分硅衬底30，以形成沟槽300。所述形成沟槽300的エ艺可以通过等离子体干法刻蚀エ艺实现。其可以首先刻蚀垫氧化硅层31、硅层32、氮化硅层33，所使用的刻蚀气体可以为CF4 ;接着，刻蚀部分厚度的硅衬底30，所使用的刻蚀气体可以为Cl2或HBr或HBr与其他气体的混合气体，例如可以是HBr、02与Cl2的混合气体，或HBr、NF3和He的混合气体等。通过刻蚀エ艺形成的沟槽300的深度可通过刻蚀的时间控制，本发明对此不作任何限制。接着，执行步骤S22，如图3c所示，进行硅的氧化工艺，以在所述沟槽300内形成第一二氧化硅层34。在本实施例中，通过炉管エ艺进行硅的氧化工艺。具体地，所述エ艺的温度可以为800°C 1200°C;所述エ艺的时间可以为IOs 60s ;可以通入氧气或者水蒸气等反应气体。通过所述娃的氧化工艺，娃衬底30、娃层32中的娃原子与氧气或水蒸气中的氧原子结合，从而在沟槽300内的娃衬底30和娃层32表面生长ー层第一ニ氧化娃层34。当然，由于所生长的第一ニ氧化硅层34的扩张效应，必然地，其也会覆盖沟槽300内的垫氧化娃层31的表面。通过控制エ艺时间的长短，可以控制所生长的第一ニ氧化硅层34的厚度，在本实施例中，所述第一ニ氧化硅层34的厚度为100埃 200埃。假若现有エ艺中所产生的断层缺陷是ー个50埃 100埃长宽的空洞，当所述第一二氧化硅层34的厚度为100埃 200埃时，足可以防止断层缺陷的产生，从而在保证克服断层缺陷的情况下，減少了生产时间，降低了生产成本。当然，在本发明其它实施例中，所述第一ニ氧化硅层的厚度可相应的调整。此外，通过所述第一ニ氧化硅层34还可以修复硅衬底30表面的缺陷以及缓解应力。随后，执行步骤S23，如图3d所示，在所述第一二氧化硅层34和氮化硅层33上形成第二ニ氧化硅层35。所述第二ニ氧化硅层35的厚度可以为1000埃 5000埃；其可以通过低压化学气相沉积、常压化学气相沉积、高密度等离子体化学气相沉积等エ艺实现。接着，执行步骤S24，如图3e所示，通过化学机械研磨エ艺去除所述氮化硅层33上的第二ニ氧化硅层，平坦化所述第二ニ氧化硅层35。所述化学机械研磨エ艺的研磨速率可 以为1000埃丨分 3000埃/分。最后，执行步骤S25，如图3f所示，依次去除所述氮化硅层33和硅层32，形成浅沟槽隔离301。通过本实施例提供的浅沟槽隔离的制造方法，增加了浅沟槽隔离301的宽度和高度，从而经过刻蚀等エ艺的腐蚀后，浅沟槽隔离301的顶部边角310位置仍留有部分ニ氧化硅层，能够与垫氧化硅层31相连接，避免了断层缺陷的产生，提高了半导体器件的电学稳定性。在本实施例中，通过湿法刻蚀エ艺去除所述氮化硅层33和硅层32 ;优选的，所述湿法刻蚀エ艺对硅和ニ氧化硅的蚀刻选择比大于200 I。通过对硅和ニ氧化硅较高的蚀刻选择比，可以进ー步提高浅沟槽隔离301的顶部边角310位置的ニ氧化硅层的厚度，但是，由于通过本发明的制造方法，使得浅沟槽隔离301的顶部边角310位置能够留下较厚的ニ氧化硅层，因此，所述对硅和ニ氧化硅较高的蚀刻选择比也可以等于或者小于200 I。上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述掲示内容做的任何变更、修饰，均属于权利要求书的保护范围。
权利要求
1.一种浅沟槽隔离的制造方法，其特征在于，包括 提供娃衬底，所述娃衬底上顺次形成有垫氧化娃层、娃层和氮化娃层； 依次刻蚀所述垫氧化娃层、娃层、氮化娃层和部分娃衬底，以形成沟槽； 进行硅的氧化工艺，以在所述沟槽内形成第一ニ氧化硅层； 在所述第一二氧化硅层和氮化硅层上形成第二ニ氧化硅层； 通过化学机械研磨エ艺去除所述氮化硅层上的第二ニ氧化硅层； 依次去除所述氮化硅层和硅层，形成浅沟槽隔离。
2.如权利要求I所述的浅沟槽隔离的制造方法，其特征在于，通过炉管エ艺进行硅的氧化工艺。
3.如权利要求2所述的浅沟槽隔离的制造方法，其特征在干，所述炉管エ艺的エ艺温度为 800°C~ 1200。。。
4.如权利要求2或3所述的浅沟槽隔离的制造方法，其特征在于，所述炉管エ艺的エ艺时间为IOs 60s。
5.如权利要求I所述的浅沟槽隔离的制造方法，其特征在于，所述硅层为单晶硅层或者多晶硅层或者非晶硅层中的ー种或其组合。
6.如权利要求I所述的浅沟槽隔离的制造方法，其特征在于，所述硅层的厚度为300埃 700埃。
7.如权利要求I所述的浅沟槽隔离的制造方法，其特征在于，所述第一ニ氧化硅层的厚度为100埃 200埃。
8.如权利要求I所述的浅沟槽隔离的制造方法，其特征在于，所述第二ニ氧化硅层的厚度为1000埃 5000埃。
9.如权利要求I所述的浅沟槽隔离的制造方法，其特征在于，通过湿法刻蚀エ艺去除所述硅层。
10.如权利要求9所述的浅沟槽隔离的制造方法，其特征在于，所述湿法刻蚀エ艺对硅和ニ氧化硅的蚀刻选择比大于200 I。
全文摘要
本发明提供一种浅沟槽隔离的制造方法，包括提供硅衬底，所述硅衬底上顺次形成有垫氧化硅层、硅层和氮化硅层；依次刻蚀所述垫氧化硅层、硅层、氮化硅层和部分硅衬底，以形成沟槽；进行硅的氧化工艺，以在所述沟槽内形成第一二氧化硅层；在所述第一二氧化硅层和氮化硅层上形成第二二氧化硅层；通过化学机械研磨工艺去除所述氮化硅层上的第二二氧化硅层；依次去除所述氮化硅层和硅层，形成浅沟槽隔离。通过本发明提供的浅沟槽隔离的制造方法，避免了断层缺陷的产生，提高了半导体器件的电学稳定性。
文档编号H01L21/762GK102655111SQ20111005191
公开日2012年9月5日 申请日期2011年3月4日 优先权日2011年3月4日
发明者王新鹏 申请人:中芯国际集成电路制造(上海)有限公司