专利名称：芯片和芯片的分离方法
技术领域：
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种芯片和芯片的分离方法。
背景技术：
如图I所示，是现有技术中芯片在晶片上的分布示意图。在晶片上形成多个芯片
2、以及多个测试和监控图形结构3A和3B，各所述芯片间形成有分离槽；其中，所述测试和监控图形结构3A平行于Y轴、所述测试和监控图形结构3B平行于X轴。所述芯片2、以及测试和监控图形结构3A和3B的形成要经过多次曝光，每个曝光场I中包括有多个所述芯 片2、以及多个测试和监控图形结构3A和3B。测试和监控图形结构3A放置于曝光场I中的平行于Y轴的分离槽4B中，测试和监控图形结构3B放置于曝光场I中的平行于X轴的分离槽4A中。在所述曝光场I之间的平行于Y轴的分离槽4C和平行于X轴的分离槽4D中不放置测试和监控图形结构。在所述晶片上形成所述芯片需要经过的前道生产工艺为形成有源器件、无源器件、金属互联、表面钝化、引线口。在所述前道生产工艺完成后，通常要通过将所述晶片的背面研磨，将所述晶片减薄到需要的厚度例如150微米 300微米；之后利用划片刀将芯片和芯片之间的分离槽割开，从而实现芯片和芯片之间的分离。将分离开的芯片经过封装和测试，就得到了最终的产品。现有技术中分离槽4A、4B、4C和4D的宽度一般都在60微米 100微米，在芯片面积较大，例如大于100平方毫米的情况下，所述分离槽的宽度对单位晶片上的芯片总数的影响可以忽略不计。但一方面随着芯片集成度的不断提高，芯片的尺寸不断迅速地减小 ’另一方面某些应用中芯片的面积非常小，小到面积在I平方毫米之下，这时所述分离槽的宽度对单位晶片上的芯片总数就有非常大的影响。例如，对于尺寸在I毫米Xi毫米的芯片，当分离槽的尺寸从60微米减小到10微米时，200毫米尺寸的单位晶片上总的芯片数可以有大于8%的增加。在现有技术下，分离槽的宽度主要由两个因素决定，一是划片刀的宽度和相应的划片技术，当分离槽小于一定宽度例如60微米时，需要特殊的刀片和技术，在这一技术中，经过划片后芯片的边缘是粗糙的，在有些情况下甚至会有微小的裂痕影响到芯片的质量。另一个因素是在分离槽中所放置的测试和监控图形结构需要的宽度，这里的测试结构包括关键尺寸测试图形、膜厚测试图形、沟槽深度测试图形、过程控制监测测试结构(PCM)，晶片级可靠性测试结构等；监控图形结构即对准图形有光刻机使用的对准标记、套刻精度的测试结构等；需要将分离槽的宽度减小时，就需要同时解决上述两个因素的相关技术问题。
发明内容
本发明所要解决的技术问题是提供一种芯片和芯片的分离方法，能将芯片和芯片间的分离槽的宽度减小到20微米以下，能提高分割的稳定性和芯片的可靠性。
为解决上述技术问题，本发明提供的芯片和芯片的分离方法包括如下步骤步骤一、在晶片上形成多个芯片、以及多个测试和监控图形结构，各所述芯片间形成有分离槽，各所述芯片通过分离槽互相隔离，各所述芯片和相邻芯片间的分离槽的宽度至少在一个方向上小于20微米。步骤二、形成一张在各所述芯片间的分离槽中形成沟槽图形的分离槽刻蚀掩膜版，所述分离槽刻蚀掩膜版的图形结构满足形成的所述沟槽图形和各所述芯片间的分离槽的图形结构相同、且各所述沟槽图形的宽度小于对应的所述分离槽的宽度。步骤三、利用所述分离槽刻蚀掩膜版在所述晶片上形成光刻图形，所述光刻图形由光刻胶被刻蚀的光刻胶沟槽组成，所述光刻胶沟槽形成于各所述分离槽上方，所述光刻胶沟槽的外部区域都被光刻胶覆盖保护。步骤四、利用所述光刻胶作为掩膜，采用干法或湿法刻蚀工艺，将所述光刻胶沟槽下方的介质膜、或者介质膜和金属膜刻蚀掉。步骤五、利用所述光刻胶作为掩膜，利用干法刻蚀、或湿法加上干法刻蚀工艺，将所述晶片的衬底的部分厚度刻蚀掉，最后在所述光刻胶沟槽下方的所述晶片上形成所述沟槽图形。步骤六、将所述晶片正面保护好，通过对所述晶片背面研磨，将所述晶片减薄到需要的厚度，该厚度保证所述晶片的正面形成的所述沟槽图形的各沟槽没有露出、且各所述芯片间没有分离。步骤七、利用均匀转动的滚筒给所述晶片施加压力，使各所述芯片相互分离。进一步的改进是，步骤一中所述测试和监控图形结构的区域为长度和宽度和一个或多个芯片面积相等的区域；形成时包括步骤在掩膜版设计时，把所述测试和监控图形结构区域在掩膜版上与所述芯片区域通过遮光带分离开；在曝光中，将所述芯片区域与所述测试和监控图形结构区域分别进行曝光来实现；所有芯片和芯片之间的所述分离槽宽度是2微米 20微米。或者，步骤一中的所述测试和监控图形结构放置于同一曝光场中的部分所述芯片和芯片之间的所述分离槽中，其它不放置所述测试和监控图形结构的分离槽的宽度是2微米 20微米。或者，步骤一中的所述测试和监控图形结构放置于同一曝光场的最外侧芯片的外部、或相邻曝光场的最外侧芯片的外部，其它不放置所述测试和监控图形结构的分离槽的宽度是2微米 20微米。或者，步骤一中的所述测试和监控图形结构放置于同一曝光场的和一个或多个所述芯片面积相等的区域中，所有芯片和芯片之间的所述分离槽宽度是2微米 20微米。进一步的改进是，步骤三中各所述光刻胶沟槽的宽度是I微米 10微米。进一步的改进是，步骤四中所述介质膜是氧化膜、氧化膜和氮化膜的组合、氧化膜和氮氧化膜的组合、或氧化膜和氮氧化膜和氮化膜的组合。进一步的改进是，步骤五中所述晶片的衬底的被刻蚀掉的厚度为20微米 200微米。进一步的改进是，步骤六中研磨后的所述晶片的衬底的厚度为50微米 300微 米。进一步的改进是，步骤二中所述分离槽刻蚀掩膜版的图形结构满足形成的所述沟槽图形的各所述芯片和相邻芯片间的沟槽是完全连接在一起的、或各所述芯片和相邻芯片间的沟槽间具有I微米 10微米长的未形成沟槽的隔断区。本发明通过对所述多个测试和监控图形结构形成于所述晶片的位置进行设置，能减少各芯片间的分离槽的宽度，且能将芯片和芯片间的分离槽的宽度减小到20微米以下。本发明通过采用一块所述分离槽刻蚀掩膜版，能在所述分离槽中形成沟槽图形，并能通过刻蚀的方法使芯片和芯片分离，这样避免现有技术中由于采用刀片的划片技术而带来的影响产品质量的问题，所以本发明还能提高分割的稳定性和芯片的可靠性。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图I是现有技术中芯片在晶片上的分布示意图；图2是本发明实施例的流程图； 图3是本发明实施例的第一种芯片在晶片上的分布示意图；图4是本发明实施例的第二种芯片在晶片上的分布示意图；图5是本发明实施例的第三种在晶片上的分布示意图；图6是本发明实施例的第四种在晶片上的分布示意图；图7A-7D是本发明实施例的分离过程中晶片的剖面图；图8A是本发明实施例的分离槽刻蚀掩膜版的第一种结构示意图；图SB是本发明实施例的分离槽刻蚀掩膜版的第二种结构示意图。
具体实施例方式如图2所示，本发明实施例芯片和芯片的分离方法包括如下步骤步骤一、在晶片上形成多个芯片2、以及多个测试和监控图形结构3A，各所述芯片2间形成有分离槽，各所述芯片2通过分离槽互相隔离，各所述芯片2和相邻芯片2间的分离槽的宽度至少在一个方向上小于20微米。所述多个测试和监控图形结构3A在晶片上的形成位置包括如下几种结构如图3所示，所述测试和监控图形结构3A的区域为长度和宽度和一个或多个芯片面积相等的区域；形成时包括步骤在掩膜版设计时，把所述测试和监控图形结构3A区域在掩膜版上与所述芯片2区域通过遮光带分离开；在曝光中，将所述芯片2区域与所述测试和监控图形结构3A区域分别进行曝光来实现；所有芯片和芯片之间的所述分离槽4A、4B、4C和4D的宽度是I微米 20微米。如图4所示，所述测试和监控图形结构3A放置于同一曝光场I中的部分所述芯片2和芯片2之间的所述分离槽4B1中，其它不放置所述测试和监控图形结构3A的分离槽4A、4B、4C和4D的宽度是I微米 20微米。所述分离槽4B1的宽度要大于所述测试和监控图形结构3A并由所述测试和监控图形结构3A的宽度决定。图4中所示的放置所述测试和监控图形结构3A的所述分离槽4BI的方向为一个方向且沿Y轴，所述分离槽4BI也可以为一个方向且沿X轴，所述分离槽4B1的在其方向上的数量为I条或尽可能少的多条；所述分离槽4B1的也可以为沿平行于X轴也平行于Y轴的多条，每个方向的所述分离槽4B1的数量为I条或尽可能少的多条。如图5所示，所述测试和监控图形结构3A放置于同一曝光场I的最外侧芯片2的外部的分离槽4C1中、或相邻曝光场I的最外侧芯片2的外部的分离槽4C1中，其它不放置所述测试和监控图形结构3A的分离槽4A、4B、4C和4D的宽度是I微米 20微米。所述分离槽4C1的宽度要大于所述测试和监控图形结构3A并由所述测试和监控图形结构3A的宽度决定。图5中所述分离槽4C1的为一个方向且沿Y轴，所述分离槽4C1的方向也可以为为一个方向且沿X轴，所述分离槽4C1的在其方向上的数量为I条或2条；所述分离槽4C1的也可以为沿平行于X轴也平行于Y轴的多条，每个方向的所述分离槽4C1的数量为I条或2条。如图6所示，所述测试和监控图形结构3A放置于同一曝光场I的和一个或多个所述芯片2面积相等的区域中，所有芯片2和芯片2之间的所述分离槽4A、4B、4C和4D的宽度是I微米 20微米。如图7A所示，本发明实施例的形成了所述芯片2和所述测试和监控图形结构3A以及所述分离槽后的所述晶片的剖面图。在所述晶片的P型衬底上形成有阱，在阱中形成有有源器件，所述有源器件为一些MOS管，包括有栅极721和源漏区，有源器件间通过场氧 723隔离。在衬底上形成有无源器件如电阻，电容，电感等(未图示)；在所述芯片2的最外周有屏蔽环731A、731B。器件上形成有多层金属层，如第一层金属724、最顶层金属727 ;以及多层介质层，如器件和第一层金属724间的介质层722、金属层间的介质层725、以及最顶层金属727上的介质层728和729，其中介质层728为HDP_Si02或PECVD Si02，所述介质层 729 为 P-SiON 或 SiN。步骤二、形成一张在各所述芯片间的分离槽中形成沟槽图形的分离槽刻蚀掩膜版，所述分离槽刻蚀掩膜版的图形结构满足形成的所述沟槽图形和各所述芯片间的分离槽的图形结构相同、且各所述沟槽图形的宽度小于对应的所述分离槽的宽度。如图8A所示，所述分离槽刻蚀掩膜版的图形结构满足形成的所述沟槽图形的各所述芯片和相邻芯片间的沟槽是完全连接在一起的，即所述分离槽刻蚀掩膜版的图形结构的图形槽841和842是连通的即连接在一起的；或，如图8B所示，所述分离槽刻蚀掩膜版的图形结构满足形成的所述沟槽图形的各所述芯片和相邻芯片间的沟槽间具有I微米 10微米长的未形成沟槽的隔断区，即所述分离槽刻蚀掩膜版的图形结构的图形槽841和842是不连通的，在各相邻的芯片间的图形槽841和842的两端都具有I微米 10微米长的隔断区843。步骤三、如图7A所示，利用所述分离槽刻蚀掩膜版在所述晶片上形成光刻图形，所述光刻图形由光刻胶740被刻蚀的光刻胶沟槽组成，所述光刻胶沟槽形成于各所述分离槽上方，各所述光刻胶沟槽的宽度是I微米 10微米。所述光刻胶沟槽的外部区域都被光刻胶740覆盖保护。步骤四、如图7B所示，利用所述光刻胶740作为掩膜，采用干法或湿法刻蚀工艺，将所述光刻胶沟槽下方的介质膜、或者介质膜和金属膜刻蚀掉。所述介质膜是氧化膜、氧化膜和氮化膜的组合、氧化膜和氮氧化膜的组合、或氧化膜和氮氧化膜和氮化膜的组合。步骤五、如图7C所示，利用所述光刻胶740作为掩膜，利用干法刻蚀、或湿法加上干法刻蚀工艺，将所述晶片的衬底的刻蚀掉20微米 200微米的厚度，最后在所述光刻胶沟槽下方的所述晶片上形成所述沟槽图形。对应于如图8A和SB所示的所述分离槽刻蚀掩膜版，所述沟槽图形的沟槽分别为连通的、或相邻芯片间的沟槽间有I微米 10微米长的未形成沟槽的隔断区。
步骤六、如图7D所示，将所述晶片正面保护好，通过对所述晶片背面研磨，将所述晶片减薄到厚度为50微米 300微米。该厚度保证所述晶片的正面形成的所述沟槽图形的各沟槽没有露出、且各所述芯片2间没有分离。步骤七、利用均匀转动的滚筒给所述晶片施加压力，使各所述芯片2相互分离。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本发明的保护范围。
权利要求
1.一种芯片和芯片的分离方法，其特征在于，包括如下步骤 步骤一、在晶片上形成多个芯片、以及多个测试和监控图形结构，各所述芯片间形成有分离槽，各所述芯片通过分离槽互相隔离，各所述芯片和相邻芯片间的分离槽的宽度至少在ー个方向上小于20微米； 步骤ニ、形成ー张在各所述芯片间的分离槽中形成沟槽图形的分离槽刻蚀掩膜版，所述分离槽刻蚀掩膜版的图形结构满足形成的所述沟槽图形和各所述芯片间的分离槽的图形结构相同、且各所述沟槽图形的宽度小于对应的所述分离槽的宽度； 步骤三、利用所述分离槽刻蚀掩膜版在所述晶片上形成光刻图形，所述光刻图形由光刻胶被刻蚀的光刻胶沟槽组成，所述光刻胶沟槽形成于各所述分离槽上方，所述光刻胶沟槽的外部区域都被光刻胶覆盖保护； 步骤四、利用所述光刻胶作为掩膜，采用干法或湿法刻蚀エ艺，将所述光刻胶沟槽下方的介质膜、或者介质膜和金属膜刻蚀掉； 步骤五、利用所述光刻胶作为掩膜，利用干法刻蚀、或湿法加上干法刻蚀エ艺，将所述晶片的衬底的部分厚度刻蚀掉，最后在所述光刻胶沟槽下方的所述晶片上形成所述沟槽图形； 步骤六、将所述晶片正面保护好，通过对所述晶片背面研磨，将所述晶片减薄到需要的厚度，该厚度保证所述晶片的正面形成的所述沟槽图形的各沟槽没有露出、且各所述芯片间没有分离； 步骤七、利用均匀转动的滚筒给所述晶片施加压力，使各所述芯片相互分离。
2.如权利要求I所述芯片和芯片的分离方法，其特征在于步骤一中所述测试和监控图形结构的区域为长度和宽度和ー个或多个芯片面积相等的区域；形成时包括步骤在掩膜版设计时，把所述测试和监控图形结构区域在掩膜版上与所述芯片区域通过遮光带分离开；在曝光中，将所述芯片区域与所述测试和监控图形结构区域分别进行曝光来实现；所有芯片和芯片之间的所述分离槽宽度是2微米 20微米。
3.如权利要求I所述芯片和芯片的分离方法，其特征在于步骤一中的所述测试和监控图形结构放置于同一曝光场中的部分所述芯片和芯片之间的所述分离槽中，其它不放置所述测试和监控图形结构的分离槽的宽度是2微米 20微米。
4.如权利要求I所述芯片和芯片的分离方法，其特征在于步骤一中的所述测试和监控图形结构放置于同一曝光场的最外侧芯片的外部的所述分离槽中、或相邻曝光场的最外侧芯片的外部的所述分离槽中，其它不放置所述测试和监控图形结构的分离槽的宽度是2微米 20微米。
5.如权利要求I所述芯片和芯片的分离方法，其特征在于步骤一中的所述测试和监控图形结构放置于同一曝光场的和一个或多个所述芯片面积相等的区域中，所有芯片和芯片之间的所述分离槽宽度是2微米 20微米。
6.如权利要求I所述芯片和芯片的分离方法，其特征在于步骤三中各所述光刻胶沟槽的宽度是I微米 10微米。
7.如权利要求I所述芯片和芯片的分离方法，其特征在于步骤四中所述介质膜是氧化膜、氧化膜和氮化膜的组合、氧化膜和氮氧化膜的组合、或氧化膜和氮氧化膜和氮化膜的组合。
8.如权利要求I所述芯片和芯片的分离方法，其特征在于步骤五中所述晶片的衬底的被刻蚀掉的厚度为20微米 200微米。
9.如权利要求I所述芯片和芯片的分离方法，其特征在于步骤六中研磨后的所述晶片的衬底的厚度为50微米 300微米。
10.如权利要求I所述芯片和芯片的分离方法，其特征在于步骤ニ中所述分离槽刻蚀掩膜版的图形结构满足形成的所述沟槽图形的各所述芯片和相邻芯片间的沟槽是完全连接在一起的、或各所述芯片和相邻芯片间的沟槽间具有I微米 10微米长的未形成沟槽的隔断区。
全文摘要
本发明公开了一种芯片和芯片的分离方法，包括步骤对多个测试和监控图形结构形成于晶片上的位置进行设置，使各芯片间的分离槽的宽度至少在一个方向上小于20微米；形成一张分离槽刻蚀掩膜版并利用该分离槽刻蚀掩膜版对分离槽的介质膜、或者介质膜和金属膜进行刻蚀以及分离槽下方的衬底进行刻蚀；进行背面减薄和通过施加压力使芯片和芯片分离。本发明能减少各芯片间的分离槽的宽度、能提高分割的稳定性和芯片的可靠性。
文档编号H01L23/544GK102683278SQ20111005434
公开日2012年9月19日 申请日期2011年3月8日 优先权日2011年3月8日
发明者梅绍宁, 王雷, 肖胜安 申请人:上海华虹Nec电子有限公司