专利名称：三维存储器结构的制作方法
技术领域：
本发明涉及一种三维存储器结构，且特别是涉及一种具有错误自动检查与更正 (error checking and correcting, ECC)位的三维存储器结构。
背景技术：
近年来半导体元件的结构不断地改变，且元件的存储器储存容量也不断增加。特别是相关业者，不断研发新的设计或是结合现有技术进行存储单元平面的堆叠，以达到具有更高储存容量的结构。例如已有一些多层薄膜晶体管堆叠的与非栅(NAND)型快速存储器结构被提出。具高储存容量的半导体元件其尺寸也因而跟着堆叠的存储器结构而随之缩小。半导体工艺技术的进展如同摩尔定律(Moore’ s law)的评估,是以接近直线的方式向前推展(其推估晶体管和电阻数量将每I 2年增加一倍)，使得IC产品能持续降低成本，提升性能，增加功能，每I 2年半导体元件的尺寸就可缩小约一半。然而，可容忍的缺陷大小同时缩小了约一半，这提高了元件在产出品质上的困难度。再者，对非易失存储器元件(non-violate memory, NVM)而言,多层存储单元平面堆叠设计,如三层存储单元平面堆叠设计，也窄化了工艺容许度/工艺条件范围(Process/product Window)。错误自动检查与更正(error checking and correcting, ECC)修复功能,是一种数据检查的技术并具有自动更正的能力，然而，此功能的存在会使存储器元件的制造成本提高。存储器元件内需要额外的错误自动检查与更正(ECC)位来储存进行数据检查与更正所需的相关信息。在执行错误自动检查与更正(ECC)与修复的功能时，越多的错误位需要更正，就需要越多的空间来保存核对与更正所需的信息。存储器要具有检查与修复的功能， 就必须记录更多的信息，因此这类的存储器除了负责数据的记录之外，还要更多的存储器来保存核对与更正所需的信息。一般二维平面的半导体结构中需要透过额外的区域来储存错误自动检查与更正(ECC)位以执行错误自动检查与更正(ECC)与修复功能。例如，对于在二维半导体结构中 IKB 的页面大小(pagesize),若以 BCH(Bose, Chaudhuri, Hocquenghem) 编码用来作为检测错误的循环码以执行错误自动检查与更正(ECC)与修复功能时，大约需要使用约4% 4. 2%的额外区域大小储存错误自动检查与更正(ECC)位，才能更正达24 个位的错误。至于对2xnm工艺技术世代的多层式储存单元与非栅快速存储器(MLC NAND structure)来说，因趋近物理极限导致错误率提升,估计需要64_bit错误自动检查与更正 (ECC)才能达到接受的可靠度。64-bit错误自动检查与更正(ECC)估计需要额外增加约
11.2%的区域大小储存错误自动检查与更正(ECC)位，这相当于需增加11. 2%的成本。对于很有可能在未来全面取代硬盘驱动器(HDD)，成为新一代的主流储存产品的固态硬盘(Solid State Drive, SSD)来说，一些分析报导提出所需的错误自动检查与更正 (ECC)位甚至高达100-bit，估计需要额外增加约17. 5%的区域大小(也就是需要额外增加约17. 5%的成本)，才能确保元件具有良好的稳定度。图I绘示一种典型的具有错误自动检查与更正(ECC)位储存空间的三维存储器结构的示意图。图I中，三维存储器结构I包括四层存储器平面层101 104堆叠于基板10 上而成，而每一存储器平面层的错误自动检查与更正(ECC)储存区12里的错误自动检查与更正(ECC)位是用以检查和更正储存在数据区11的数据。和二维存储器结构一样，典型的三维存储器结构同样也有需要透过额外的区域来储存错误自动检查与更正(ECC)位，如图 I中每一存储器平面层都要有额外的区域，才能执行错误自动检查与更正(ECC)与修复功能的问题。对三维存储器结构而言，考虑到薄膜晶体管元件的均勻性(uniformity),估计应需要更多的额外区域来执行错误自动检查与更正(ECC)与修复功能。—般而言，由于当堆叠存储器平面层的数量增加一倍制造成本下降约一半，因此设计包括2N存储器平面层且具有错误自动检查与更正(ECC)位的三维存储器结构较为容易，例如将图I中基板10上的四层堆叠存储器平面层101 104增加为八层堆叠存储器平面层。虽然，也可以设计出包括非2N存储器平面层且具有错误自动检查与更正(ECC)位的三维存储器结构，但可能需要更为复杂的结构设计因而使周边制造成本提高。图2绘示另一种典型的具错误自动检查与更正(ECC)位储存空间的三维存储器结构的示意图。图I中的三维存储器结构I包括四层堆叠存储器平面层(2N存储器平面层)，而图2中的三维存储器结构I包括六层堆叠存储器平面层(非2N存储器平面层)101 106。据估计如图2所示的设计可能增加约10%的周边制造成本(periphery manufacturing cost),即使阵列制造成本(array manufacturing cost)下降约 33%。除了能突破制造技术上的瓶颈(如蚀刻缺陷)和改善薄膜晶体管的稳定度，相关设计者也期望在不增加制造成本，甚至降低成本的情形下，可以建构出一个具有更多堆叠存储器平面层，以达到具有更高储存容量的三维存储器结构，且此三维存储器结构并运用了更进步的错误自动检查与更正(ECC)更正与修复方式。
发明内容
本发明有关于一种具有错误自动检查与更正(error checking andcorrecting, ECC)位的三维存储器结构。根据实施例所提出的具错误自动检查与更正(ECC)位三维存储器结构，此结构可在不增加制造成本的情形下，具有更高的错误自动检查与更正(ECC)位储存容量和更好的稳定度。根据本发明的实施例,提出一种三维存储器(3D memory)结构,包括多个堆叠层 (stacking layers)和多个存储单元。堆叠层在基板上相互平行并以三维排列方式设置，且该多个堆叠层包括多个堆叠记忆层(stacking memorylayers)。存储单元包括用以储存数据的第一组存储单元和用以储存错误自动检查与更正(ECC)位的第二组存储单元，且第一组存储单元位于堆叠记忆层，而第一组存储单元和第二组存储单元可同时被读出以执行错误自动检查与更正功能。根据本发明的实施例，提出一种三维存储器结构，包括基板、具有多组位线的多个平面(horizontal planes)、多条字线、用以储存数据的m个存储单元和用以储存错误自动检查与更正(ECC)位的η个存储单元。该多个平面设置成三维排列并与基板平行，且位线之间相互平行排列。字线则垂直于该基板设置，亦与该多条位线相互垂直。而用以储存数据的m个存储单元和用以储存错误自动检查与更正(ECC)位的η个存储单元可同时被读出以执行错误自动检查与更正功能。
在实施例中，错误自动检查与更正(ECC)位可建构在三维存储器结构中相同之一或多层额外层(即同样的物理层或平面上)。在另一实施例中，错误自动检查与更正(ECC) 位可建构在三维存储器结构中不同的物理层或平面上。为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图，作详细说明如下
图I绘示一种典型的具错误自动检查与更正(ECC)位储存空间的三维存储器结构的示意图。图2绘示另一种典型的具错误自动检查与更正(ECC)位储存空间的三维存储器结构的示意图。图3绘示本发明公开内容的第一实施例的一种具错误自动检查与更正(ECC)位储存空间的三维存储器结构的示意图。图4绘示本发明公开内容的第一实施例的另一种具错误自动检查与更正(ECC)位储存空间的三维存储器结构的示意图。图5A绘示本发明公开内容的第一实施例的再一种具错误自动检查与更正(ECC) 位储存空间的三维存储器结构的示意图。图5B绘示本发明公开内容的第一实施例的又一种具错误自动检查与更正(ECC) 位储存空间的三维存储器结构的示意图。图6绘示根据本发明公开内容第一实施例的一种具错误自动检查与更正(ECC)位储存空间的垂直栅极(vertical-gate, VG)式三维存储器结构的示意图。图7绘示根据本发明公开内容第二实施例的一种具错误自动检查与更正(ECC)位储存空间的垂直栅极(VG)式三维存储器结构的示意图。图8绘示根据本发明公开内容第二实施例的另一种具错误自动检查与更正(ECC) 位储存空间的垂直栅极(VG)式三维存储器结构的示意图。图9绘示根据本发明公开内容第三实施例的一种具错误自动检查与更正(ECC)位储存空间的垂直栅极(VG)式三维存储器结构的示意图。图IOA绘示根据本发明公开内容第四实施例的一种” RAID I”设计应用的三维存储器结构的示意图。图IOB绘示根据本发明公开内容第四实施例的另一种” RAID I”设计应用的三维存储器结构的示意图。附图标记说明1、2、3、4、5、5，、6、7、8、9 :三维存储器结构10、30、60、70、80、90 :基板11 :数据区12 ECC 储存区101、102、103、104、105、106、301、302、303、304、305、306 :存储器平面层311、312:额外层601、602、603、604、605、701、702、703、704、705、801、802、803、804、805、901、902、903,904,905 :平面层BL1、BL2、BL3、BL4、BL5、BL6、BL7、BL8 :位线组WLUWL2:字线SSL1、SSL2 :选择的安全套接层晶体管
具体实施例方式在此发明公开内容的实施例中，提出一种具有错误自动检查与更正 (errorchecking and correcting,ECC)位的三维存储器结构,其中该结构包括多层堆叠层 (stacking layers)和多个存储单元。该多个堆叠层在基板上相互平行并以三维排列方式设置，且该多个堆叠层包括多个堆叠记忆层(stacking memorylayers)。该多个存储单元包括用以储存数据的第一组存储单元和用以储存错误自动检查与更正(以下简称ECC)位的第二组存储单元，且第一组存储单元位于该多个堆叠记忆层，而第一组存储单元和第二组存储单元可同时被读出以执行错误自动检查与更正(ECC)修复功能。例如，实施例中，三维存储器结构具有m个存储单元用以储存数据数据，以及η个存储单元用以储存错误自动检查与更正(ECC)位，m和η为正整数且n <m。而(m+n)个存储单元可同时被读出以执行错误自动检查与更正(ECC)修复功能。此发明公开的实施例，可不限制地透过垂直栅极(vertical-gate，VG)式三维存储器结构，或指状垂直栅极式(finger VG type)三维存储器结构实施。再者,三维存储器结构中用以储存错误自动检查与更正(ECC)位的存储单元可位于相同的一或多层额外层(即位于相同的物理层或平面)上，也可分散于不同的物理层或平面上，其分别在以下第一、二实施例中有详细说明。再者，在实施例内容中相同的元件沿用相同的元件符号以利说明。而附图内容并不限制于以等比例绘示。而由于工艺上的些微变化与容忍值的存在，实施例所披露的内容可能与实际应用元件有些许差异。实施例中的叙述，仅为举例说明之用，并非对本发明欲保护的范围做限缩。实际应用时，可在不脱离本发明的精神和范围内，根据实际应用所需，对于如细部结构、材料、物质组成、方法或工艺步骤等，作相应的些微更动与变化。第一实施例第一实施例中，三维存储器结构中用以储存错误自动检查与更正(ECC)位的存储单元建构在相同的物理层或平面上，例如是位于相同的一层额外层(extra layer)或更多额外层上。图3绘示本发明公开内容的第一实施例的一种具错误自动检查与更正(ECC)位储存空间的三维存储器结构的示意图。如图3所示，具有错误自动检查与更正(ECC)位的三维存储器结构3包括四层存储器平面层(stackingmemory layers) 301、302、303、304和一层用来储存错误自动检查与更正(ECC)位的额外层311堆叠于基板30上而成。在此实施例中，建构一层额外层用来储存错误自动检查与更正(ECC)位，估计仅增加约3%的制造成本，但却可以得到额外的25% (1/4)的储存空间，此额外空间估计可提供120bit/Kbyte以上的错误自动检查与更正(ECC)修正功能，或作为修补(Repair)位使用，此特性对于尚未成熟的3D叠层存储器极为重要。图4绘示本发明公开内容的第一实施例的另一种具错误自动检查与更正(ECC)位储存空间的三维存储器结构的示意图。如图4所示，具有错误自动检查与更正(ECC)位的三维存储器结构4包括四层存储器平面层301、302、303、304和两层用来储存错误自动检查与更正(ECC)位的额外层311和312堆叠于基板30上而成。通过建构两层额外层311和 312来储存错误自动检查与更正(ECC)位，将可以检查和更正更多的信息错误位，使错误自动检查与更正(ECC)修复功能执行得更为精细和完善。实施例所述的三维存储器结构设计，可应用在具有2n存储器平面层的三维存储器结构，如图3、图4中选用四层(22)存储器平面层。然而本申请的公开内容并不以此为限，实施例所述的三维存储器结构设计也可应用在具有非2N#储器平面层的三维存储器结构中。 图5A绘示本发明公开内容的第一实施例的再一种具错误自动检查与更正(ECC)位储存空间的三维存储器结构的示意图。图5A的三维存储器结构5包括三层的存储器平面层301 303 (非2N存储器平面层)和两层用来储存错误自动检查与更正(ECC)位的额外层311和 312。图5B绘示本发明公开内容的第一实施例的又一种具错误自动检查与更正(ECC)位储存空间的三维存储器结构的示意图。图5B的三维存储器结构5’包括六层的存储器平面层 301 306 (非2N存储器平面层)和一层用来储存错误自动检查与更正(ECC)位的额外层 311。为了使同层的错误自动检查与更正(ECC)位执行错误自动检查与更正(ECC)和修复功能，不同层的数据需被同时读出。而此实施例可透过垂直栅极(VG)式三维存储器结构，或指状垂直栅极式(finger VG)三维存储器结构实施。图6绘示根据本发明公开内容第一实施例的一种具错误自动检查与更正(ECC)位储存空间的垂直栅极(vertical-gate, VG)式三维存储器结构的示意图。图6是以40个存储单元为例作说明，其中用以储存非错误自动检查与更正(ECC)位的存储单元位于不同的平面层。如图6所示，三维存储器结构6包括基板60、具有多组位线(如BLl，BL2, BL3, BL4，BL5, BL6, BL7和BL8)的数个平面层(如601 605)、多条字线(如以多晶硅制成的 WLl和WL2)、用以储存数据的m个存储单元、以及用以储存错误自动检查与更正(ECC)位的 η个存储单元(m和η为正整数且η < m)。在实施例中，每组位线包括多条位线,如位线组 BL4中标示为16 20的部分，以多晶硅制成。且该多条位线是以氧化物隔开，位线和氧化物外围是以电荷捕捉层(charge trapping layer)包覆，电荷捕捉层例如是氧化物-氮化物-氧化物(ONO)复合层或0Ν0Ν0复合层或BE-SONOS复合层(其结构可参考美国申请案号11/419，977，专利号7414889)。其中，平面层601 605是在基板60上设置成三维排列并与基板60平行，而该多条位线组BLl BL8相互平行地排列。字线WLl和WL2垂直于基板60设置，且亦与该多条位线组BLl BL8垂直。再者，用以储存数据的m个存储单元以及用以储存错误自动检查与更正(ECC)位的η个存储单元可同时被读出以执行错误自动检查与更正(ECC)修复功能。如图6所示，以40个存储单元为例作说明，其中32 (m)个存储单元用以储存数据(如标示数字 1-4、6-9、11-14、16-19、21-24、26-29、31-34和 36-39)，8 (η) 个存储单元用以储存错误自动检查与更正(ECC)位。图6中标示数字5、数字10、数字15、 数字20、数字25、数字30、数字35和数字40的存储单元即为用以储存错误自动检查与更正 (ECC)位的存储单元，且位于同一平面层，如平面层605。再者，用以储存错误自动检查与更正(ECC)位的存储单元所在的平面层可以是，如图6所示，但不限制于，为整个三维存储器结构6中的顶部平面层。
为了执行错误自动检查与更正(ECC)修复功能，不同层的数据需被同时读出。在此实施例中，用以储存数据的m个存储单元和用以储存错误自动检查与更正位的η个存储单元电性连接至错误自动检查与更正电路(ECCcircuit)(未绘示于图6),以执行错误自动检查与更正功能，例如接收和分析输出的数据，之后并更正错误位。第二实施例第一实施例中，三维存储器结构中用以储存错误自动检查与更正(ECC)位的存储单元位于相同的一或多层额外层(extra layers)上。然而本发明公开内容并不限于此。第二实施例即是说明用以储存错误自动检查与更正(ECC)位的存储单元也可建构在三维存储器结构中不同的物理层或平面上。同样地，此建构方式亦可透过垂直栅极(VG)式三维存储器结构，或指状垂直栅极式(finger VG)三维存储器结构实施。而第二实施例即是透过垂直栅极式三维存储器结构实施。图7绘示根据本发明公开内容第二实施例的一种具错误自动检查与更正(ECC)位储存空间的垂直栅极(VG)式三维存储器结构的示意图。与图6类似，图7所示的三维存储器结构7包括基板70、具有多组位线(如BLl BL8)的数个平面层(如701 705)、多条字线(如以多晶硅制成的WLl和WL2)、用以储存数据的m个存储单元、以及用以储存错误自动检查与更正(ECC)位的η个存储单元(m和η 为正整数且n <m)。在实施例中，每组位线包括多条位线(如位线组BL4中标示为16 20 的部分，以多晶硅制成)。且各位线是以氧化物隔开，位线和氧化物外围是以电荷捕捉层例如ONO复合层包覆。其中，平面层701 705在基板70上设置成三维排列并与基板70平行，而该多条位线组BLl BL8相互平行地排列。字线WLl和WL2垂直于基板70设置，且亦与该多条位线组BLl BL8垂直。再者，用以储存数据的m个存储单元以及用以储存错误自动检查与更正(ECC)位的η个存储单元可同时被读出以执行错误自动检查与更正(ECC) 修复功能。如图7所示，同样以40个存储单元为例作说明，其中32(m)个存储单元用以储存数据(如标示数字1-32)，8(n)个存储单元用以储存错误自动检查与更正(ECC)位。图 7中标示数字33 数字40的存储单元即为用以储存错误自动检查与更正(ECC)位的存储单元，且位于不同的平面层，如分别位于平面层701 705。再者，如图7所示用以储存错误自动检查与更正(ECC)位的存储单元33 40排列成两直行，且两直行约与基板70的表面垂直。当然，相关领域普通技术人员当知，这些用以储存错误自动检查与更正(ECC)位的存储单元也可以分散在不同的平面层的不同位置，并不限制一定要排成与基板70的表面垂直的直行。图8绘示根据本发明公开内容第二实施例的另一种具错误自动检查与更正(ECC) 位储存空间的垂直栅极(VG)式三维存储器结构的示意图。与图7十分类似，图8以40个存储单元为例作说明，其中用以储存错误自动检查与更正(ECC)位的存储单元位于不同的平面层。图8所示的三维存储器结构8同样地包括了基板80、具有多组位线BLl BL8的数个平面层801 805、多条字线WLl和WL2 (如以多晶硅制成)、用以储存数据的m个存储单元、以及用以储存错误自动检查与更正(ECC)位的η个存储单元。其中，平面层801 805在基板80上设置成三维排列并与基板80平行，而该多条位线组BLl BL8相互平行地排列。在实施例中，每组位线包括多条位线(如位线组BL4中标示为16 20的部分)，且各位线是以氧化物隔开，位线和氧化物外围是以电荷捕捉层例如ONO复合层包覆。字线 WLl和WL2垂直于基板80设置，且亦与该多条位线组BLl BL8垂直。再者，用以储存数据的m个存储单元以及用以储存错误自动检查与更正(ECC)位的η个存储单元可同时被读出以执行错误自动检查与更正(ECC)修复功能。如图8所示，以40个存储单元为例作说明， 其中32(m)个存储单元用以储存数据(如标示数字1-16和21-36)，8 (η)个存储单元用以储存错误自动检查与更正(ECC)位。图8中标示数字17 20和数字37 40的存储单元即为用以储存错误自动检查与更正(ECC)位的存储单元，且位于不同的平面层；例如，存储单元17 20分别位于平面层802 805。再者，如图8所示，用以储存错误自动检查与更正(ECC)位的存储单元17 20排列成与基板80表面约垂直的直行，而用以储存错误自动检查与更正(ECC)位的其他存储单元37 40亦排列成与基板80表面约垂直的另一直行。 当然，相关领域者当知，这些用以储存错误自动检查与更正(ECC)位的存储单元也可以分散在不同的平面层的不同区域，并不限制一定要排成垂直于基板80表面的直行。为了使同层的错误自动检查与更正(ECC)位执行错误自动检查与更正(ECC)和修复功能，不同层的数据需被同时读出。因此，在第二实施例中，用以储存数据的m个存储单元和用以储存错误自动检查与更正位的η个存储单元可电性连接至错误自动检查与更正电路(ECC circuit)(未绘示于图7、图8)，以执行错误自动检查与更正功能，例如接收和分析输出的数据，之后并更正错误位。第三实施例如上述实施例所说明的具错误自动检查与更正(ECC)位储存空间的三维存储器结构可以稍加变化修饰，以执行错误自动检查与更正功能。图9绘示根据本发明公开内容第三实施例的一种具错误自动检查与更正(ECC)位储存空间的垂直栅极(VG)式三维存储器结构的示意图。与上述实施例相似地，所有数据需被同时读出以执行错误自动检查与更正(ECC)和修复功能。而该多个错误自动检查与更正(ECC)位可以是物理性地分散于三维存储器结构(如垂直栅极式或指状垂直栅极式三维存储器结构)的一些位置。图9所示的三维存储器结构9同样地包括了基板90、具有多组位线BLl BL16的数个平面层901 905、多条字线WLl和WL2、用以储存数据的m个存储单元、以及用以储存错误自动检查与更正(ECC)位的η个存储单元。其中，平面层901 905在基板90上设置成三维排列并与基板90平行，而该多条位线组BLl BL16与每组位线所包括多条位线相互平行地排列。字线WLl和WL2垂直于基板90设置，且亦与该多条位线组BLl BL16垂直。其他结构细部可参考前述实施例的说明。如图9所示，物理性分散地储存于三维存储器结构中的数据可以被同时读取，且该多个数据例如是连续地储存于和基板90垂直的方向， 而非连续地储存于BL方向上。以20个存储单元为例作说明，其中16(m)个存储单元用以储存数据(数字I 16)，4 (η)个存储单元用以储存错误自动检查与更正(ECC)位(数字 17 20)。图9中位于位线组BLl的存储单元I 5、位于位线组BL5的存储单元6 10、 位于位线组BL9的存储单元11 15、和位于位线组BL13的存储单元16 20，其设置方式分别垂直于基板90的方向。其中，用以储存数据的m个存储单元(数字I 16)以及用以储存错误自动检查与更正(ECC)位的η个存储单元(数字17 20)可同时被读出，以执行错误自动检查与更正(ECC)修复功能。第四实施例
如上述实施例所说明的具错误自动检查与更正(ECC)位储存空间的三维存储器结构亦可以稍加变化修饰，以进行如独立磁碟备援阵列(RAID, Redundant Array of Independent Disks)设计的相关应用。独立磁碟备援阵列是把多个相对便宜的硬盘组合起来，成为一个磁碟阵列组，使性能达到甚至超过一个价格昂贵、容量巨大的硬盘。RAID比单颗硬盘具有可增强数据整合度，增强容错功能，增加吞吐量或容量等多方面的好处。另外， 磁碟阵列组对于电脑来说，看起来就像一个单独的硬盘或逻辑存储单元。RAID依据其储存型态可分成不同的等级，每种等级都有其理论上的优缺点，并以RAID加上数字来表示，如
RAID O、RAID I.....RAID 6等。RAID O将多个磁碟合并成一个大的磁碟，不具有冗余，并
列1/0，速度最快。RAID O亦称为带区集。它是将多个磁碟并列起来，成为一个大磁碟。在存放数据时，其将数据按磁碟的个数来进行分段，然后同时将这些数据写进这些盘中，在所有的级别中RAID O的速度是最快的，但是RAID O没有冗余功能，如果一个磁碟(物理)损坏，则所有的数据都会遗失。RAID I是以两组(或两组以上)的N个磁碟相互作映像，在一些多执行绪作业系统中能有很好的读取速度，另外写入速度有微小的降低。除非拥有相同数据的主磁碟与镜像同时损坏，否则只要一个磁碟正常即可维持运作，可靠性最高。因此， RAID I就是映像。其原理为在主硬盘上存放数据的同时也在映像硬盘上写一样的数据。当主硬盘(物理)损坏时，映像硬盘则代替主硬盘的工作。因为有映像硬盘做数据备份，所以 RAID I的数据安全性在所有的RAID级别上来说是最好的。图IOA绘示根据本发明公开内容第四实施例的一种“RAID I”设计应用的三维存储器结构的示意图。图IOB绘示根据本发明公开内容第四实施例的另一种“RAID I”设计应用的三维存储器结构的示意图。如图IOA所示，原数据是储存在下方的四层存储器平面层并标示为“DISK 1”，而备份的数据是储存在上方的四层存储器平面层并标示为“DISK O”(做为映像组)，以增强整个磁碟阵列组(/磁碟系统)的可靠度。类似的，另一种“RAID I”设计如图IOB所示，原数据是储存在右边四层存储器平面层并标示为“DISK 1”，而备份的数据是储存在左边四层存储器平面层并标示为“DISK O” (做为映像组)，以增强整个磁碟阵列组(/磁碟系统)的可靠度。根据上述实施例，可在不增加额外阵列区域面积的情形下，建构出一个具有更多错误自动检查与更正(ECC)位储存容量的三维存储器结构，并使此三维存储器结构具有更好的稳定度。实施例的三维存储器结构包括两组存储单元，如用以储存数据的m个存储单元以及用以储存错误自动检查与更正(ECC)位的η个存储单元(m和η为正整数且n<m)。 且(m+n)个存储单元可同时被读出以执行错误自动检查与更正(ECC)修复功能。再者，三维存储器结构中用以储存错误自动检查与更正(ECC)位的存储单元可位于相同的一或多层额外层(即位于相同的物理层或平面)上，也可分散于不同的物理层或平面上。而上述实施例可广泛地适于许多应用，如应用在与非栅(NAND)型芯片、安全套接层系统(SSD)和磁碟阵列储存系统等应用。综上所述，虽然本发明已以实施例披露如上，然其并非用以限定本发明。本发明所属技术领域中一般技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。 因此，本发明的保护范围当视权利要求所界定为准。
权利要求
1.一种三维存储器结构，包括多个堆叠层，在基板上相互平行并以三维排列方式设置，且该多个堆叠层包括多个堆置记忆层；和多个存储单元，包括用以储存数据的第一组存储单元和用以储存错误自动检查与更正位的第二组存储单元，且该第一组存储单元位于该多个堆叠记忆层，而该第一组存储单元和该第二组存储单元可同时被读出以执行错误自动检查与更正功能。
2.—种三维存储器结构,包括基板；多个平面，平行于该基板并设置成三维排列，且每一该平面包括多条位线，且该多条位线相互平行排列；多条字线，垂直于该基板设置，且该多条字线亦与该多条位线垂直；用以储存数据的m个存储单元和用以储存错误自动检查与更正位的η个存储单元，m和 η为正整数且n <m;其中，该多个m个存储单元和η个存储单元可同时被读出。
3.如权利要求2所述的结构，其中用以储存错误自动检查与更正位的该多个η个存储单元位于同一平面。
4.如权利要求3所述的结构，其中用以储存错误自动检查与更正位的该η个存储单元位于该多个平面的最上层平面。
5.如权利要求3所述的结构，其中用以储存错误自动检查与更正位的该η个存储单元分成两群，并分别位于两个平面。
6.如权利要求3所述的结构，其中用以储存数据数据的该m个存储单元所位于该多个平面的数目为2N，N为大于等于I的整数。
7.如权利要求3所述的结构，其中用以储存数据的该m个存储单元所位于该多个平面的数目为非2N，N为大于等于I的整数。
8.如权利要求2所述的结构，其中用以储存错误自动检查与更正位的该η个存储单元位于不同的该多个平面。
9.如权利要求8所述的结构，其中位于不同的该多个平面的该η个存储单元排列成垂直于该基板的一或多个柱列。
10.如权利要求2所述的结构，其中可同时被读出的用以储存数据的该m个存储单元和用以储存错误自动检查与更正位的该η个存储单元电性连接至错误自动检查与更正电路， 以执行错误自动检查与更正功能。
全文摘要
本发明公开一种三维存储器结构，包括多个堆叠层和多个存储单元。堆叠层在基板上相互平行并以三维排列方式设置，且该多个堆叠层包括多个堆叠记忆层。存储单元包括用以储存数据的第一组存储单元(例如有m个存储单元)和用以储存错误自动检查与更正位的第二组存储单元(例如有n个存储单元)，第一组存储单元和第二组存储单元可同时被读出以执行错误自动检查与更正功能。披露的实施例的三维存储器结构中，用以储存错误自动检查与更正位的存储单元可位于相同或不同的堆叠层。而此披露的实施例亦可透过(但不限制地)垂直栅极式结构，或指状垂直栅极式结构实施。
文档编号H01L27/115GK102610613SQ20111009157
公开日2012年7月25日 申请日期2011年4月13日 优先权日2011年1月18日
发明者吕函庭, 陈士弘, 黄怡仁 申请人:旺宏电子股份有限公司