专利名称：相变存储器及其形成方法
技术领域：
本发明涉及半导体领域，特别涉及一种相变存储器及其形成方法。
背景技术：
相变存储器作为一种新兴的非易失性存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器FLASH都具有较大的优越性，成为目前非易挥发性存储技术研究的焦点。相变存储技术的不断进步使之成为未来非易挥发性存储技术市场主流产品最有力的竞争者之一。图I是现有的相变存储器的结构示意图，包括形成于衬底100表面的晶体管，所 述晶体管包括源极102、漏极102以及由栅介质层和栅电极层组成的栅极结构106 ;还包括形成于晶体管源极102或漏极102表面的导电插塞130 ;形成在所述导电插塞130表面的相变材料层140，以及形成在所述相变材料层140表面的顶部电极(未示出)。具体地，当电流流经相变存储器时，所产生的焦耳热对相变材料层140进行加热，相变材料层140的材料就会从第一状态(例如非晶态)转变为第二状态(例如结晶态)；状态之间的转变可以因受热不同而选择性地可逆，也就是说，相变材料层140的材料可以被设定成一种电学状态并可以被复位。相变材料层140的材料的两个稳定状态中的任一个都能被指定为逻辑I而另一个被指定为逻辑O。但是现有相变存储器具有功耗大的缺点。在专利号为US2008173859的专利中提供了通过增加相变存储器中的相变材料层的电流路径来增加电阻，以降低相变存储器的功耗的方法。但是这种方法不利于器件的小型化。
发明内容
本发明的实施例解决的问题是提供一种相变存储器及其形成方法，以降低相变存储器的功耗。为解决上述问题，本发明的实施例提供一种相变存储器形成方法，包括提供半导体衬底，所述半导体衬底表面形成有晶体管、以及覆盖所述半导体衬底和晶体管的第一介质层、贯穿所述第一介质层，并与所述晶体管的源极或漏极电连接的导电插塞；还包括在所述导电插塞部分表面形成第二介质层，所述第二介质层具有与半导体衬底平行的第一表面，以及与所述导电插塞表面连接的第二表面；形成覆盖第二表面的侧墙导电层；在所述半导体衬底表面形成与所述第二介质层齐平且与侧墙导电层相邻的第三介质层；去除部分厚度的所述侧墙导电层，形成开口 ； 形成填充满所述开口的相变材料层。可选地，形成覆盖第二表面的侧墙导电层的步骤包括形成覆盖所述第二介质层和第一介质层的导电层，所述导电层表面具有高度差；刻蚀所述导电层，直至暴露所述第二介质层，形成覆盖第二表面的侧墙导电层。可选地，所述侧墙导电层的宽度为100-200埃。可选地，所述侧墙导电层的材料是氮化钛。可选地，还包括形成覆盖所述侧墙导电层侧壁的侧墙介质层。可选地，所述侧墙介质层的材料是二氧化硅，厚度是200-500埃。可选地，在所述导电插塞部分表面形成第二介质层的步骤包括在所述第一介质层和导电插塞表面形成表面介质层；在所述表面介质层表面形成光刻胶层，所述光刻胶层与所述导电插塞的部分表面相对应；以所述光刻胶层为掩膜，刻蚀所述表面介质层，形成第二介质层。 可选地，所述第二介质层的材料是二氧化硅。可选地，形成与所述第二介质层齐平的第三介质层的步骤包括形成覆盖所述第一介质层、第二介质层、侧墙导电层的停止层；形成覆盖所述停止层的第四介质层；对所述第四介质层进行平坦化处理，直至暴露所述停止层；对所述停止层进行平坦化处理，直至暴露所述第二介质层，形成第三介质层。可选地，所述停止层的材料是氮化硅，厚度为200-400埃。可选地，采用化学机械研磨工艺对所述停止层进行平坦化处理，所述化学机械研磨工艺采用研磨颗粒为二氧化硅的研磨剂。可选地，所述第四介质层的材料是二氧化硅，厚度是2000-4000埃。可选地，采用化学机械研磨工艺对所述第四介质层进行平坦化处理，所述化学机械研磨工艺采用研磨颗粒为二氧化铈的研磨剂。可选地，采用回流刻蚀工艺去除部分厚度的所述侧墙导电层，形成开口。相应地，本发明提供通过上述方法所形成的相变存储器，包括半导体衬底，所述半导体衬底表面具有晶体管，以及覆盖所述半导体衬底和晶体管的第一介质层，贯穿所述第一介质层，并与所述晶体管的源极或漏极电连接的导电插塞；覆盖所述第一介质层和导电插塞的隔离介质层；还包括贯穿所述隔离介质层的通孔，所述通孔暴露所述导电插塞的部分表面；位于所述通孔底部的侧墙导电层；位于所述侧墙导电层表面，且填充满所述通孔的相变材料层。可选地，所述侧墙导电层的宽度为100-200埃。可选地，所述隔离介质层包括第二介质层和停止介质层以及位于停止介质层表面的第三介质层，所述第三介质层和第二介质层位于所述侧墙导电层的两侧。可选地，所述通孔内还包括，位于所述侧墙导电层表面，且覆盖所述相变材料层的侧壁的侧墙介质层。与现有技术相比，本发明的实施例具有以下优点 本发明的实施例通过在所述导电插塞部分表面形成第二介质层，在半导体衬底表面形成高度差，所以接下来所形成的覆盖所述第二介质层和第一介质层的导电层的表面也具有了高度差，并且所述导电层位于所述第二介质层第二表面的部分的厚度大于位于第二介质层的第一表面和第一介质层表面的部分的厚度，所以可以去除导电层位于第一介质层和第二介质层的第一表面的部分，形成侧墙导电层，并且所述侧墙导电层的宽度近似等于原先形成的位于第二介质层的第一表面和第一介质层表面的导电层的厚度，而所述侧墙导电层的宽度正好是侧墙导电层与相变材料层的接触面的宽度，所以可以通过控制所述的侧墙导电层的厚度而控制侧墙导电层与相变材料层的接触面的宽度，并以此减小侧墙导电层与相变材料层的接触面的面积，增加侧墙导电层与相变材料层之间的欧姆电阻；因为电流流经导体时产生的焦耳热与导体的电阻成正比，所以增加侧墙导电层与相变材料层之间的欧姆电阻可以减小相变存储器的工作电流，从而降低相变存储器的功耗。
进一步，在本发明的可选实施例中，在形成侧墙导电层之后，形成覆盖所述第一介质层、第二介质层、侧墙介质层、侧墙导电层的停止层；形成覆盖所述停止层的第四介质层；对所述第四介质层进行平坦化处理，直至暴露所述停止层；对所述停止层进行平坦化处理，直至暴露所述侧墙导电层，形成第三介质层。因为所述停止层的厚度很小，所以在对停止层进行平坦化处理的步骤中，容易得到光滑的界面，从而提高整个界面的均一性，并因此而提高相变存储器的性能。
图I是现有的相变存储器的结构示意图；图2是本发明的实施例所提供的相变存储器的形成方法的流程示意图；图3至图12是本发明的实施例所提供的相变存储器的形成方法的剖面示意图。
具体实施例方式由背景技术可知，现有的相变存储器的功耗比较大。发明人针对上述问题进行研究，尝试了多种方法，最后把问题定位在增加相变材料层与底部导电层之间的欧姆电阻上，所述相变材料层与底部导电层电接触，进一步定位在减小相变材料层与底部导电层之间的接触面积。在本发明的实施例中，形成宽度较小的侧墙导电层，所述侧墙导电层构成与相变材料层电接触的底部导电层，从而增加相变材料层与侧墙导电层之间的接触电阻，因为电流流经导体时产生的焦耳热与导体的电阻成正比，所以增加侧墙导电层与相变材料层之间的欧姆电阻可以减小相变存储器的工作电流，从而降低相变存储器的功耗。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式
的限制。图2是本发明第一实施例所提供的相变存储器的形成方法的流程示意图，包括步骤S101，提供半导体衬底，所述半导体衬底表面形成有晶体管，以及覆盖所述半导体衬底和晶体管的第一介质层，贯穿所述第一介质层，并与所述晶体管的源极或漏极电连接的导电插塞；步骤S102，在所述导电插塞部分表面形成第二介质层，所述第二介质层具有与半导体衬底平行的第一表面，以及与所述导电插塞表面连接的第二表面；步骤S103，形成覆盖所述第二介质层和第一介质层的导电层；步骤S104，形成覆盖所述导电层的覆盖介质层；步骤S105，去除部分覆盖介质层和导电层，形成覆盖第二表面的侧墙介质层和侧墙导电层；步骤S106，在所述半导体衬底表面形成与所述第二介质层齐平且与侧墙导电层相邻的第三介质层；步骤S107，去除部分厚度的所述侧墙导电层，形成开口 ；
步骤S108，形成填充满所述开口的相变材料层。执行步骤S101，参考图3，提供半导体衬底200，所述半导体衬底200表面形成有晶体管，以及覆盖所述半导体衬底200和晶体管的第一介质层210，贯穿所述第一介质层210，并与所述晶体管的源极202或漏极202电连接的导电插塞220。所述半导体衬底200可以为硅衬底。绝缘层上的硅(SOI)等衬底。所述晶体管还包括由栅介质层和栅电极层组成的栅极结构。所述栅介质层可以是二氧化硅，也可以是高k材料。所述栅电极层的材料可以是多晶硅，也可以是金属材料。所述栅极结构还可以包括侧墙结构。执行步骤S102，参考图4，在所述导电插塞220部分表面形成第二介质层230，所述第二介质层230具有与半导体衬底200平行的第一表面10,以及与所述导电插塞220表面连接的第二表面20。在本实施例中，所述第二介质层230的材料是二氧化硅，厚度为1000-2000埃。在本实施例中，在所述导电插塞220部分表面形成第二介质层230的步骤包括在所述第一介质层210和导电插塞220表面形成表面介质层；在所述表面介质层表面形成图案化的光刻胶层，所述光刻胶层与导电插塞的部分表面相对应；以所述光刻胶层为掩膜，刻蚀所述表面介质层，形成第二介质层230，所述第二介质层230覆盖导电插塞220的部分表面，然后去除光刻胶层。执行步骤S103，参考图5，形成覆盖所述第二介质层230和第一介质层210的导电层 240。参考图5,因为第二介质层230和第一介质层210之间具有高度差,所以所形成的导电层240的表面也具有高度差，所述高度差等于步骤S102中所形成的第二介质层230的厚度。本实施例中，所述导电层240的厚度为100-200埃，所述导电层240的材料是氮化钛。所述导电层240的厚度近似等于后续形成的侧墙导电层沿图5中平行于半导体衬底的方向的宽度，即近似等于后续形成的侧墙导电层与相变材料层的接触面的宽度。在本实施例中，如果所述导电层240的厚度过大，会造成后续形成的侧墙导电层与相变材料层的接触面的宽度比较大，不能有效增加后续形成的侧墙导电层与相变材料层之间的欧姆电阻；所述导电层240的厚度过小，可能会造成后续形成的侧墙导电层与相变材料层之间接触不良，影响器件的性能。发明人经过研究发现导电层240的厚度在100-200埃的范围内既可以有效增加后续形成的侧墙导电层与相变材料层之间的欧姆电阻，又不会对器件的性能造成不可忽略的影响。在本发明的其他实施例中，所述导电层240的厚度在100-150埃的范围内，比如导电层240的厚度为120埃。执行步骤S104，形成覆盖所述导电层240的覆盖介质层270。请参考图6，所述覆盖介质层270的材料是二氧化硅，厚度是200-500埃。所述覆盖介质层270的作用是在后续步骤中形成侧墙介质层，对后续步骤中所形成的侧墙导电层形成保护。执行步骤S105，参考图7，去除部分覆盖介质层270和导电层240，形成覆盖第二表面的侧墙介质层310和侧墙导电层300。在本实施例中，依次刻蚀所述导电层240和覆盖介质层270，以第二介质层230为 刻蚀停止层，形成依次覆盖第二表面20的侧墙介质层310和侧墙导电层300。参考图6，因为所形成的导电层240和覆盖介质层270表面具有高度差，所述高度差等于第二介质层230的厚度，并且刻蚀过程中对所述导电层240和覆盖介质层270的各部分的刻蚀速度相同，所以在所述刻蚀过程中部分导电层240和覆盖介质层270被保留，形成依次覆盖第二表面20的侧墙介质层310和侧墙导电层300。侧墙介质层310、侧墙导电层300、第二介质层230齐平。所形成的侧墙导电层300的宽度等于前述步骤中所形成的导电层240的厚度，即侧墙导电层300的宽度为100-200埃。所形成的侧墙介质层310的宽度等于前述步骤中所形成的覆盖介质层270的厚度，为200-500埃，材料为二氧化硅。在本实施例中，所形成的侧墙介质层310对侧墙导电层300形成保护，在本其他实施例中，也可以不形成侧墙介质层310。执行步骤S106，参考图10，在所述半导体衬底200表面形成与所述第二介质层230齐平且与侧墙导电层300相邻的第三介质层280。在本发明的一个实施例中，形成第三介质层280的步骤包括，形成覆盖所述第一介质层210、第二介质层230、以及侧墙介质层310和侧墙导电层300的第四介质层，然后对所述第四介质层进行平坦化处理直至暴露所述第二介质层230，形成与所述第二介质层230齐平的第三介质层280。但是因为第二介质层230与第一介质层210之间存在高度差，所以为了平坦化后形成的第三介质层280与第二介质层230齐平，所形成的第四介质层的厚度不能过小，在本发明的实施例中所述第四介质层的厚度一般为2000-4000埃，材料为二氧化硅。因为第四介质层的厚度比较大，所以在平坦化步骤中需要去除的厚度相应地比较大，也因此不能很好地控制经过平坦化处理所形成表面的均一性。如果经过平坦化处理所形成的表面的均一性不够好，会影响后续形成的相变存储器的性能。针对上述问题，发明人经过进一步的研究，在本发明的可选实施例中，形成第三介质层280的步骤包括，参考图8，形成覆盖所述第一介质层210、第二介质层230、以及侧墙介质层310和侧墙导电层300的停止介质层320，在所述实施例中，所述停止介质层320的材料为氮化硅，厚度为200-400埃；然后参考图8，在所述停止介质层320表面形成第四介质层290 ;接着，参考图9，对所述第四介质层290进行平坦化处理，直至暴露所述停止介质层320 ;再参考图10，所述停止介质层320进行平坦化处理直至暴露第二介质层230，为了确保侧墙导电层表面的所述停止介质层320被完全去除，在可选实施例中，在所述平坦化步骤中会有200-300埃的过刻蚀量。在本发明的可选实施例中，在对所述第四介质层290进行平坦化处理，直至暴露所述停止介质层320的步骤中，采用化学机械研磨工艺，其中研磨剂为采用研磨粒子为二氧化铈的研磨剂，采用研磨粒子为二氧化铈的研磨剂可以使所述化学机械研磨工艺停止在停止介质层320表面，并且研磨后所形成的表面的均一性很好。在本发明的可选实施例中，对所述停止介质层320进行平坦化处理，采用的也是化学机械研磨工艺，其中研磨剂采用二氧化硅为研磨颗粒。因 为所述停止介质层320厚度为200-400埃，所以研磨工艺中去除的厚度比较小，研磨工艺相对比较容易控制，可以形成均一性比较好的表面，形成如图10所示的剖面。执行步骤S107，参考图11，去除部分厚度的所述侧墙导电层300，形成开口 400。在本实施例中，采用回流蚀刻的方式，用含N和F的气体(如NF3)进行部分厚度的侧墙导电层的刻蚀。所述开口 400的深度过大可能会导致后续形成的相变材料层的填充变得很困难，开口 400的深度过小可能会造成后续形成的相变材料层与侧墙导电层300的粘合度不够高。在本发明的实施例中所述开口 400的深度为400-600埃，比如500埃。执行步骤S108，参考图12，形成填充满所述开口 400的相变材料层500。在本实施例中，可以选用PVD或者CVD的方法形成填充满所述开口的相变材料层500。因为在相变存储器中，形成相变材料层的工艺已为本领域技术人员所熟知，所以在此不再详述。在后续工艺中还包括形成互连结构。因为形成互连结构的工艺已为本领域技术人员所熟知，故在此不再详述。相应地，本发明还提供通过上述方法所形成的相变存储器，本发明的实施例所提供的相变存储器包括半导体衬底，所述半导体衬底表面具有晶体管、以及覆盖所述半导体衬底和晶体管的第一介质层、贯穿所述第一介质层，并与所述晶体管的源极或漏极电连接的导电插塞；覆盖所述第一介质层和导电插塞的隔离介质层；贯穿所述隔离介质层的通孔，所述通孔暴露所述导电插塞的部分表面；还包括位于所述通孔底部的侧墙导电层；位于所述侧墙导电层表面，且填充满所述通孔的相变材料层。在本实施例中，所述侧墙导电层的宽度为100-200埃。参考图12，在本发明的可选实施例中，所述隔离介质层包括第二介质层230，所述第二介质层230包括第一表面和连接第一表面与导电插塞的第二表面,所述侧墙导电层300和相变材料层500覆盖所述第二表面；位于所述第一介质层210表面的停止介质层320，位于停止介质层320表面的第三介质层280，所述第三介质层280和第二介质层230位于所述侧墙导电层300的两侧。在本发明的可选实施例中，所述通孔内还包括，位于所述侧墙导电层300表面，且覆盖所述相变材料层500的侧壁的侧墙介质层310。因为相变材料层与侧墙导电层之间的欧姆电阻比较大，所以可以降低功耗，并因为相变材料层与侧墙导电层之间界面光滑、均匀而可以进一步提高相变存储器的性能。综上，本发明的实施例通过在所述导电插塞部分表面形成第二介质层，在半导体衬底表面形成高度差，所以接下来所形成的覆盖所述第二介质层和第一介质层的导电层的表面也具有了高度差，并且所述导电层位于所述第二介质层第二表面的部分的厚度大于位于第二介质层的第一表面和第一介质层表面的部分的厚度，所以可以去除导电层位于第一介质层和第二介质层的第一表面的部分，形成侧墙导电层，并且所述侧墙导电层的宽度近似等于原先形成的位于第二介质层的第一表面和第一介质层表面的导电层的厚度，而所述侧墙导电层的宽度正好是侧墙导电层与相变材料层的接触面的宽度，所以可以通过控制所述的侧墙导电层的厚度而控制侧墙导电层与相变材料层的接触面的宽度，并以此减小侧墙导电层与相变材料层的接触面的面积，增加侧墙导电层与相变材料层之间的欧姆电阻，因为电流流经导体时产生的焦耳热与导体的电阻成正比，所以增加侧墙导电层与相变材料层之间的欧姆电阻可以减小相变存储器的工作电流，从而降低相变存储器的功耗。进一步，在本发明的可选实施例中，在形成侧墙导电层之后，形成覆盖所述第一介质层、第二介质层、侧墙介质层、侧墙导电层的停止层；形成覆盖所述停止层的第四介质层；对所述第四介质层进行平坦化处理，直至暴露所述停止层；对所述停止层进行平坦化处理，直至暴露所述侧墙导电层，形成第三介质层。因为所述停止层的厚度很小，所以在对停止层进行平坦化处理 的步骤中，容易得到光滑的界面，从而提高整个界面的均一性，并因此而提高相变存储器的性能。本发明的实施例虽然已以较佳实施例公开如上，但其并不是用来限定本发明的实施例，任何本领域技术人员在不脱离本发明的实施例的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明的实施例技术方案做出可能的变动和修改，因此，凡是未脱离本发明的实施例技术方案的内容，依据本发明的实施例的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明的实施例技术方案的保护范围。
权利要求
1.一种相变存储器的形成方法，包括 提供半导体衬底，所述半导体衬底表面形成有晶体管、以及覆盖所述半导体衬底和晶体管的第一介质层、贯穿所述第一介质层，并与所述晶体管的源极或漏极电连接的导电插塞； 其特征在于，还包括 在所述导电插塞部分表面形成第二介质层，所述第二介质层具有与半导体衬底平行的第一表面，以及与所述导电插塞表面连接的第二表面； 形成覆盖第二表面的侧墙导电层； 在所述半导体衬底表面形成与所述第二介质层齐平且与侧墙导电层相邻的第三介质层； 去除部分厚度的所述侧墙导电层，形成开口 ； 形成填充满所述开口的相变材料层。
2.依据权利要求I所述的相变存储器的形成方法，其特征在于，形成覆盖第二表面的侧墙导电层的步骤包括形成覆盖所述第二介质层和第一介质层的导电层，所述导电层表面具有高度差；刻蚀所述导电层，直至暴露所述第二介质层，形成覆盖第二表面的侧墙导电层。
3.依据权利要求I所述的相变存储器的形成方法，其特征在于，所述侧墙导电层的宽度为100-200埃。
4.依据权利要求I所述的相变存储器的形成方法，其特征在于，所述侧墙导电层的材料是氮化钛。
5.依据权利要求I所述的相变存储器的形成方法，其特征在于，还包括形成覆盖所述侧墙导电层侧壁的侧墙介质层。
6.依据权利要求5所述的相变存储器的形成方法，其特征在于，所述侧墙介质层的材料是二氧化硅，厚度是200-500埃。
7.依据权利要求I所述的相变存储器的形成方法，其特征在于，在所述导电插塞部分表面形成第二介质层的步骤包括 在所述第一介质层和导电插塞表面形成表面介质层； 在所述表面介质层表面形成光刻胶层，所述光刻胶层与所述导电插塞的部分表面相对应； 以所述光刻胶层为掩膜，刻蚀所述表面介质层，形成第二介质层。
8.依据权利要求I所述的相变存储器的形成方法，其特征在于，所述第二介质层的材料是二氧化硅。
9.依据权利要求I所述的相变存储器的形成方法，其特征在于，形成与所述第二介质层齐平的第三介质层的步骤包括 形成覆盖所述第一介质层、第二介质层、侧墙导电层的停止层； 形成覆盖所述停止层的第四介质层； 对所述第四介质层进行平坦化处理，直至暴露所述停止层； 对所述停止层进行平坦化处理，直至暴露所述第二介质层，形成第三介质层。
10.依据权利要求9所述的相变存储器的形成方法，其特征在于，所述停止层的材料是氮化硅，厚度为200-400埃。
11.依据权利要求9所述的相变存储器的形成方法，其特征在于，采用化学机械研磨工艺对所述停止层进行平坦化处理，所述化学机械研磨工艺采用研磨颗粒为二氧化硅的研磨剂。
12.依据权利要求9所述的相变存储器的形成方法，其特征在于，所述第四介质层的材料是二氧化硅，厚度是2000-4000埃。
13.依据权利要求9所述的相变存储器的形成方法，其特征在于，采用化学机械研磨工艺对所述第四介质层进行平坦化处理，所述化学机械研磨工艺采用研磨颗粒为二氧化铈的研磨剂。
14.依据权利要求I所述的相变存储器的形成方法，其特征在于，采用回流刻蚀工艺去除部分厚度的所述侧墙导电层，形成开口。
15.一种相变存储器，包括半导体衬底，所述半导体衬底表面具有晶体管、以及覆盖所述半导体衬底和晶体管的第一介质层、贯穿所述第一介质层，并与所述晶体管的源极或漏极电连接的导电插塞； 覆盖所述第一介质层和导电插塞的隔离介质层；其特征在于，还包括 贯穿所述隔离介质层的通孔，所述通孔暴露所述导电插塞的部分表面； 位于所述通孔底部的侧墙导电层； 位于所述侧墙导电层表面，且填充满所述通孔的相变材料层。
16.依据权利要求15的相变存储器，其特征在于，所述侧墙导电层的宽度为100-200埃。
17.依据权利要求15的相变存储器，其特征在于，所述隔离介质层包括第二介质层和停止介质层以及位于停止介质层表面的第三介质层，所述第三介质层和第二介质层位于所述侧墙导电层的两侧。
18.依据权利要求15的相变存储器，其特征在于，所述通孔内还包括，位于所述侧墙导电层表面，且覆盖所述相变材料层的侧壁的侧墙介质层。
全文摘要
一种相变存储器形成方法，包括提供半导体衬底，所述半导体衬底表面形成有晶体管，以及覆盖所述半导体衬底和晶体管的第一介质层，贯穿所述第一介质层，并与所述晶体管的源极或漏极电连接的导电插塞；其特征在于，还包括在所述导电插塞部分表面形成第二介质层，所述第二介质层具有与半导体衬底平行的第一表面，以及与所述导电插塞表面连接的第二表面；形成覆盖第二表面的侧墙导电层；形成与所述第二介质层齐平的第三介质层；去除部分厚度的所述侧墙导电层，形成开口；形成填充满所述开口的相变材料层。本发明还提供通过上述方法所形成的相变存储器，本发明所提供的相变存储器及其形成方法可以降低相变存储器的功耗，提高其性能。
文档编号H01L27/24GK102760831SQ20111010755
公开日2012年10月31日 申请日期2011年4月27日 优先权日2011年4月27日
发明者蒋莉, 黎铭琦 申请人:中芯国际集成电路制造(上海)有限公司