专利名称：散热型电子封装结构及其制备方法
技术领域：
本发明关于一种散热型电子封装结构，特别关于一种具高散热能力的散热型电子封装结构。
背景技术：
对半导体产品性能上的不断要求导致更高的操作频率及更大的功率消耗。因此， 这些半导体产品需要具有高热传导效率，以能有效率地散热，降低互连接点温度的电子封装结构。在该类型半导体中，液晶显示器(LCD)的驱动半导体装置即为其中一例。而另一种使用基板作为芯片载具(chip carrier)的高功率封装结构相同的也需要高热传导效率的热传导方式。图1显示一种被称为微细间距球格阵列(fine pitch ball grid array ；FBGA)封装结构的典型高功率封装结构。FBGA封装结构10包含一芯片11和一基板14。基板14可以为硬质或软性印刷电路板。芯片11以黏晶材料15(例如黏着膜)固定在基板14上。金属线13连接芯片11的主动面与基板14。封装材料12覆盖芯片11、基板14和金属线13， 以保护芯片11与金属线13免于受到破坏。焊球16设置于基板14上，作为FBGA封装结构 10的输出入端子(input/output terminals)。随着设置在芯片11的有限面积上的电路的密集化，将产生更多的热，使FBGA封装结构10遭受散热不良的问题。再者，封装材料12包括环氧树脂(印oxy resin)，其具有不良的热传导性，因此容易将热累积在FBGA封装结构 10内。一般来说，基板14的绝缘层为高分子材料制作而成，而高分子材料也有不良的热传导性的问题，于是该结构累积的热能不容易从绝缘层传导到FBGA封装结构10外。另外，新一代的三维集成电路和组件构装为目前封装的趋势。此类装置的构装是关于一种堆栈二个或多个集成电路，以获得三维芯片堆栈的制造方法，而该制造方法需在各迭层间利用穿透硅通孔(through silicon vias ;TSVs)，来形成垂直电性连接。所谓穿透硅通孔是蚀穿(etch through)硅晶圆和以金属材料填充其中所形成的垂直连接结构。以 TSVs以作为三维连接的方法可在三维层间大量增加传导路径。图2显示使用TSVs的三维集成电路封装结构。三维集成电路封装结构20包含多个集成电路芯片(211和212)、TSVs031和232)和一基板M。TSVs 031和232)贯穿集成电路芯片(211和212)。多个微凸块(micro bumps)或软金属覆盖物(soft metal caps) 233 个别地形成在TSVs 031和23 的表面。多个微凸块233用于电性连接彼此间的集成电路芯片(211和212)，以及连接基板M和与其相邻的TSVs 031和232)。黏胶25将集成电路芯片Qll和212)接合一起，并将集成电路芯片Oll和212)固定在基板M上。封装材料 22覆盖集成电路芯片Qll和212)和基板24。数个被动集成电路芯片241嵌在基板对内， 多个输出端点(terminals)或电极(electrodes) 242设置在基板M的下表面，以做为对外输出电性之用。在传统的三维集成电路封装结构20中，许多集成电路芯片Oll和212)被放入同一封装体内。各芯片Oll或21 产生的热能，累积在封装体内，无法有效地经由封装材料22或基板M逸散至外部。为去除传统封装结构既有缺点，因此，需要新的材料与方法，来增进封装结构的热传导效能。
发明内容
本发明的一方面提供一散热型电子封装结构。特别是指一种混合纳米碳球的绝缘树脂材料使用在电子构装中，以增进散热效能。由于纳米碳球会将热能转化成以红外线辐射的方式来传输与散逸，混合纳米碳球的材料可有效率地进行散热，因此能降低电子封装结构的操作温度。鉴于前述，本发明揭示一种散热型电子封装结构，其包含一芯片、一基板、一黏胶和一封胶材。黏胶或/及封胶材混合有多个纳米碳球，该基板包含一绝缘层和一线路层，线路层形成于绝缘层上。芯片通过黏胶设置于基板上，且芯片电性连接于线路层，而封胶材密封该芯片和基板。本发明更揭露一种散热型电子封装结构，其包含多个芯片、一基板、一第一黏胶、 多个第二黏胶和一封胶材。第一黏胶、多个第二黏胶或封胶材可混合有多个纳米碳球。该基板包含一绝缘层和一线路层，而线路层形成于该绝缘层上。这些芯片中之一通过第一黏胶至基板。其它的芯片则利用第二黏胶垂直堆栈一起。多个芯片电性连接线路层。而封胶材则覆盖这些芯片和基板。本发明另揭露一种晶圆级芯片尺寸封装结构，其包含一芯片、多个焊垫、多个重分布焊垫、一重配线金属层、一树脂材料和多个纳米碳球。重配线金属层用以将多个焊垫重新分配成重分布焊垫。树脂材料覆盖于芯片上，其中，多个纳米碳球可混合于树脂材料内，以达到红外线辐射散热的效果。上文已相当广泛地概述本揭露的技术特征及优点，以使下文的本揭露详细描述得以获得较佳了解。构成本揭露的权利要求标的的其它技术特征及优点将描述于下文。本揭露所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本揭露相同的目的。本揭露所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本揭露的精神和范围。
图1显示一传统FBGA封装结构的截面图；图2显示使用TSVs的传统三维集成电路封装结构；图3是本发明一实施例的FBGA封装结构的截面示意图；图4显示本发明一实施例的基板型封装结构的截面示意图；图5显示本发明一实施例的覆晶球格阵列封装结构的截面示意图；图6显示本发明一实施例的使用薄膜覆盖焊线胶材的多芯片封装结构的截面示意图；图7显示本发明一实施例的使用穿透硅通孔的三维集成电路封装结构的截面示意图；图8显示本发明一实施例的覆晶球格阵列封装结构的截面示意图9至12是截面图，其是根据本发明一实施例，显示在晶圆级芯片尺寸封装制程中，使用混合纳米碳球的黏胶的步骤；及图13显示本发明一实施例的散热型WXSP电子封装结构的截面示意图。
具体实施例方式本发明关于将纳米碳球(carbon nanocapsules ；CNC)应用在半导体封装结构中， 以让半导体封装结构具有加强散热特性。特而言之，一绝缘材料或树脂混合多个纳米碳球， 并使用在电子封装的应用上，藉此达到改进半导体芯片的散热的目的。此混合材料或树脂可直接或间接与半导体芯片接触，藉其改善热传导或热散逸(heat dissipation)的效率。在半导体封装构造中，混合材料可应用的部分，例如有覆晶底胶层、无流动底部密封 (non-flow underfill)层、芯片封胶体、芯片披覆(chip coating)层、黍占晶胶(die-attach adhesives)、不导电月交 / 月莫(non-conductive paste/film)、导电月交 / 月莫(non-conductive paste/film)或薄膜覆盖焊线(film over wire ；FOff)胶材等等。在混合材料中的纳米碳球具有将热能转化成以红外线辐射的方式来传输与散逸的特性，而此种特性对电子产品封装而言，是理想的散热方式。在一些实施例中，纳米碳球的表面可进一步被处理，以确保他们是电性绝缘，避免使用时产生寄生效应(parasitic effect)或电性短路情形。再者，并可使该纳米碳球粒子与原料树脂间的接触面具有良好的界面黏着力(interfacial adhesion)，因此使用于半导体封装中将更能进一步的提升原有封装结构的散热效率。在混合材料中的纳米碳球的尺寸可介于1纳米至100纳米。纳米碳球可具有大约 30纳米的平均直径。有两种的纳米碳球中空和填充金属(metal filled)。在混合材料中的纳米碳球包含中空纳米碳球、填充金属纳米碳球或两者。填充金属纳米碳球可填充金属、 金属氧化物(metal oxides)、金属碳化物(metal carbides)或合金。在一些实施例中，在混合材料中的纳米碳球可经处理，以使其具电绝缘层。在一些实施例中，纳米碳球的表面可进一步被处理，以使其与树脂间有良好的界面黏着性 (interfacial adhesion)0因此，前述的混合材料适合与在半导体封装内的一具功能的硅晶粒直接接触。与利用传统热传导与热对流散热的半导体封装结构比较，利用红外线辐射方式来传输与散逸硅芯片的热能，能更有效率地移除热能，降低芯片的温度。此混合材料的应用包含封胶体、 覆晶底胶和被覆层(coatings)。前述的混合材料也适合使用在将晶粒黏着在基板(硬质或软性)或使用在晶粒堆栈上等不同晶粒黏着运用。这些黏胶包含一般在本领域中熟知者，例如网￡口黍占晶胶(screen-on die attach paste)、黍占晶薄膜(die attachment film ； DAF)、薄膜覆盖焊线(film over wire ；FOff)胶材和不导电胶(non-conducting paste ； NCP)。图3是本发明其一实施例的一 FBGA封装结构的截面示意图。FBGA封装结构30包含一芯片31和一基板34。基板34可为硬质或软性印刷电路板，并具有一开口 341。芯片31利用黏晶材料35，以其主动面311面向基板34的方式，固定在基板；34上，其中该黏晶材料35可为黏着膜(adhesive film)或黏着剂(adhesive paste) 或B-stage黏晶胶材。多条金属线33穿过开口 341电性连接芯片31与基板34。封胶32包覆芯片31、基板34和金属线33，藉此保护芯片31与金属线33，以避免损坏。焊球36设置于基板；34的下表面，作为FBGA封装结构30的输出入端(input/output terminals)。封胶32和黏晶材料35与多个纳米碳球38混合。因此，芯片31所产生的热，除传统常见的热传导与热对流的散热方式外，更可利用红外线辐射的方式，散逸至FBGA封装结构30之外。 即，纳米碳球38可帮助移除TOGA封装结构30内的积热。尽管在本实施例中纳米碳球38 是混合在封胶32和黏晶材料35两者内，但在其它实施例中，纳米碳球38可单独混合在封胶32或单独混合在黏晶材料35内。如图4所示，以基板型(substrate-based)封装结构40包含一芯片41和一基板 44。芯片41利用黏晶材料45固定在基板44上，其中该黏晶材料45可为黏着膜(adhesive film)或黏着剂(adhesive paste)或B-stage黏晶胶材。一被覆层49覆盖在芯片41的主动面上。封胶42覆盖芯片41、基板44和金属线43，藉以保护芯片41与金属线43避免损坏。封胶42和被覆层49与纳米碳球48混合。于本实施例中，该纳米碳球48混合在封胶 42、黏晶材料45及/或被覆层49，如此芯片41所产生的热可透过纳米碳球48有效地以红外线辐射的方式散逸。图5显示本发明一实施例的覆晶球格阵列(flip chip BGA)封装结构的截面示意图。覆晶球格阵列封装结构50包含一芯片51、一不导电胶(non-conductive paste ； NCP) 55(或底胶(underfill))、和一基板M。该基板M包含一绝缘层541和一线路层 (wiring layer) 或铜箔(copper foil))，其中线路层542形成于绝缘层541上。芯片 51以覆晶接合于基板M上。多个凸块(bumps) 57形成在芯片51上，并连接基板M的线路层M2。不导电胶55可完全填充芯片51和基板M之间的间隙，并将芯片51固定在基板讨上。封胶52覆盖芯片51、基板M和凸块57。封胶52保护芯片51，以避免其受到损坏。焊球56设置于基板M的下表面，以作为覆晶球格阵列封装结构50的输出入端(input/ output terminals)。其中，纳米碳球58混合在不导电胶55及/或封胶52内，如此芯片51 所产生的热可通过纳米碳球58有效地以红外线辐射的方式散逸。图6显示本发明一实施例的使用薄膜覆盖焊线胶材(film over wire ；FOff)的多芯片封装结构(multi-chip package)的截面示意图。多芯片封装结构60包含多个集成电路芯片61、复数层FOW膜652和一基板64。黏胶651接合最底层的芯片61和基板64。封胶62覆盖芯片61和一部分的基板64。端接点(terminals)或电极(electrodes) 642设置于基板64的下表面。线路层643设置于基板64的上表面。柱状凸块(stud bumps)67形成在线路层643上。金属线63连接基板64上的柱状凸块67和芯片61的主动面。其一较佳的做法为该金属线的第一端先于基板上形成一柱状凸块67后使其第二端形成于芯片61 的主动面上，就是所谓的逆焊线(Reverse Bonding) 0FOW膜652用于包覆金属线63连接在芯片61上的部分，其中FOW膜652可对金属线63提供额外的支撑，以保护金属线63避免损坏或造成短路。又，FOW膜652可帮助相同或相似大小的两邻近且垂直堆栈的芯片61间的黏合。当相同或相似大小的两芯片61垂直堆栈(即，一芯片在另一芯片的上面)时，因位在下方芯片上焊垫(bonding pads)无法延伸出被上方芯片所覆盖的区域，因此在打线接合制程时会产生问题。在下方芯片61的金属线63为FOW膜652包覆的情形下，当上方芯片51进行打线接合时，FOW膜652可提供打线接合所需的支撑。
于本实施例中，纳米碳球68可混合在覆盖芯片61的封胶62、黏胶651和FOW膜 652内，从而使得芯片61产生的热可轻易地以红外线辐射的方式散逸至外界环境中。图7显示本发明一实施例的使用穿透硅通孔(TSVs)的三维集成电路封装结构的截面示意图。三维集成电路封装结构70包含多个集成电路芯片(711和712)、穿透硅通孔 (731和732)以及一基板74。穿透硅通孔(731和732)对应地贯穿各个集成电路芯片(711 和712)。多个微凸块(micro bumps)或软金属覆盖物(soft metal caps) 733和734分别形成在穿透硅通孔(731和732)上作为连接之用。如图7所示，堆栈的集成电路芯片(711 和71 和基板74以这些微凸块或软金属覆盖物(733和734)相互连接。黏胶75用于将集成电路芯片(711和712)接合在一起，并将这些芯片(711和712)固定在基板74上。封胶72覆盖芯片(711和712)和部分的基板74。多个被动集成电路芯片741嵌入在基板74 内。端接点(terminals)或电极(electrodes) 742设置在基板74的下表面。该封胶72和黏胶75混合有纳米碳球78，并予以覆盖各芯片(711和712)，使得从芯片(711和712)产生的热可轻易地透过红外线辐射的方式散逸至外界环境中。图8显示本发明一实施例的覆晶球格阵列(flip-chip ball grid array ；BGA) 封装结构的截面示意图。覆晶球格阵列封装结构80包含一芯片81、一底胶层(underfill layer) 85和一基板84。芯片81以覆晶接合方式固定在基板84上。形成在芯片81上的多个凸块87用以连接在基板84上的线路层842。并于基板84的下表面形成有多个焊球86。 底胶层85可完全填充芯片81和基板84间的间隙。且封胶82覆盖芯片81、底胶层85和部分的基板84。其中，该纳米碳球88混合在底胶层85及/或封胶82内，使得芯片81所产生的热可有效地透过红外线辐射的方式被透过基板84而散逸。图9至11是根据本发明一实施例的截面图，主要是揭示在晶圆级芯片尺寸(wafer level chip scale package ;WXSP)封装制程中，使用混合纳米碳球的黏胶的步骤。如图 9所示，本发明提供一具有多个集成电路芯片的晶圆91。在图10中，混合有纳米碳球的树脂材料93被涂布在晶圆91的表面上，其中该表面与多个焊球92是相对的。其中，焊球92 形成的时机可在涂布树脂材料93之前或之后。值得注意的是该树脂材料93涂布在晶圆91 的背面上。在图11中，涂布树脂材料93的晶圆91接着被切割成个别WLCSP电子封装结构 94，而各个WXSP电子封装结构94可以覆晶接合的方式，固定在一基板95上(如图12所示)，其中WXSP电子封装结构94和基板95之间可依实际需求选择填充或不填充底胶层 96，而基板95可为印刷电路板或其它类似者。在一实施例中，底胶层96亦可混合有多个纳米碳球。如图13所示，散热型WLCSP电子封装结构(thermally enhanced WLCSP electronic package) 94 bJ^iJM Ih0^ ' ^ (wafer level packaging technology), 其中晶圆级封装技术可为重新分配层和凸块技术(redistribution layer and bump technology)、密封铜柱技术(encapsulated copper post technology)、密封打线接合技术(encapsulated wire bond technology)或其它类似者。制作完成的WLCSP电子封装结构94所具有的尺寸可与芯片90相当。在一实施例中，WXSP电子封装结构94包含一芯片90，芯片90包含多个焊垫1202，多个重分布焊垫(redistributed bond pad) 1203、一重配线金属层(redistributed metal layer) 1204、复数层绝缘层(1205、1206 和 1207)、树脂材料93和多个纳米碳球，其中重配线金属层1204用于将多个焊垫1202重新分配成重分布焊垫1203 ；复数层绝缘层(1205、1206和1207)部分地将重配线金属层1204与芯片 90分离，和将重配线金属层1204与多个重分布焊垫1203分离；树脂材料93覆盖芯片90 ； 纳米碳球则混合在树脂材料93内。进一步而言，树脂材料93可位于芯片90的背面。多个重分布焊垫1203可为底层金属焊垫(under bump metal pads)或铜柱(未绘示)。复数层绝缘层(1205、1206和1207)可包含高分子绝缘材料，例如以苯并环丁烯为基础的 (benzocyclobutene-based)高分子绝缘材料。在一实施例中，纳米碳球可混合在任何或所有的复数层绝缘层(1205、1206和1207)。重配线金属层1204可包含铜或铝。焊球92可接合在重分布焊垫1203上。本揭露的技术内容及技术特点已揭示如上，然而本揭露所属技术领域中具有通常知识者应了解，在不背离后附权利要求所界定的本揭露精神和范围内，本揭露的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多制程可以不同的方法实施或以其它制程予以取代，或者采用上述二种方式的组合。此外，本案的权利范围并不局限于上文揭示的特定实施例的制程装置、方法或步骤。本揭露所属技术领域中具有通常知识者应了解，基于本揭露教示及揭示制程、装置、方法或步骤，无论现在已存在或日后开发者，其与本案实施例揭示者以实质相同的方式执行实质相同的功能，而达到实质相同的结果，亦可使用于本揭露。因此，以下的权利要求用以涵盖用以此类制程装置、方法或步骤。
权利要求
1.一种散热型电子封装结构，包含 一基板，包含一绝缘层；及一线路层，形成于该绝缘层上； 一芯片，电性连接该线路层； 一黏胶，设置于该芯片与该基板之间； 一封胶，覆盖该芯片和该基板；以及多个纳米碳球，混合于该黏胶及/或该封胶内。
2.根据权利要求1所述的散热型电子封装结构，其特征在于，其更包含一被覆层，该被覆层覆盖在该芯片的一主动面上，其中该多个纳米碳球均勻地分布在该被覆层。
3.根据权利要求1所述的散热型电子封装结构，其特征在于，其更包含多根金属线，该多根金属线电性连接该芯片和该线路层。
4.根据权利要求1所述的散热型电子封装结构，其特征在于，其包含多个凸块，该多个凸块电性连接该芯片和该线路层。
5.根据权利要求1所述的散热型电子封装结构，其特征在于，该芯片包含一主动面，其中该主动面面向该基板。
6.根据权利要求1所述的散热型电子封装结构，其特征在于，其更包含一开口及多根金属线，该多根金属线穿过该开口，以电性连接该芯片和该线路层。
7.根据权利要求1所述的散热型电子封装结构，其特征在于，该黏胶是一黏晶材料、一不导电胶或一底胶层。
8.根据权利要求1所述的散热型电子封装结构，其特征在于，其更包含多个焊球，该多个焊球设置于该基板上。
9.一种散热型电子封装结构，包含 一基板，包含一绝缘层；及一线路层，形成于该绝缘层上； 多个芯片，垂直堆栈且电性连接该线路层； 一第一黏胶，黏接该多个芯片中的一者至该基板； 多个第二黏胶，黏接该多个芯片； 一封胶，覆盖该多个芯片和该基板；以及多个纳米碳球，混合于该第一黏胶、该多个第二黏胶及/或该封胶内。
10.根据权利要求9所述的散热型电子封装结构，其特征在于，其更包含多根金属线， 该多个芯片透过该多根金属线电性连接该线路层。
11.根据权利要求10所述的散热型电子封装结构，其特征在于，该多个第二黏胶为薄膜覆盖焊线胶材。
12.根据权利要求9所述的散热型电子封装结构，其特征在于，其更包含多个穿透硅通孔，其中该多个芯片透过该多个穿透硅通孔电性连接该线路层。
13.根据权利要求9所述的散热型电子封装结构，其特征在于，该多个穿透硅通孔是形成在该多个芯片上且填充金属的通孔。
14.根据权利要求9所述的散热型电子封装结构，其特征在于，该多个芯片是依序一个堆栈在另一个上。
15.根据权利要求12所述的散热型电子封装结构，其特征在于，其更包含多个被动集成电路芯片，其中该多个被动集成电路芯片嵌置于该基板内。
16.一种散热型电子封装结构的制备方法，包含下列步骤提供一晶圆，该晶圆包多个集成电路芯片；涂布一树脂材料于该晶圆的一表面，其中该树脂材料包含多个纳米碳球；以及切割涂布该树脂材料的该晶圆，以获得多个电子封装结构。
17.根据权利要求16所述的制备方法，其特征在于，其更包含将多个焊球接合在该晶圆上与涂布该树脂材料的该表面相对的一表面的步骤。
18.根据权利要求17所述的制备方法，其特征在于，更包含下列步骤将该电子封装结构覆晶接合于一基板上；以及形成一底胶层于该电子封装结构与该基板之间。
19.根据权利要求18所述的制备方法，其特征在于，该底胶层混合多个纳米碳球。
20.一种晶圆级芯片尺寸封装结构，包含一芯片，包含多个焊垫；多个重分布焊垫；一重配线金属层，用以电性连接该多个焊垫与该多个重分布焊垫；一树脂材料，覆盖该芯片的一表面，其中该表面与该多个焊垫是相对；以及多个纳米碳球，混合于该树脂材料内。
21.根据权利要求20所述的晶圆级芯片尺寸封装结构，其特征在于，其更包含复数绝缘层，设置于该重配线金属层与该芯片之间，以及设置于该重配线金属层与该多个重分布焊垫之间。
22.根据权利要求21所述的晶圆级芯片尺寸封装结构，其特征在于，该多个绝缘层中至少一者包含多个纳米碳球。
全文摘要
一种散热型电子封装结构包含一芯片、一基板、一黏胶和一封胶。黏胶或封胶混合有多个纳米碳球，基板包含一绝缘层和一线路层，且线路层形成于绝缘层上。黏胶设置于芯片与基板之间，芯片电性连接线路层，且封胶覆盖芯片和基板。
文档编号H01L23/488GK102290394SQ20111016565
公开日2011年12月21日 申请日期2011年6月9日 优先权日2010年6月15日
发明者刘安鸿, 王伟 申请人:南茂科技股份有限公司