专利名称：具有mim电容器的半导体装置及其制造方法
技术领域：
下面的描述涉及一种半导体装置及其制造方法，更具体地讲，涉及一种具有高介电常数的金属-绝缘体-金属(MIM)电容器及其制造方法。
背景技术：
通常，半导体装置需要在高速度操作同时在功能方面需要具有高存储容量。为此目的，已经开发出制造半导体装置的技术来提高集成的程度、响应速度和可靠性。为了提高半导体装置的充电特性，包括在半导体装置中的诸如电容器之类的组成元件的静电容量值应该是高的。然而，近年来，随着半导体装置变得高度集成，单位单元面积不断减小。因此，半导体装置的单元静电容量也降低，使得难以确保装置操作所需的静电容量。通常，通过增大对电极的面积、提高电极之间的介电体的相对介电常数和减小介电体的厚度来增加电容器的静电电容。因此，电容器的结构被多样化同时减小介电体的厚度，以获得合适的静电电容。另一方面，已经开展了应用具有高介电常数的材料来代替迄今为止所使用的氮化硅介电层来获得合适的静电容量的研究。具有高介电常数的材料包括氧化铪、氧化铝和氧化钽。然而，当将高介电常数(高_k)材料用作MIM电容器的绝缘层时，其后续工艺将由于蚀刻MIM电容器的上电极之后剩余的绝缘层而受到影响。此外，由于不充分的光致抗蚀剂(PR)余量、由剩余的高介电常数绝缘层产生的金属聚合物以及在后续通孔蚀刻工艺中通孔内部金属聚合物的残余，导致金属布线的轮廓劣化。由于这样的问题，通孔电阻增大，从而降低了电容器的可靠性。此外，如果增加后续的通孔过蚀刻对象来去除剩余的绝缘层，则发生击穿电压特性劣化。
发明内容
总的方面涉及一种金属-绝缘体-金属(MIM)电容器以及一种被构造为制造MIM 电容器的方法，在该MIM电容器中，可靠性提高，对后续工艺的影响被最小化，并且通过将 MIM电容器与外部环境隔离防止了由通孔过蚀刻对象引起的击穿电压劣化。为了实现上述目的，根据本发明实施例的一种MIM电容器可以包括下电极和上电极，形成在基板上；介电层，具有高介电常数并且形成在下电极和上电极之间；第一保护层，围绕上电极的侧表面和上表面；第二保护层，围绕介电层的侧表面和第一保护层的侧表面，其中，介电层的宽度大于上电极的宽度，第一保护层和第二保护层由蚀刻速率不同的材料制成。为了实现上述目的，根据本发明实施例的一种制造MIM电容器的方法可以包括 在基板上形成下电极；在下电极上形成介电层；在介电层的区域上形成上电极和硬掩模；在介电层的侧表面、上电极的侧表面和硬掩模的侧表面形成分隔件。为了实现上述目的，根据本发明实施例的一种制造MIM电容器的方法可以包括 在基板上形成第一金属层；在第一金属层上顺序地层压介电层、第二金属层和硬掩模绝缘体；将硬掩模绝缘体和第二金属层图案化，以形成硬掩模和上电极；在包括硬掩模、上电极和介电层的整个基板上形成分隔件绝缘体；蚀刻分隔件绝缘体的整个表面，以在硬掩模的侧表面、上电极的侧表面和介电层的侧表面处形成分隔件；在分隔件、硬掩模和第一金属层上形成缓冲绝缘层；将缓冲绝缘层和第一金属层图案化，以形成下电极。在一个总的方面，提供了一种半导体装置，该半导体装置包括下电极，形成在基板上；介电层，包括形成在下电极上的蚀刻的介电区域和照常生长的介电区域；上电极，形成在照常生长的介电区域上；硬掩模，形成在上电极上；分隔件，形成在硬掩模的侧表面和上电极的侧表面处以及蚀刻的介电区域上方；缓冲绝缘层，形成在硬掩模和分隔件上。所述装置还可提供介电层包括原子层沉积(ALD)高k HfO2Al2O3膜堆叠件。所述装置还可提供使用同一掩模将硬掩模和上电极图案化，以使硬掩模和上电极具有相同的形状。所述装置还可提供分隔件将硬掩模的侧表面与上电极的侧表面隔离。所述装置还可提供照常生长的介电区域将下电极与上电极分开。所述装置还可提供下电极的长度大于上电极的长度。所述装置还可提供下电极包括TiN/Ti，上电极包括TiN。所述装置还可提供蚀刻的介电区域从照常生长的区域延伸并大约在分隔件的端部终止，分隔件的所述端部形成在分隔件的一侧，所述一侧与分隔件的与硬掩模和上电极的侧表面接触的一侧相对，并且蚀刻的介电区域的厚度小于照常生长的介电区域的厚度。所述装置还可提供分隔件的所述端部被缓冲绝缘层和蚀刻的介电区域限定。所述装置还可提供形成在照常生长的介电区域和蚀刻的介电区域之间的弯曲的介电区域。所述装置还可提供分隔件形成在弯曲的介电区域上方。所述装置还可提供蚀刻的介电区域从弯曲的区域延伸并大约在分隔件的端部终止，分隔件的所述端部形成在分隔件一侧，所述一侧与分隔件的与硬掩模和上电极的侧表面接触的一侧相对；弯曲的介电区域被构造为连接蚀刻的介电区域和照常生长的介电区域；蚀刻的介电区域的厚度小于照常生长的介电区域和弯曲的介电区域的厚度。所述装置还可提供，缓冲绝缘层包括SiON。在另一方面，提供了一种制造半导体装置的方法。所述方法包括以下步骤在基板上形成第一金属层；在第一金属层上顺序地层压介电层、第二金属层、硬掩模绝缘体；选择性地蚀刻硬掩模绝缘体、第二金属层和介电层，以形成硬掩模、上电极及具有蚀刻的介电区域和照常生长的介电区域的介电层图案；在硬掩模的上表面和侧表面、上电极的侧表面以及介电层图案的蚀刻的介电区域上形成分隔件绝缘体；蚀刻分隔件绝缘体，以在硬掩模的侧表面、上电极的侧表面以及介电层的蚀刻的介电区域上形成分隔件；在分隔件、硬掩模和第一金属层上形成缓冲绝缘层；将缓冲绝缘层和第一金属层图案化，以形成下电极。所述方法还可提供，选择性地蚀刻硬掩模绝缘体、第二金属层和介电层的步骤包括蚀刻第二金属层下方的蚀刻的介电区域的一部分。
所述方法还可提供，蚀刻所述一部分包括在照常生长的介电区域和蚀刻的介电区域之间形成弯曲的介电区域。所述方法还可提供分隔件的下表面接触蚀刻的介电区域，分隔件的侧表面接触硬掩模和上电极，分隔件的弯曲的表面分别接触缓冲绝缘层和弯曲的介电区域。所述方法还可提供分隔件的下表面接触蚀刻的介电区域，分隔件的侧表面接触硬掩模和上电极。所述方法还可提供蚀刻的介电区域的厚度小于照常生长的介电区域的厚度。所述方法还可提供，缓冲绝缘层包括SiON。总的方面可提供一种与外部环境隔离开并免于各种缺陷的MIM电容器，从而确保良好的漏电流特性。此外，总的方面可提供，沉积在金属层上的上部分上的SiON在蚀刻过程中对蚀刻对象进行缓冲，从而防止MIM电容器的击穿电压特性劣化。结果，当使用根据总的方面制造的MIM电容器的工艺时，可以在诸如击穿电压、缺陷密度等可靠性方面具有优异的特性。其他特征和方面可从下面的详细描述、附图和权利要求来看是明显的。
图IA示出了包括互连区域和MIM电容器区域的半导体装置的示例的示意性剖视图。图IB示出了图IA的介电层107的附近区域的示例的示意性放大剖视图。图2A至图2R示出了制造MIM电容器的示例的剖视图。除非另有描述，否则在整个附图和详细描述中，相同的附图标号将被理解为表示相同的元件、特征和结构。为了清晰、说明和方便起见，会夸大这些元件的相对尺寸和描述。
具体实施例方式提供下面的详细描述来帮助阅读者获得对在此描述的方法、设备和/或系统的全面理解。因此，本领域普通技术人员应该想到在此描述的系统、设备和/或方法的各种改变、修改和等同物。此外，为了提高清晰和简练程度，会省略对公知功能和构造的描述。要理解的是，本公开的特征可以以不同的形式来实施，且不应该解释为局限于在这里所提出的示例实施例。相反，提供这些实施例使得本公开将是彻底和完全的，并将把本公开的全部范围传达给本领域技术人员。附图可以不一定符合比例，在一些示例中，可以夸大比例来清晰地示出实施例的特征。当第一层被称作“在”第二层上或“在”基板“上”时， 不仅可以指第一层直接形成在第二层或基板上的情形，而是还可以指第三层存在于第一层和第二层之间或者第一层和基板之间的情形。在下文中，将参照附图来详细描述具有MIM电容器的半导体装置的结构的示例。图IA示出了包括互连区域200和MIM电容器区域300的半导体装置的示例的示意性剖视图。在互连区域200中，下互连层可由下互连金属层10 和下互连覆盖层10 形成。上互连层可设置在下互连层上方，并且在上互连层和下互连层之间设置有金属间绝缘层131。上互连层可由上互连金属层139c和上互连覆盖层141c形成。上互连层可通过
7金属塞137c电连接到下互连层。参照图1A，根据本发明的MIM电容器可以包括下电极105a，形成在基板101上； 介电层107，形成在下电极10 上，具有高介电常数并且包括第一区域和介电层突出部分 107a，介电层突出部分107a是从第一区域突出的第二区域；上电极109a，形成在介电层107 的第一区域上；分隔件121a，形成在介电层107的侧表面和上电极109a的侧表面处。这里，介电层107可以包括与上电极109a叠置的第一区域和从所述第一区域延伸并突出的介电层突出部分107a。此时，形成的介电层的水平长度(或宽度)比形成在介电层107上的上电极109a的水平长度(或宽度)长。可以通过形成比上电极更为宽阔的介电层而使上电极与下电极很好地分开，从而有助于抑制漏电流的产生。如果介电层和上电极具有相同的宽度，则上电极和下电极之间的长度短，因此很可能通过沿上下电极的侧表面的电场产生漏电流。相反，如果如上所述介电层的宽度大于上电极的宽度，则能够防止这样的问题。下结构形成在基板101上。下结构可以包括焊盘、塞、导电层图案、介电层图案、栅结构、晶体管等。此外，基板101可以包括半导体基板或金属氧化物单晶基板。例如，基板 101可以包括硅基板、锗基板、SOI基板、GOI基板、氧化铝单晶基板、氧化钛单晶基板等。此外，绝缘结构(未示出)置于基板101和电容器之间。绝缘结构可以具有由氧化物层制成的单层结构。例如，可以利用硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、未掺杂硅酸盐玻璃(USG)、旋涂式玻璃(SOG)、可流动氧化物(FOX)、原硅酸四乙酯(TEOS)、等离子体增强(PE)-TEOS、高密度等离子体-化学气相沉积(HDP-CVD)氧化物等形成绝缘结构 (未示出)。另一方面，绝缘结构(未示出)可以具有形成在基板101上的多层结构，所述多层结构包括至少一层氧化物层、至少一层氮化物层和/或至少一层氧氮化物层。这里，可以使用氧化硅来形成氧化物层，可以使用氮化硅来形成氮化物层，可以使用氧氮化硅来形成氧氮化物层。参照图1A，MIM电容器区域300中的MIM电容器400的示例包括金属布线103a、 金属布线103a上的下电极105a、介电层107和上电极109a。金属布线103a可由与下互连金属层10 的材料相同的材料制成并按与下互连金属层10 的制造步骤相同的制造步骤形成。下电极10 可由与下互连覆盖层10 的材料相同的材料制成并按与下互连覆盖层 105b的制造步骤相同的制造步骤形成。金属布线103a可由铝(Al)、铜(Cu)，或者Al和Cu的组合组成。在一个总的方面， 金属布线103a可由AlCu组成。可通过使用金属、合金或者导电金属化合物来形成下电极 105a。例如，下电极10 可以是选自于由如、卩扒1^1顆、11111六11(0、01、！^、01或它们的合金组成的组中的至少一种，或者可以以单个方式或混合方式来使用这些材料中的每种。在一个总的方面，下电极10 可由TiN(顶)/Ti (底)层组成。可能需要Ti层来提高 TiN和AlCu之间的粘着。可形成介电层107来提高MIM电容器400的电容。在一个总的方面，介电层107 可由包括氮化硅(SiN)、氧化钽(Ta2O5)、氧化铪(HfO2)、氧化铝(Al2O3)等在内的任一种绝缘材料组成。在另一总的方面，介电层107可由诸如HfO2Al2O3层(反之亦然)的堆叠结构形成。在又一总的方面，介电层107可由高k HfO2Al2O3膜堆叠件的重复结构形成。此外，HfO2层在减少漏电流方面可为有效的。在一个总的方面，可使用原子层沉积(ALD)高kHfO2Al2O3膜堆叠件的重复结构来表现出4fF/ μ m2和12fF/ μ m2之间的电容密度。可使用金属、合金或导电金属化合物来形成上电极109a。例如，上电极109a可以是选自于由Ru、Pt、TaN, WN、TiN, TiAlN, Co、Cu、Hf、Cu或它们的合金组成的组中的至少一种，或者可以以单个方式或混合方式来使用这些材料中的每种。在一个总的方面，上电极 109a可由TiN层组成。下电极10 可由TiN(顶)/Ti(底)层组成。因此，上电极109a可包括与下电极10 的材料不同的材料。如上面提到的，下电极10 的Ti层可起到提高下电极和金属布线103a的AlCu层之间的粘着的粘合层的作用。然而，因为介电层107直接在下电极109a下方，所以上电极 109a不需要在TiN层之下使用Ti层。上电极109a和介电层107之间不需要Ti粘合层。此外，可在上电极109a的上表面上形成硬掩模111a，以获得形成在上电极109a的侧面的充足的高度的侧壁分隔件。仅上电极109a的高度可能太小而不能限定上电极109a 的侧面的侧壁分隔件。因此，会需要硬掩模Illa来使侧壁分隔件形成在硬掩模Illa和上电极109a的侧面。此外，硬掩模Illa减少了上电极109a的TiN层的蚀刻过程中聚合物的产生。如果用光致抗蚀剂图案代替硬掩模来作为掩模，则在上电极109a的侧壁上和介电层107的过蚀刻部分的上表面上产生大量的聚合物。由于产生的聚合物包含从上电极109a传输的金属性组分，所以产生的聚合物会表现得像电极。介电层107的过蚀刻部分比介电层107的照常生长的部分(as-grown portion)薄。因此，从金属性聚合物到介电层107的变薄的部分发生漏电流，从而使MIM电容器的可靠性劣化。然而，使用硬掩模Illa的蚀刻工艺可阻止在上电极109a的侧壁上产生聚合物，并防止发生上述问题。可按由氧化物层制成的单层结构来形成硬掩模111a。例如，硬掩模Illa可由诸如BPSG、PSG、USG、SOG、FOX、TEOS, PE-TEOS, HDP-CVD氧化物等氧化硅基材料组成，或者由诸如SiN和SiON的氮化硅基材料组成。硬掩模Illa可具有包括至少一个氧化物层、至少一个氮化物层和/或至少一个氮氧化物层的多层结构。在一个总的方面，可使用氧化硅来形成氧化物层，可使用氮化硅来形成氮化物层，可使用氮氧化硅来形成氮氧化物层。硬掩模 Illa的厚度可在大约IOOA至4000A的范围内。此外，可按由氧化物层制成的单层结构来形成分隔件121a。例如，分隔件121a可由诸如BPSG、PSG、USG、SOG、FOX、TEOS, PE-TEOS, HDP-CVD氧化物等氧化硅基材料组成，或者由诸如SiN和SiON的氮化硅基材料组成。分隔件121a的材料可以是氧化硅而不是氮化硅，这是因为氮化硅比氧化硅会更容易在上电极109a和下电极10 之间引起不期望的边
缘电容。缓冲绝缘层123可存在于互连区域200和MIM电容器区域300中。缓冲绝缘层 123可覆盖硬掩模Illa的上表面、分隔件121a的侧表面、下电极10 的暴露的表面。由于上电极109a被分隔件121a和硬掩模Illa围绕，所以缓冲绝缘层123不与上电极109a接触。缓冲绝缘层123可由含有氮原子的氧化硅层(即，氮氧化硅(SiON))组成。因此，在后续的金属图案化过程中，缓冲绝缘层123可执行被构造为增大光刻工艺的余量的抗反射层的作用。此外，缓冲绝缘层123可同时执行被构造为对通孔蚀刻对象进行缓冲的缓冲层的作用。此外，还可将缓冲绝缘层123用作被构造为蚀刻金属布线层103和第一金属层105(在图2A至图2E中示出)的硬掩模。为了蚀刻金属布线层103和第一金属层105，将光致抗蚀剂(PR)用作掩模。然而，I3R掩模不足以蚀刻金属布线层103和第一金属层105。 在一个总的方面，缓冲绝缘层123的厚度可以在IOOA至500 A的范围内。另一方面，可使用有机底部抗反射涂层(BARC)代替无机SiON来形成缓冲绝缘层123。此外，可在缓冲绝缘层123上方形成金属间绝缘层131。可在金属间绝缘层131上方形成第一焊盘139a和第二焊盘139b以及第一抗反射层141a和第二抗反射层141b。第一焊盘139a可通过第一塞137a电连接到下电极105a，第二焊盘139b可通过第二塞137b 电连接到上电极109a。第一塞137a和第二塞137b可包括钨(W)、铜等。在一个总的方面， 第一塞137a和第二塞137b可包括钨(W)。此外，可在基板101和金属布线103a之间插入前金属绝缘层(未示出)。图IB示出了图IA的介电层107的附近区域的示例的示意性放大剖视图。可将介电层107划分为三个区域。第一区域可以是蚀刻的介电区域107a，该区域的蚀刻厚度小于照常生长的介电区域107b的照常生长厚度。蚀刻的介电区域107a可以从照常生长的介电区域107b延伸。弯曲的(或阶梯状的)介电区域107c可以位于蚀刻的介电区域107a和照常生长的介电区域107b之间的相邻部分。蚀刻的介电区域107a的厚度可小于照常生长的介电区域107b的厚度，从而增大了电容。也就是说，由于蚀刻的介电区域107a的厚度减小，所以电容增大。因此，由于蚀刻的介电区域107a的存在而可以获得该效果。因为上电极109a和硬掩模11 Ia彼此不同，所以可以实现弯曲的介电区域107c。 可在MIM电容器400中形成分隔件121a来减小上电极109a和下电极10 之间的漏电流。 分隔件121a可覆盖硬掩模111a、上电极109a的侧表面以及介电层107的暴露的表面。在一个总的方面，介电层107的暴露的表面可包括蚀刻的介电区域107a的表面和弯曲的介电区域107c的表面。下电极10 的水平长度(或宽度)可大于上电极109a的水平长度(或宽度)。 通过形成介电层107，上电极109a可很好地与下电极10 分开，从而有助于抑制漏电流的产生。如果下电极10 和上电极109a具有相同的宽度，很可能通过沿它们的侧表面的电场产生漏电流。相反，如上所述，如果下电极10 的宽度大于上电极109a的宽度，则防止这样的问题是可能的。如上所述，使用分隔件121a和硬掩模111a，MIM电容器400可与外部环境分离并免于各种缺陷，从而获得良好的漏电流特性。将参照图2A至图2R来描述根据总的方面的制造MIM电容器的方法。图2A至图2R示出了制造MIM电容器的示例的剖视图。尽管未在附图中示出，但是首先可在基板101上形成下结构(未示出)，并将前金属介电层(未示出)沉积在下结构上。尽管未在附图中示出，但是下结构可包括焊盘、导电图案、布线、栅结构、晶体管等。然后，如图2A所示，可在前金属绝缘层(未示出)上顺序地沉积金属布线层103 和用于下电极的第一金属层105。可根据布线工艺所需的Rs (电阻)值来改变金属布线层 103的厚度。金属布线层103可包含铝(Al)、铜等。在一个总的方面，金属布线层103包括 AlCu。
第一金属层105可包括金属、合金或导电金属化合物。例如，第一金属层105可以是选自于由Ti、TaN, WN, TiN, TiAlN或任一种它们的组合组成的组的至少一种。在一个总的方面，第一金属层105包括TiN (顶)/Ti (底)层。然后，可以在第一金属层105上沉积介电层107。可使用原子层沉积(ALD)工艺、 溅射工艺、脉冲激光沉积工艺、电子束沉积工艺或者化学气相沉积工艺来形成介电层107。 在一个总的方面，使用ALD来形成高k HfO2Al2O3膜堆叠件的重复结构。如果具有高介电常数值的绝缘材料留在第一金属层105上的通孔区域中，则在形成通孔的蚀刻工艺中会出现问题，这还将在后面进行描述。然而，对于氮化硅(SiN)来说就不会出现问题，这是由于当形成通孔时，即使当其继续留在第一金属层105的侧面上时，氮化硅也易于被蚀刻。可减小SiN的厚度来增大电容器的电容。如果SiN的厚度减小，则会引起漏电流。 因此，如果厚度相同，则优选地使用具有高介电常数值的材料。另一方面，在形成介电层107 之后，可以对介电层107额外地执行热处理工艺、臭氧处理工艺、氧处理工艺、等离子体退火工艺等，以提高介电层107的电学特性。介电层107可包括第一区域和第二区域。第一区域可以是蚀刻的区域，在该区域中厚度的一部分在后续工艺中被蚀刻。第二区域可以是照常生长的区域，该区域被用作MIM 电容器的介电体同时是非蚀刻区域。接下来，可在介电层107上沉积将被用作上电极的第二金属层109。可使用金属、 合金或者导电金属化合物来形成第二金属层109。例如，第二金属层109可以是选自于由 W、Al、Cu、Ti、TaN、WN、TiN, TiAlN或任一种它们的组合组成的组的至少一种。在一个总的方面，第二金属层109包括TiN。然后，可在第二金属层109上沉积硬掩模绝缘体111，以获得将要形成在上电极侧面的充足高度的侧壁分隔件。将被形成的上电极的高度可能太小而不能限定上电极侧面的侧壁分隔件。因此，需要硬掩模绝缘体111来使侧壁分隔件形成在硬掩模和将被形成的上电极的侧面。可以以大约100A至4000A的范围内的沉积厚度来沉积硬掩模绝缘体111。可以利用化学气相沉积(CVD)工艺、低压化学气相沉积(LPCVD)工艺、等离子体增强化学气相沉积(PECVD)工艺或高密度等离子体化学气相沉积(HDP-CVD)工艺来形成硬掩模绝缘体111。硬掩模绝缘体111可以具有由氧化物层制成的单层结构。例如，硬掩模绝缘体111可以使用诸如BPSG、PSG、USG、SOG、FOX、TEOS, PE-TE0S、HDP-CVD氧化物等氧化硅基材料，或者可以使用诸如SiN和SiON的氮化硅基材料。此外，硬掩模绝缘体111可以具有包括至少一层氧化物层、至少一层氮化物层和/或至少一层氧氮化物层的多层结构。这里，可以使用氧化硅来形成氧化物层，可以使用氮化硅来形成氮化物层，可以使用氧氮化硅来形成氧氮化物层。接下来，如图2B和图2C所示，可在硬掩模绝缘体111上涂覆光致抗蚀剂(PR)层 113然后将涂覆的光致抗蚀剂层113图案化来形成用作第一 I3R掩模113a的第一光致抗蚀剂层图案113a。然后，如图2D所示，可使用同一掩模来蚀刻硬掩模绝缘体111和第二金属层109， 得到硬掩模Illa和上电极109a，可以将硬掩模Illa和上电极109a图案化，使得它们具有相同的形状。可在介电层107停止蚀刻，以不将第一金属层105暴露到外面。当蚀刻硬掩模绝缘层体111和第二金属层109时如果第一金属层105被暴露，则产生金属聚合物，从而引起漏电流。由于可执行过蚀刻来蚀刻第二金属层109，所以可以对蚀刻的介电区域107a的一部分进行蚀刻，使得蚀刻的介电区域107a中的介电层107的厚度可形成为至少比照常生长的介电区域107b中的介电层107的厚度小。介电层107的被蚀刻后的剩余的介电区域107a 的厚度为50A至ΙΟΟΑ。在此，蚀刻的介电区域107a中余下的介电层107的厚度可以在大约 IOOA至4000A的范围内。此外，可以控制蚀刻的介电区域107a中余下的介电层107的厚度以提高工艺余量。当使用第一光致抗蚀剂层图案113a作为掩模层来执行蚀刻工艺时，可在蚀刻硬掩模绝缘体111过程中使用CF4/CHxFy/02/N2/Ar等气体，可在蚀刻用于MIM电容器的上电极的第二金属层109过程中使用C12/BC13，并且将N2、Ar等用作蚀刻轮廓控制的添加气体。在蚀刻后，可以通过灰化工艺来剥离第一光致抗蚀层图案113a。接下来，如图2E所示，可将分隔件绝缘体121沉积为绝缘膜，使得其覆盖硬掩模 Illa的上表面和侧表面、上电极109a的侧表面以及介电层107的暴露的表面。分隔件绝缘体121可具有大约IOOA至4000A的范围内的沉积厚度。分隔件绝缘体121可使用与硬掩模绝缘体111的沉积材料相同的材料，这给分隔件绝缘体121和硬掩模绝缘体111之间遗留下粘着问题。可以利用化学气相沉积(CVD)工艺、低压化学气相沉积(LPCVD)工艺、等离子体增强化学气相沉积(PECVD)工艺或高密度等离子体化学气相沉积(HDP-CVD)工艺来形成分隔件绝缘体121。分隔件绝缘体121可以具有由氧化物层制成的单层结构。例如，分隔件绝缘体121可以使用诸如BPSG、PSG、USG、SOG、FOX、TEOS, PE-TEOS、HDP-CVD氧化物等氧化硅基材料，或者可以使用诸如SiN和SiON的氮化硅基材料。此外，分隔件绝缘体121可以具有包括至少一层氧化物层、至少一层氮化物层和/或至少一层氧氮化物层的多层结构。这里，可以使用氧化硅来形成氧化物层，可以使用氮化硅来形成氮化物层，可以使用氧氮化硅来形成氧氮化物层。然后，如图2F所示，可对介电层107和分隔件绝缘体121的暴露的部分回蚀刻直到第一金属层105被暴露。此外，可在硬掩模Illa和上电极109a两者的侧表面、蚀刻的介电区域107a的表面以及弯曲的介电区域107c的表面上形成分隔件121a。使用过蚀刻工艺，可将留在通孔区域的介电层107完全去除。如果蚀刻的介电区域107a没有被完全去除， 则蚀刻的介电区域107a的剩余部分会在用于形成通孔的后续蚀刻工艺中起到蚀刻停止件的作用，从而阻碍通孔的形成。结果，通过形成分隔件121a的工艺，可将介电层107的水平长度(或宽度)形成为大于形成在介电层107上的上电极109a的水平长度(或宽度)。通过形成比上电极109a 更宽的介电层107，可很好地将上电极109a与下电极10 分开，从而有助于抑制漏电流的产生。另一方面，硬掩模Illa会在蚀刻分隔件绝缘体121的工艺中稍微损失。这可能是由于硬掩模Illa的材料与分隔件绝缘体121的材料相同引起的。第一金属层105的暴露的上部分会在蚀刻分隔件绝缘体121的工艺中稍微损失。这可能是由于对第一金属层105 的过蚀刻以确保仅保留分隔件绝缘体121的侧表面引起的。当按照这种方式完成形成分隔件121a的工艺时，MIM电容器400可完全地与外部环境隔离开。结果，分隔件121a可执行保护上电极109a和硬掩模Illa的侧表面的作用。 蚀刻的介电区域107a可存在于分隔件121a之下，用于下电极10 的第一金属层105可存在于蚀刻的介电区域107a之下。在一个总的方面，存在于分隔件121a之下的蚀刻的介电区域107a的厚度可小于照常生长的介电区域107b的厚度。上电极109a、弯曲的介电区域 107c和硬掩模Illa可与分隔件121a的侧表面接触。然后，如图2G所示，可将具有诸如SiON的氮化硅基材料的缓冲绝缘层123沉积为抗反射层，使得缓冲绝缘层123覆盖硬掩模Illa的上表面、分隔件121a的侧表面、蚀刻的介电区域107a的侧表面以及第一金属层105的暴露的表面。缓冲绝缘层123的蚀刻速率与用在分隔件绝缘体121或硬掩模Illa中的材料的蚀刻速率不同。当形成通孔时，缓冲绝缘层123可在缓冲绝缘体上诱导第一次蚀刻停止。在一个总的方面，可通过使用SiON形成缓冲绝缘层123。SiON可执行抗反射层的作用，以在后续的金属图案化过程中增大光刻工艺的余量。此外，缓冲绝缘层123可同时执行用于对通孔蚀刻对象进行缓冲的缓冲层的作用。在一个总的方面，可将缓冲绝缘层123 的厚度沉积在大约50 A至1000A的范围内。由于可在基板101的整个表面上沉积缓冲绝缘层123，所以缓冲绝缘层123可与用于被暴露到外部的下电极10 的第一金属层105直接接触。然而，由于上电极109a的侧表面和上表面可分别被分隔件121a和硬掩模Illa围绕，所以缓冲绝缘层123不与上电极 109a接触。分隔件的下表面接触蚀刻的介电区域。分隔件的侧表面接触硬掩模和上电极。 分隔件的弯曲的表面分别接触缓冲绝缘层和弯曲的介电区域。此外，可使用SiH4/N20气体在350°C至420°C的温度范围内沉积用于缓冲绝缘层 123的SiON。考虑到光刻工艺的余量，可将η (折射率)的值改变为1. 88-22，可将k(消光系数)的值改变为0. 30-0. 45。可通过控制SiH4/N20的气体比例来改变η值和k值。η值和k值可随着SiH4Z^2O的气体比例减小而增大，从而起到增大N2O的份额的作用。此外，如果反射率高，则邻近光致抗蚀剂(PR)层会由于漫反射而消散，从而引发难以控制光显影检验(DI)临界尺寸(CD)的困难。可将有机BARC代替SiON用于缓冲绝缘层 123。此外，当通孔过蚀刻对象小于大约5000A时，可按大约50A至400A范围内相对低的厚度来沉积SiON，以确保光刻工艺的余量并将SiON用作用于精细图案化的抗反射层。然而，当通孔过蚀刻对象大于大约5000A时，可按大约400A至1000A范围内的厚度来沉积SiON。此外，当蚀刻以形成通孔时，通过使用诸如C4F8、C5F8, C4F6等具有高C/F 比值的化学特性的气体来提高氧化层对SiON的蚀刻选择性。SiON执行用于精细图案化的抗反射层的功能并且同时执行对通孔蚀刻对象进行缓冲的缓冲层的作用。此外，还可将缓冲绝缘层123用作用于蚀刻金属布线层103和第一金属层105的硬掩模层。然而，仅冊掩模不能足以蚀刻金属布线层103和第一金属层105。在此，缓冲绝缘层123的厚度可以在大约IOOA至500A的范围内。接下来，如图2H和图21所示，可以在缓冲绝缘层123上涂覆第二光致抗蚀剂层 125，通过使用第二掩模130的光刻工艺对第二光致抗蚀剂层125进行曝光和显影，然后将其图案化来形成第二 I3R掩模12fe。然后，如图2J所示，可使用第二 ra掩模12 来蚀刻缓冲绝缘层123。此外，可通过以单独或混合的方式使用CHF3、CF4和CH2F2气体来蚀刻缓冲绝缘层123。可以添加诸如 N2, 02、Ar等气体来控制蚀刻速率或横截面轮廓。接下来，可在金属蚀刻设备上放置基板101。然后，利用第二 ra掩模12 和缓冲绝缘层123来顺序地蚀刻第一金属层105和金属布线层103，以形成金属布线103a和下互连金属层103b、下电极10 及下互连覆盖层105b，从而完成形成MIM电容器400的工艺。 此外，当蚀刻第一金属层105和金属布线层103时，可以以单独的方式使用Cl2或BCl3,并且可以使用诸如队、(2!14、014、(冊3^1~等气体来实现横截面轮廓。随后，如图I所示，利用氧气(O2)等离子体来去除第二光致抗蚀剂层图案12fe。接下来，如图2L所示，为了填充金属布线103a和下互连金属层10 之间的区域， 可以沉积金属间绝缘层131。可以执行化学机械平坦化(CMP)工艺来使金属间绝缘层131 平坦化。随后，如图2M所示，利用掩模(未示出)通过光刻工艺对第三光致抗蚀剂层(未示出)进行曝光和显影，然后将第三光致抗蚀剂层图案化，从而形成第三光致抗蚀剂层图案 133。接下来，如图2N所示，可同时形成通孔135a、13 和135c来分别连接上电极109a 和下电极10fe。通过蚀刻层间绝缘层131和缓冲绝缘层123来形成第一开口 135a，通过蚀刻层间绝缘层131、缓冲绝缘层123和硬掩模Illa来形成第二开口 13恥。如果具有高介电常数的蚀刻的介电区域107a在形成用来形成下电极10 的通孔时保留下来，则蚀刻的介电区域107a会起到蚀刻阻挡件的作用，导致开口失效。然而，由于蚀刻的介电区域107a之前被完全去除(例如，在图2F中)，所以可以防止开口失效。随后，如图20所示，在层间绝缘层131上沉积用于填充第一开口 13 和第二开口 135b的第三金属层137。此时，可以利用溅射工艺、化学气相沉积工艺、原子层沉积(ALD) 工艺、电子束沉积工艺、脉冲激光沉积(PLD)工艺等来形成第三金属层137。此外，可以使用钨(W)、铝(Al)、钛、钽、铜、氮化钨、氮化铝、氮化钛、氮化钛铝、氮化钽等来形成第三金属层 137。在该实施例中，利用钨(W)来形成第三金属层137。接下来，如图2P所示，通过化学机械抛光工艺使第三金属层137平坦化，从而在第一开口 13 内形成第一塞137a并且在第二开口 135b内形成第二塞137b。此时，第一塞 137a连接到下电极105a，第二塞137b连接到上电极109a。随后，如图2Q所示，在包括第一塞137a和第二塞137b的层间绝缘层131上顺序地沉积第四金属层139和抗反射层141，然后在抗反射层141上涂覆第四光致抗蚀剂层(未示出)。接下来，虽然没有在附图中示出，但是利用掩模(未示出)通过光刻工艺对第四光致抗蚀剂层(未示出)进行曝光和显影，并将第四光致抗蚀剂层图案化，从而形成第四光致抗蚀剂层图案143。随后，如图2R所示，利用第四光致抗蚀剂层图案143顺序地蚀刻抗反射层141和第四金属层139，以形成通过第一塞137a连接到下电极10 的第一焊盘139a 和第一抗反射层图案141a并且形成通过第二塞137b连接到上电极109a的第二焊盘139b 和第二抗反射层图案141b，从而完成布线形成工艺。金属塞137a连接到下电极105a、金属塞137b连接到上电极109a、金属塞137c连接到下互连覆盖层10恥。在一个总的方面，可将钨(W)用于金属塞。可将第一焊盘139a形成在金属塞137a上方，可将第二焊盘139b形成在金属塞137b上方，并可将上互连金属层139c形成在金属塞137c上方，从而完成布线形成工艺。如上所述，MIM电容器可与外部环境隔离并免于各种缺陷，从而确保良好的漏电流特性。此外，在蚀刻过程中，沉积在金属层上部分上的SiON可对蚀刻对象进行缓冲，从而防止MIM电容器的击穿电压特性劣化。此外，下电极的水平长度(或宽度)可大于上电极的水平长度(或宽度)。通过使介电层的水平长度形成得比上电极长，上电极可很好地与下电极分开，从而有助于抑制漏电流的产生。由于实现了制造根据前面提及的总的方面的MIM电容器的方法，所以根据击穿电压、缺陷密度等而具有优异的可靠性是可能的。包括诸如“第一”、“第二”等在内的术语可以被用来描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用来将一个元件与另一元件区别开来。例如，在不脱离权利要求的范围的情况下，第一元件可被称为第二元件，相似地，第二元件可被称为第一元件。应该注意的是，这里使用的术语为了描述总的方面，而不意图进行限制。还要提及的是，除非另外明确地使用，否则单数的表述也包括复数含义。在本申请中，术语“包含”、 “包括”等，意图表达存在所述特征、数字、步骤、操作、元件、部件或它们的组合，但不意图排除存在或附加另一特征、数字、步骤、操作、元件、部件或它们的组合。除非另有定义，否则这里使用的术语(包括技术术语或科学术语)具有与本领域普通技术人员所通常理解的意思相同的意思。在这里使用的术语不仅应基于任何字典中的定义被解释，还应基于在本领域中使用的意思而被解释。此外，除非有明确定义，否则不应过于理想或者正式地解释在这里使用的术语。上面已经描述了一些示例。然而，将理解的是，可以进行各种修改。例如，如果所述技术以不同的顺序执行，和/或如果所描述的系统、体系、装置或电路中的组件按照不同的方式组合和/或被其他组件或它们的等同物代替或补充，则可以获得合适的结果。因此， 其他实施方式在权利要求的范围内。
权利要求
1.一种半导体装置，所述半导体装置包括 下电极，形成在基板上；介电层，包括形成在下电极上的蚀刻的介电区域和照常生长的介电区域； 上电极，形成在照常生长的介电区域上； 硬掩模，形成在上电极上；分隔件，形成在硬掩模的侧表面和上电极的侧表面处以及蚀刻的介电区域上方； 缓冲绝缘层，形成在硬掩模和分隔件上。
2.如权利要求1所述的半导体装置，其中，所述介电层包括原子层沉积高介电常数 HfO2Al2O3膜堆叠件。
3.如权利要求1所述的半导体装置，其中，使用同一掩模将硬掩模和上电极图案化，以使硬掩模和上电极具有相同的形状。
4.如权利要求1所述的半导体装置，其中，所述分隔件将硬掩模的侧表面与上电极的侧表面隔离。
5.如权利要求1所述的半导体装置，其中，所述照常生长的介电区域将下电极与上电极分开。
6.如权利要求1所述的半导体装置，其中，所述下电极的长度大于上电极的长度。
7.如权利要求6所述的半导体装置，其中 下电极包括TiN/Ti ；上电极包括TiN。
8.如权利要求1所述的半导体装置，其中，蚀刻的介电区域从照常生长的区域延伸并大约在分隔件的端部终止，分隔件的所述端部形成在分隔件的一侧，所述一侧与分隔件的与硬掩模的侧表面和上电极的侧表面接触的一侧相对；蚀刻的介电区域的厚度小于照常生长的介电区域的厚度。
9.如权利要求8所述的半导体装置，其中，分隔件的所述端部被缓冲绝缘层和蚀刻的介电区域限定。
10.如权利要求1所述的半导体装置，所述半导体装置还包括形成在照常生长的介电区域和蚀刻的介电区域之间的弯曲的介电区域。
11.如权利要求10所述的半导体装置，其中，所述分隔件形成在弯曲的介电区域上方。
12.如权利要求10所述的半导体装置，其中蚀刻的介电区域从弯曲的介电区域延伸并大约在分隔件的端部终止，分隔件的所述端部形成分隔件的一侧，所述一侧与分隔件的与硬掩模的侧表面和上电极的侧表面接触的一侧的相对；弯曲的介电区域被构造为连接蚀刻的介电区域和照常生长的介电区域； 蚀刻的介电区域的厚度小于照常生长的介电区域的厚度和弯曲的介电区域的厚度。
13.如权利要求1所述的半导体装置，其中，所述缓冲绝缘层包括SiON。
14.一种制造半导体装置的方法，所述方法包括以下步骤 在基板上形成第一金属层；在第一金属层上顺序地层压介电层、第二金属层、硬掩模绝缘体；选择性地蚀刻硬掩模绝缘体、第二金属层和介电层，以形成硬掩模、上电极及具有蚀刻的介电区域和照常生长的介电区域的介电层；在硬掩模的上表面和侧表面、上电极的侧表面以及介电层图案的蚀刻的介电区域上形成分隔件绝缘体；蚀刻分隔件绝缘体，以在硬掩模的侧表面、上电极的侧表面以及介电层的蚀刻的介电区域处形成分隔件；在分隔件、硬掩模和第一金属层上形成缓冲绝缘层； 将缓冲绝缘层和第一金属层图案化，以形成下电极。
15.如权利要求14所述的制造半导体装置的方法，其中，选择性地蚀刻硬掩模绝缘体、 第二金属层和介电层的步骤包括蚀刻第二金属层下方的蚀刻的介电区域的一部分。
16.如权利要求15所述的制造半导体装置的方法，其中，蚀刻所述一部分包括在照常生长的介电区域和蚀刻的介电区域之间形成弯曲的介电区域。
17.如权利要求16所述的制造半导体装置的方法，其中 分隔件的下表面接触蚀刻的介电区域；分隔件的侧表面接触硬掩模和上电极；分隔件的弯曲的表面分别接触缓冲绝缘层和弯曲的介电区域。
18.如权利要求14所述的制造半导体装置的方法，其中 分隔件的下表面接触蚀刻的介电区域；分隔件的侧表面接触硬掩模和上电极。
19.如权利要求18所述的制造半导体装置的方法，其中，蚀刻的介电区域的厚度小于照常生长的介电区域的厚度。
20.如权利要求14所述的制造半导体装置的方法，其中，所述缓冲绝缘层包括SiON。
21.一种金属-绝缘体-金属电容器，所述金属-绝缘体-金属电容器包括 下电极，形成在基板上；介电层，形成在下电极上，具有厚度不同的第一区域和第二区域； 上电极，形成在介电层的第二区域上； 硬掩模，形成在上电极上；分隔件，形成在硬掩模的侧表面、上电极的侧表面和介电层的侧表面处。
22.如权利要求21所述的金属-绝缘体-金属电容器，其中，介电层的位于分隔件下部的第一区域的厚度小于介电层的位于上电极下方的第二区域的厚度。
23.如权利要求21所述的金属-绝缘体-金属电容器，其中，缓冲绝缘层形成在硬掩模的上表面、上电极的上表面和介电层的上表面上。
24.如权利要求21所述的金属-绝缘体-金属电容器，其中，分隔件的下表面与介电层的第一区域接触，分隔件的侧表面与上电极和介电层的第二区域接触。
25.一种金属-绝缘体-金属电容器，所述金属-绝缘体-金属电容器包括 下电极和上电极，形成在基板上；介电层，形成在下电极和上电极之间并且具有高介电常数； 第一保护层，围绕上电极的侧表面和上表面； 第二保护层，围绕介电层的侧表面和第一保护层的侧表面，其中，介电层的宽度大于上电极的宽度，第一保护层和第二保护层由蚀刻速率不同的材料制成。
26.如权利要求25所述的金属-绝缘体-金属电容器，其中，介电层包括由Al203、Hf02 和HfO2Al2O3的层状结构与重复的HfO2Al2O3层的层压结构组成的绝缘材料组中的任意一种。
27.一种制造金属-绝缘体-金属电容器的方法，所述方法包括以下步骤 在基板上形成下电极；在下电极上形成具有厚度不同的第一区域和第二区域的介电层；在介电层的第二区域上形成上电极和硬掩模；在硬掩模的侧表面、上电极的侧表面和介电层的侧表面形成分隔件。
28.如权利要求27所述的方法，其中，所述形成上电极和硬掩模的步骤包括 在介电层上顺序地形成金属层和绝缘层；在绝缘层上形成光致抗蚀剂层图案；利用光致抗蚀剂层图案作为掩模层将绝缘层和金属层图案化，以形成硬掩模和上电极。
29.如权利要求观所述的方法，其中，在所述将绝缘层和金属层图案化的步骤中，一起蚀刻介电层的位于金属层下方的第一区域的部分厚度。
30.如权利要求四所述的方法，其中，介电层的被蚀刻后的剩余的第一区域的厚度为 50A 至 100A。
31.如权利要求四所述的方法，其中，所述形成分隔件的步骤包括在介电层的第一区域、硬掩模和上电极的侧表面以及介电层的第二区域的暴露表面上形成分隔件绝缘体；蚀刻分隔件绝缘体的整个表面，以在硬掩模的侧表面、上电极的侧表面和介电层的侧表面处形成分隔件。
32.如权利要求31所述的方法，其中，在所述蚀刻分隔件绝缘体的整个表面的步骤中， 一起去除介电层的除了分隔件之外的区域中的第一区域。
33.如权利要求31所述的方法，其中，分隔件的下表面与介电层的第一区域接触，分隔件的侧表面与硬掩模、上电极和介电层的第二区域接触。
34.如权利要求33所述的方法，其中，介电层的第一区域的与分隔件的下表面接触的厚度小于介电层的与上电极下方接触的第二区域的厚度。
35.如权利要求27所述的方法，其中，所述形成下电极的步骤包括 在基板上形成用于形成下电极的金属层；在金属层上顺序地形成介电层、上电极和硬掩模； 在介电层的侧表面、上电极的侧表面和硬掩模的侧表面处形成分隔件； 在金属层、分隔件和硬掩模上形成缓冲绝缘层； 选择性地将缓冲绝缘层和金属层图案化，以形成下电极。
36.如权利要求27所述的方法，其中，介电层包括由SiN、Si02、A1203、HfO2,Ta2O5和 HfO2Al2O3的层状结构与重复的HfO2Al2O3层的层压结构组成的绝缘材料组中的任意一种。
全文摘要
本发明提供了一种半导体装置和一种制造该半导体装置的方法。该半导体装置包括下电极，形成在基板上；介电层，包括形成在下电极上的蚀刻的介电区域和照常生长的介电区域；上电极，形成在照常生长的介电区域上；硬掩模，形成在上电极上；分隔件，形成在硬掩模和上电极的侧表面处以及蚀刻的介电区域上方；缓冲绝缘层，形成在硬掩模和分隔件上。
文档编号H01L21/02GK102339869SQ201110193949
公开日2012年2月1日 申请日期2011年7月5日 优先权日2010年7月16日
发明者具尚根, 姜永守, 赵振衍 申请人:美格纳半导体有限公司