专利名称：高压元件及其制造方法
技术领域：
本发明涉及一种高压元件及其制造方法，特别是指一种增强崩溃防护电压的高压元件及其制造方法。
背景技术：
图I显示现有技术的横向双扩散金属氧化物半导体(lateral double diffusedmetal oxide semiconductor, LDMOS)兀件剖视图。如图I所不，P型基板11中具有多个绝缘区12,以定义元件区100,绝缘区12例如为浅沟槽绝缘(shallow trench isolation,STI)结构或如图所不的区域氧化(local oxidation of silicon,L0C0S)结构；P型基板11还包含N型埋层14。LDMOS元件形成于元件区100中，除N型埋层14外，还包含栅极13、漏极15、源极16、P型井区17、以及N型井区18。其中，N型埋层14、漏极15、源极16、以及 N型井区18由微影技术或以部分或全部的栅极13、绝缘区12为屏蔽，以定义各区域，并分别以离子植入技术，将N型杂质，以加速离子的形式，植入定义的区域内所形成；而？型井区17则是由微影技术，定义该区域，并以离子植入技术，将P型杂质，以加速离子的形式，植入定义的区域内所形成。其中，漏极15与源极16分别位于栅极13两侧下方。而且LDMOS元件中，栅极13有一部分位于场氧化区22上。图2显示现有技术的双扩散漏极金属氧化物半导体(double diffused drainmetal oxide semiconductor, DDDM0S)兀件剖视图。与前述 LDMOS 兀件不同的是，DDDMOS元件的栅极13a并非有一部分位于场氧化区22上，而是完全位于P型基板11表面上。LDMOS与DDDMOS元件为高压元件，亦即其是设计供应用于较高的操作电压，但当高压元件需要与一般较低操作电压的元件整合于同一基板上时，为配合较低操作电压的元件制程，需要以相同的离子植入参数来制作高压元件和低压元件，使得高压元件的离子植入参数受到限制，因而降低了高压元件崩溃防护电压，限制了元件的应用范围。若不牺牲高压元件崩溃防护电压，则必须增加制程步骤，另行以不同离子植入参数的步骤来制作高压元件，但如此一来将提高制造成本，才能达到所欲的崩溃防护电压。有鉴于此，本发明即针对上述现有技术的不足，提出一种高压元件及其制造方法，在不增加制程步骤的情况下，提高元件操作的崩溃防护电压，增加元件的应用范围，并可整合于低压元件的制程。
发明内容
本发明的目的在于克服现有技术的不足与缺陷，提出一种高压元件及其制造方法。为达上述目的,本发明提供一种高压兀件，形成于一第一导电型基板中，该第一导电型基板具有一基板上表面，该高压兀件包含一第二导电型埋层，形成于该第一导电型基板中；一第一导电型井区，形成于该基板上表面下方，且由剖视图视之，该第一导电型井区介于该基板上表面与该第二导电型埋层之间；以及一第二导电型井区，形成于该基板上表面下方，且该第二导电型井区与该第一导电型井区在水平方向上位于不同位置并相邻接，其中，该第二导电型井区包括一井区下表面，且该井区下表面具有第一部分与第二部分，该第一部分位于该第二导电型埋层上方，并与该第二导电型埋层电性耦接，且该第二部分不在该第二导电型埋层上方，并与该第一导电型基板形成PN接面。就另一观点，本发明也提供了一种高压元件制造方法，包含提供一第一导电型基板，其具有一基板上表面；形成一第二导电型埋层于该第一导电型基板中；形成一第一导电型井区于该基板上表面下方，且由剖视图视之，该第一导电型井区介于该基板上表面与该第二导电型埋层之间；以及形成一第二导电型井区于该基板上表面下方，且该第二导电型井区与该第一导电型井区在水平方向上位于不同位置并相邻接，其中，该第二导电型井区包括一井区下表面，且该井区下表面具有第一部分与第二部分，该第一部分位于该第二导电型埋层上方，并与该第二导电型埋层电性耦接，且该第二部分不在该第二导电型埋层上方，并与该第一导电型基板形成PN接面。其中一种较佳的实施例中，该第二导电型井区宜于该高压元件操作于一不导通状 态时，大致空乏。另一种较佳实施例中，该高压元件宜更包含一第二导电型漂移区，位于该第二导电型井区中，且在水平方向上定义于该第一导电型井区与一漏极之间，其中当该高压元件操作于一不导通状态时，该第二导电型漂移区完全空乏。又一种较佳实施例中，该高压元件为一横向双扩散金属氧化物半导体(lateraldouble diffused metal oxide semiconductor, LDMOS)兀件或双扩散漏极金属氧化物半导体(double diffused drain metal oxide semiconductor, DDDM0S)兀件。再又一种较佳实施例中，该第一导电型基板宜包括一第一导电型裸基板、一第一导电型埋层、或一第一导电型磊晶层；其中该第一导电型埋层由离子植入制程步骤植入第一导电型杂质所形成，且该第一导电型磊晶层由磊晶技术所形成。下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
图I显示现有技术的LDMOS元件剖视图；图2显示现有技术的DDDMOS元件剖视图；图3显示本发明的第一个实施例；图4显示本发明的第二个实施例；图5A与图5B显示现有技术与本发明第一个实施例中LDMOS元件不导通(OFF)状态时的电场模拟图的比较；图6A-6D举例说明利用本发明的高压元件的制造方法。图中符号说明11 基板12 绝缘区13，13a 栅极14 N型埋层
14a光阻15漏极16源极17P型井区18N型井区18a第一部分18b第二部分18c漂移区
22场氧化区100元件区
具体实施例方式本发明中的图式均属示意，主要意在表示制程步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。请参阅图3，显示本发明的第一个实施例，本实施例显示本发明应用于LDMOS元件的剖视示意图。于基板11中，形成绝缘区12以定义元件区100，其中基板11例如为P型但不限于为P型(在其它实施型态中亦可以为N型)；绝缘区12例如为STI结构或如图所示的区域氧化LOCOS结构，并且，基板11中，包含导电型与基板11不相同的N型(在其它实施型态中亦可以为P型)埋层14。此外，如图3所示，于基板11中，形成P型(在其它实施型态中亦可以为N型)井区17与N型(在其它实施型态中亦可以为P型)井区18。其中，P型井区17介于基板11上表面与N型埋层14之间；N型井区18形成于基板11上表面下方，且N型井区与P型井区在水平方向上位于不同位置并相邻接。于基板11表面，元件区100中，以氧化技术于该基板11表面上形成场氧化区22，其例如为STI结构或区域氧化LOCOS结构；并且，场氧化区22可利用但不限于与绝缘区12相同制程步骤形成。接着于元件区100中，形成栅极13、漏极15、与源极16 ;其中，漏极15与源极16例如为N型但不限于为N型(在其它实施型态中亦可以为P型)，分别位于元件区100中的栅极13两侧，且由俯视图(未示出)视之，漏极15与源极16由栅极13与场氧化区22隔开。与现有技术不同的是，在本实施例中，N型井区18的下表面具有第一部分18a与第二部分18b，由椭圆形虚线所示意，其中第一部分18a位于N型埋层14上方，并与N型埋层电性耦接，且第二部分18b不在N型埋层14上方，并与P型基板11形成PN接面。此种安排方式的优点包括在元件规格上，可提高高压元件的崩溃防护电压，其原因将详述于后；在制程上，可以但不限于利用形成N型埋层14的制程与光罩，于离子植入制程步骤时，将第二部分18b下方以光阻或其它屏蔽遮住，阻挡加速离子植入第二部分18b下方，而不需要另外新增光罩或制程步骤，故可降低制造成本。图4显示本发明的第二个实施例。与第一个实施例不同的是，本实施例应用本发明于DDDMOS元件而非LDMOS元件。DDDMOS元件的栅极13a并非有一部分位于场氧化区22上，而是完全位于P型基板11表面上。图5A与图5B显示现有技术与本发明第一个实施例中LDMOS元件不导通(OFF)状态时的电场模拟图的比较。并进而说明如何利用本发明增强高压元件的崩溃防护电压。请参阅电场模拟5A，显示现有技术的LDMOS元件不导通状态时的电场模拟图。以N型LDMOS元件为例，操作于不导通状态时，栅极13电压例如为零电位，而P型井区17与N型埋层14间、P型井区17与N型井区18间、以及N型井区18与P型基板11间的PN接面皆为逆向偏压，因而存在宽度不同的空乏区，如图5A中的电场线所示意，而无电场线分布的区域，则代表其为零电位。请继续参阅图5B，显示本发明第一个实施例中LDMOS元件不导通(OFF)状态时的电场模拟图。与图5A所示的现有技术不同的是，由于N型井区18下表面具有第一部分18a与N型埋层14耦接，以及第二部分18b与P型基板11耦接，此第二部分18b与P型基板11间，于LDMOS元件不导通时，形成逆向偏压状态的PN接面。由图中电场线的分布状况可以推知，N型井区18大致上因三个PN接面(P型井区17与N型井区18间、以及N型井区18的侧表面和下表面中的第二部分18b与P型基板11间)的逆向偏压状态而完全空乏。比较图5A与5B，可以看出利用本发明的图5B相较于现有技术图5A，于高压元件不导通时，其N型井区18大致上完全空乏。因此，其可承受的操作电压较高，也就是其崩溃 防护电压较高。这举例说明了本发明可提高高压元件的崩溃防护电压的优点。其中，图5B中，矩形虚线标示出N型漂移区18c，其位于N型井区18中，可以但不限于由形成N型井区18相同的制程步骤完成，且在水平方向上定义于P井区17与漏极15之间，其中当高压元件操作于不导通状态时，N型漂移区18c完全空乏，以加强高压元件的崩溃防护电压。需说明的是，N型漂移区18c为高压元件于导通(ON)状态时电流所经过的区域，且紧接漏极15所耦接的高电压的操作电压，因此，是最容易发生崩溃的区域。图6A-6D举例说明利用本发明的高压元件的制造方法。如图6A所示，首先提供例如但不限于P型基板11 (在其它实施型态中亦可以为N型)，其具有基板上表面；接着于P型基板11中，如图所示利用光阻14a或其它屏蔽遮住，阻挡如虚线箭头所示意的N型杂质加速离子植入P型基板11中，以形成N型埋层14。接下来，如图6B所示，分别利用光阻或其它屏蔽定义P型井区17与N型井区18，并分别以P型与N型杂质的加速离子，形成P型井区17与N型井区18。其中，由剖视6B视之，P型井区17介于基板11上表面与N型埋层14之间，且N型井区18于基板11上表面下方，且N型井区18与P型井区17在水平方向上位于不同位置并相邻接。再接下来，如图6C所示，于基板11中，形成绝缘区12以定义元件区100，并例如但不限于利用同样的制程步骤，形成场氧化区22。其中，N井区18包括井区下表面，且该井区下表面具有第一部分18a与第二部分18b，第一部分18a位于N型埋层14上方，并与N型埋层14电性耦接，且第二部分18b不在N型埋层14上方，并与P型基板11形成PN接面。最后请参阅图6D，于元件区100中，形成栅极13、漏极15、与源极16 ;其中，漏极15与源极16例如为N型但不限于为N型(在其它实施型态中亦可以为P型)，分别位于元件区100中的栅极13两侧，且由俯视图(未示出)视之，漏极15与源极16由栅极13与场氧化区22隔开。需说明的是，P型基板11例如可为P型裸基板，也就是直接利用P型晶圆作为P型基板11 ；p型基板11亦可以为P型埋层，例如但不限于以离子植入技术来形成；或是，P型基板11亦可以为P型嘉晶层，由嘉晶技术所形成。以上已针对较佳实施例来说明本发明，只是以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以思及各种等效变化。例如，在不影响元件主要的特性下，可加入其它制程步骤或结构，如深井区等；又如，微影技 术并不限于光罩技术，亦可包含电子束微影技术；再如，所示的电场模拟图为其中一种实施例的模拟结果，亦可以不需将N型井区完全空乏而仅有部分空乏，只要相较于现有技术，具有增强的崩溃防护电压即可。本发明的范围应涵盖上述及其它所有等效变化。
权利要求
1.一种高压兀件,形成于一第一导电型基板中，该第一导电型基板具有一基板上表面，其特征在于，该高压元件包含 一第二导电型埋层，形成于该第一导电型基板中； 一第一导电型井区，形成于该基板上表面下方，且由剖视图视之，该第一导电型井区介于该基板上表面与该第二导电型埋层之间；以及 一第二导电型井区，形成于该基板上表面下方，且该第二导电型井区与该第一导电型井区在水平方向上位于不同位置并相邻接，其中，该第二导电型井区包括一井区下表面，且该井区下表面具有第一部分与第二部分，该第一部分位于该第二导电型埋层上方，并与该第二导电型埋层电性耦接，且该第二部分不在该第二导电型埋层上方，并与该第一导电型基板形成PN接面。
2.如权利要求I所述的高压元件，其中，该第二导电型井区于该高压元件操作于一不导通状态时，大致空乏。
3.如权利要求I所述的高压元件，其中，还包含一第二导电型漂移区，位于该第二导电型井区中，且在水平方向上定义于该第一导电型井区与一漏极之间，其中当该高压元件操作于一不导通状态时，该第二导电型漂移区完全空乏。
4.如权利要求I所述的高压元件，其中，该高压元件为一横向双扩散金属氧化物半导体元件或双扩散漏极金属氧化物半导体元件。
5.如权利要求I所述的高压元件，其中，该第一导电型基板包括一第一导电型裸基板、一第一导电型埋层、或一第一导电型磊晶层；其中该第一导电型埋层由离子植入制程步骤植入第一导电型杂质所形成，且该第一导电型磊晶层由磊晶技术所形成。
6.一种高压元件制造方法，其特征在于，包含 提供一第一导电型基板，其具有一基板上表面； 形成一第二导电型埋层于该第一导电型基板中； 形成一第一导电型井区于该基板上表面下方，且由剖视图视之，该第一导电型井区介于该基板上表面与该第二导电型埋层之间；以及 形成一第二导电型井区于该基板上表面下方，且该第二导电型井区与该第一导电型井区在水平方向上位于不同位置并相邻接，其中，该第二导电型井区包括一井区下表面，且该井区下表面具有第一部分与第二部分，该第一部分位于该第二导电型埋层上方，并与该第二导电型埋层电性耦接，且该第二部分不在该第二导电型埋层上方，并与该第一导电型基板形成PN接面。
7.如权利要求6所述的高压元件制造方法，其中，该第二导电型井区于该高压元件操作于一不导通状态时，大致空乏。
8.如权利要求6所述的高压元件制造方法，其中，还包含形成一第二导电型漂移区于该第二导电型井区中，且在水平方向上定义于该第一导电型井区与一漏极之间，其中当该高压元件操作于一不导通状态时，该第二导电型漂移区完全空乏。
9.如权利要求6所述的高压元件制造方法，其中，该高压元件为一横向双扩散金属氧化物半导体元件或双扩散漏极金属氧化物半导体元件。
10.如权利要求6所述的高压兀件制造方法,其中，该第一导电型基板包括一第一导电型裸基板、一第一导电型埋层、或一第一导电型磊晶层；其中该第一导电型埋层由离子植入制程步骤植入第一导电型杂质所形成，且该第一导电型磊晶层由磊晶技术所形成。·
全文摘要
本发明提出一种高压元件及其制造方法，高压元件形成于第一导电型基板中，高压元件包含第二导电型埋层，形成于第一导电型基板中；第一导电型井区，由剖视图视之，第一导电型井区介于基板上表面与第二导电型埋层之间；以及第二导电型井区，与第一导电型井区在水平方向上位于不同位置并相邻接，其中，第二导电型井区包括井区下表面，其具有第一部分与第二部分，第一部分位于第二导电型埋层上方，并与第二导电型埋层电性耦接，且第二部分不在第二导电型埋层上方，并与第一导电型基板形成PN接面。
文档编号H01L29/78GK102903752SQ201110219850
公开日2013年1月30日 申请日期2011年7月27日 优先权日2011年7月27日
发明者黄宗义, 朱焕平 申请人:立锜科技股份有限公司