专利名称：高压元件结构的制作方法
技术领域：
本发明是有关于一种集成电路结构，且特别是有关于一种高压元件结构。
背景技术：
为了在单位面积的硅芯片表面放入更多的晶体管，目前在集成电路业
界，多会利用于硅芯片中形成场氧化层(field oxide)或浅沟槽隔离(shallow trench isolation)等隔离结构，以隔绝各个晶体管，避免漏电和短路等不正常
导通现象。
另外，为了配合晶体管缩小后所增加的内连线需求，多层金属内连线已 成为许多集成电路所采用的方式，上层的导线可能会经过隔离结构或源极/ 漏极区之上方。而于一般电压操作环境下，导线内流通的电流不致影响下方 元件的正常操作，上述的隔离结构仍然能够发挥隔绝各个晶体管的功效。
然而，由于高压元件的电源(power)电压一般约介于20 ~ 200伏特之间， 在高压的操作条件下，导线经过之处将会产生增强的垂直电场，很容易提高 晶体管沟道内的电子能量，导致隔离结构两侧的电荷流通。如图5所示，基 底500中的隔离结构510两侧分别为不同晶体管的源极/漏极区515,由于上 方高压导线545的影响，将导致隔离结构510两侧的晶体管间产生漏电、短 路等不正常的导通现象。或者，也有可能造成元件内部不正常的开启，降低 元件的可靠度。这些现象都会连带地减损产品的良率。
发明内容
本发明提供一种高压元件结构，可以有效地遮蔽上层的高压形成的电场 对于下方隔离结构两侧元件造成的不正常导通现象，提高元件的可靠度。
本发明提出一种高压元件结构，包括元件、高压导体层以及金属遮蔽层。 元件设置于基底上，高压导体层设置于基底上层，横跨过此元件。金属遮蔽 层则设置于元件与高压导体层之间。在本发明之一实施例中，上述的高压元件结构包括金属氧化物半导体晶
体管(MOSFET),且金属遮蔽层设置有对应于金属氧化物半导体晶体管接点
的开口。
在本发明之一实施例中，上述的金属氧化物半导体晶体管的接点包括金
属氧化物半导体晶体管的源极/漏极或栅极的接触窗或接触垫(contact pad)。 在本发明之一实施例中，上述的高压导体层于高压操作条件时，金属遮
蔽层维持于接地状态。
在本发明之一实施例中，上述元件包括设置于基底中的隔离结构，且金
属遮蔽层完全遮蔽隔离结构。
在本发明之一实施例中，上述金属遮蔽层的宽度大于等于隔离结构的宽度。
在本发明之一实施例中，还包括一遮蔽栅极，设置于隔离结构上，且遮
蔽栅极的线宽小于隔离结构的线宽。
在本发明之一实施例中，上述遮蔽栅极的材质包括多晶硅。 在本发明之一实施例中，上述高压导体层于高压操作条件时，金属遮蔽
层与遮蔽栅极维持于接地状态。
在本发明之一实施例中，上述隔离结构两侧分别设置有一源极/漏极区。
在本发明之一实施例中，上述的隔离结构包括一浅沟槽隔离结构。 在本发明之一 实施例中，上述的隔离结构包括一场氧化层。 在本发明之一实施例中，还包括一层第一介电层，设置于基底上，覆盖
住隔离结构。
在本发明之一实施例中，还包括一层第二介电层，设置于第一介电层与 高压导体层之间，且金属遮蔽层设置于第二介电层中。
本发明提出另一种高压元件结构，包括隔离结构、遮蔽栅极、高压导体 层以及金属遮蔽层。隔离结构设置于基底中，遮蔽栅极设置于隔离结构上， 高压导体层设置于基底上层，横跨过隔离结构。金属遮蔽层则设置于元件与 高压导体层之间。
在本发明之一实施例中，上述的高压元件结构，其中金属遮蔽层完全遮 蔽隔离结构。
在本发明之一实施例中，上述的高压元件结构，其中金属遮蔽层的宽度 大于等于隔离结构的宽度。在本发明之一实施例中，上述的高压元件结构，其中高压导体层横跨过 遮蔽初斤才及。
在本发明之一实施例中，上述的高压元件结构，其中遮蔽栅极的线宽小 于隔离结构的线宽。
在本发明之一实施例中，上述的高压元件结构，其中高压导体层于高压 操作条件时，金属遮蔽层与遮蔽栅极维持于接地状态。
在本发明之一实施例中，上述的高压元件结构，其中遮蔽栅极的材质包 括多晶硅。
在本发明之一实施例中，上述的高压元件结构，其中隔离结构两侧分别 设置有一元件。
在本发明之一实施例中，上述的高压元件结构，其中元件包括金属氧化 物半导体晶体管。
在本发明之一实施例中，上述的高压元件结构，其中隔离结构包括浅沟
槽隔离结构。
在本发明之一实施例中，上述的高压元件结构，其中隔离结构包括场氧化层。
在本发明之一实施例中，上述的高压元件结构，还包括一第一介电层， 设置于基底上，覆盖住隔离结构。
在本发明之一实施例中，上述的高压元件结构，还包括一第二介电层， 设置于第一介电层与高压导体层之间，且金属遮蔽层设置于第二介电层中。
本发明因于上层的高压金属导体层与下层的隔离结构之间，采用可以覆 盖住整个隔离结构的金属遮蔽层，如此将可以有效抑制上方高电压产生的垂 直电场对于下方隔离结构的影响，避免隔离结构两侧的导电区发生不正常导 通。
为让本发明之上述特征和优点能更明显易懂，下文特举优选实施例，并 配合所附图式，作详细说明如下。
图1是绘示本发明一实施例的一种高压元件结构的上视图。
图2是沿着图i的i-r线所绘示的结构剖面图。
图3是绘示本发明另 一 实施例的 一种高压元件结构的上视图。图4是沿着图3中I-I'线所绘示的结构剖面图。 图5是绘示公知高压元件结构的上视图。
主要元件符号说明
100、 300、 500:基底
115a、 115b、 315、 515:源极/漏极区
125:遮蔽栅极
145、 345:高压导体层
313:栅极
333、 337: 4妾触垫
545:高压导线
110:隔离结构
120、 130、 320、 330:介电层 135、 335:遮蔽导体层 310:金属氧化物半导体晶体管 323、 327:接触窗 343、 347:开口
具体实施例方式
图1是绘示本发明一实施例的一种高压元件结构的上视图。图2是绘示
沿着图i的i-r线的结构剖面图。
请参考图1与图2,本发明提供一种高压元件结构，包括隔离结构110、 高压导体层145以及金属遮蔽层135。隔离结构110设置于基底100中，隔 离结构110例如是绝缘材质的浅沟槽隔离结构或是场氧化层。基底100例如 是P型硅基底或N型硅基底。基底100中也可以是设置有N型井区或P型 井区。隔离结构110两侧分别设置有源极/漏极区115a、 115b。源极/漏极区 U5a、 115b例如是分别属于隔离结构110两侧不同晶体管的源极或漏极。源 极/漏极区115a、 115b例如是配合基底100的导电型，源极/漏极区115a、 115b 可以是N型掺杂区，也可以是P型掺杂区。当然，源极/漏极区115a与源极 /漏极区115b也可以分别为不同导电型的掺杂区。基底100上例如是设置有 一层覆盖住隔离结构110的介电层120,其材质例如是氧化硅。
高压导体层145设置于隔离结构110之上层中，其例如适用于连接高压 元件用的导线，如电源供应线或金属内连线。通过高压导体层145的电压例 如是高于或等于20伏特，如介于20 -200伏特之间。介电层120与高压导 体层145之间例如是设置有另一层介电层130。
金属遮蔽层135例如是设置于隔离结构IIO与高压导体层145之间的介 电层130中，金属遮蔽层135的线宽例如是与隔离结构110的线宽相当，至少完全遮蔽住隔离结构110,如图2所示。当然，金属遮蔽层135的线宽也 可以大于隔离结构110的线宽，只要能够达到完全遮蔽住隔离结构110，于 隔离结构110与高压导体层145之间形成阻隔即可。金属遮蔽层135可以是 任何一种金属或合金材质，如铜、铝、钛、钨、钽或其合金。
在一实施例中，隔离结构110上还可以设置有一个遮蔽栅极(shield gate) 125,遮蔽栅极125的材质例如是掺杂 多晶娃或是多晶硅。遮蔽栅极125 的线宽小于隔离结构110的线宽，无法遮蔽住整个隔离结构110。
当高压通过高压导体层145的时候，会对于其下方的膜层、隔离结构110 以及导电区115产生垂直电场。此时，使金属遮蔽层135与遮蔽栅极125维 持于接地状态，如此一来，将可通过导体的遮蔽效应，阻绝高压形成的垂直 电场，避免隔离结构110两侧的导电区115之间产生不正常导通的现象，并 进而提升高压元件结构的可靠度。
上述实施例当中，金属遮蔽层135是属于条状的图案，遮蔽住下方隔离 结构IIO。然而，金属遮蔽层135也可以是其他图案，如图3与图4所示。 图3是绘示本发明另一实施例的一种高压元件结构的上视图。图4是沿着图 3中I-I，线所绘示的结构剖面图。
请参照图3,高压元件结构例如是包括金属氧化物半导体晶体管310、 高压导体层345与金属遮蔽层335。
其中，金属氧化物半导体晶体管310设置于基底300上，包含了栅极313 与源极/漏极区315。基底300上还可以设置有一层介电层320，覆盖住基底 300与金属氧化物半导体晶体管310。金属氧化物半导体晶体管310的栅极 313上例如是设置有接触窗327，接触窗327穿透介电层320,与下方的栅极 313电性连接。接触窗323例如是设置于源极/漏极区315上，穿透介电层320 而与源极/漏极区315电性连接。
介电层320上还可以设置有另一层介电层330，介电层330中例如是设 置有接触垫(contact pad)337,连接栅极313上的多个接触窗327。源极/漏极 区315上方的介电层330中，也可以设置有接触垫333，连接多个接触窗323。 高压导体层345例如是设置于介电层330上，横跨金属氧化物半导体晶体管 310。
金属遮蔽层335例如是设置于金属氧化物半导体晶体管310与高压导体 层345之间的介电层330中，且金属遮蔽层335设置有对应于金属氧化物半导体晶体管310的接触垫333、 337的开口 343、 347。换言之，在本实施例 中，金属遮蔽层335是一整层的膜层，仅于接触垫333、 337之处设置有开 口 343、 347，以便于元件操作时，透过接触垫333、 337对下方的源极/漏极 区315与栅极313施加电压。在一实施例中，金属遮蔽层335与接触垫333、 337例如是由相同的材料层，利用同一道工艺所制作出来的，因此，金属遮 蔽层335的设置并不需要额外的工艺来制作，而能够与接触垫333、 337的 工艺相集成。
当高压导体层345于高压操作条件时，将会增加电场的强度，此时，将 金属遮蔽层335维持在接地状态，或者是维持在小于金属氧化物半导体晶体 管310的崩溃电压，便可以利用导体的遮蔽效应，避免下方金属氧化物半导 体导体晶体管310产生不正常开启的现象。
当然，上述实施例中，虽然是以隔离结构或金属氧化物半导体晶体管为 例做说明，然而举凡存储器元件、电感元件、电阻元件或其他逻辑元件，其 上方都可能会有此种具有高压流通的高压导体层经过，而会影响下方的元件 的可靠度。应用本发明提供的金属遮蔽层，可以有效地避免元件之间产生漏 电、短路等不正常导通或不正常开启的现象，进而提高元件的可靠度与产品
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何 所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的 更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。
权利要求
1. 一种高压元件结构，包括一元件，设置于一基底上；一高压导体层，设置在该基底上层，横跨过该元件；以及一金属遮蔽层，设置在该元件与该高压导体层之间。
2. 如权利要求1的高压元件结构，其中该元件包括一金属氧化物半导 体晶体管，且该金属遮蔽层设置有对应于该金属氧化物半导体晶体管的接点的开口。
3. 如权利要求2的高压元件结构，其中该金属氧化物半导体晶体管的 该接点包括该金属氧化物半导体晶体管的源极/漏极或栅极的接触窗或接触藝。
4. 如权利要求1的高压元件结构，其中该高压导体层在高压操作条件 时，该金属遮蔽层维持于接地状态。
5. 如权利要求1的高压元件结构，其中该元件包括一隔离结构，设置 在该基底中，且该金属遮蔽层完全遮蔽该隔离结构。
6. 如权利要求5的高压元件结构，其中该金属遮蔽层的宽度大于等于 该隔离结构的宽度。
7. 如权利要求5的高压元件结构，还包括一遮蔽栅极，设置在该隔离 结构上，该高压导体层横跨过该遮蔽栅极，且该遮蔽栅极的线宽小于该隔离 结构的线宽。
8. 如权利要求7的高压元件结构，其中该遮蔽栅极的材质包括多晶硅。
9. 如权利要求7的高压元件结构，其中该高压导体层在高压操作条件 时，该金属遮蔽层与该遮蔽4册一及维持于接地状态。
10. 如权利要求5的高压元件结构，其中该隔离结构两侧分别设置有一源极/漏极区。
11. 如权利要求5的高压元件结构，其中该隔离结构包括一浅沟槽隔离结构。
12.如权利要求5的高压元件结构，其中该隔离结构包括一场氧化层。
13.如权利要求5的高压元件结构，还包括一第一介电层，设置在该基 底上，-菱盖Y主该隔离结构。
14. 如权利要求13的高压元件结构，还包括一第二介电层，设置在该 第一介电层与该高压导体层之间，且该金属遮蔽层设置在该第二介电层中。
15. —种高压元件结构，包括 一隔离结构，设置于一基底中； 一遮蔽^^极，设置在该隔离结构上；一高压导体层，设置在该基底上层，横跨过该隔离结构；以及 一金属遮蔽层，设置在该元件与该高压导体层之间。
16. 如权利要求15的高压元件结构，其中该金属遮蔽层完全遮蔽该隔离结构。
17.如权利要求15的高压元件结构，其中该金属遮蔽层的宽度大于等 于该隔离结构的宽度。
18. 如权利要求15的高压元件结构，其中该高压导体层横跨过该遮蔽栅极。
19. 如权利要求15的高压元件结构，其中该遮蔽栅极的线宽小于该隔 离结构的线宽。
20. 如权利要求15的高压元件结构，其中该高压导体层在高压操作条 件时，该金属遮蔽层与该遮蔽栅极维持于接地状态。
21. 如权利要求15的高压元件结构，其中该遮蔽栅极的材质包括多晶硅。
22. 如权利要求15的高压元件结构，其中该隔离结构两侧分别设置有 一元件。
23. 如权利要求22的高压元件结构，其中该元件包括一金属氧化物半 导体晶体管。
24. 如权利要求15的高压元件结构，其中该隔离结构包括一浅沟槽隔离结构。
25. 如权利要求15的高压元件结构，其中该隔离结构包括一场氧化层。
26. 如权利要求15的高压元件结构，还包括一第一介电层，设置在该 基底上，覆盖住该隔离结构。
27. 如权利要求26的高压元件结构，还包括一第二介电层，设置在该 第一介电层与该高压导体层之间，且该金属遮蔽层设置在该第二介电层中。
全文摘要
本发明提供一种高压元件结构，由隔离结构、高压导体层以及金属遮蔽层所组成。隔离结构设置于基底中，且隔离结构的两侧的基底中分别设置有导电区，高压导体层设置于隔离结构的上层中，金属遮蔽层则设置于隔离结构与高压导体层之间，且完全遮蔽隔离结构。
文档编号H01L27/02GK101452929SQ20071019644
公开日2009年6月10日 申请日期2007年12月3日 优先权日2007年12月3日
发明者康智凯, 清水悟, 赵志明, 黄汉屏 申请人:力晶半导体股份有限公司;株式会社瑞萨科技