专利名称：静电放电防护电路的制作方法
技术领域：
本发明涉及一种l争电力文电(electrostatic discharge, ESD)防护电路， 且特别涉及一种基板触发(substrate-triggered)之静电防护电路。
背景技术：
图1是传统基板触发之ESD防护电路方框图。请参照图1,输入垫(input pad)110接收一外部信号S并传送至内部电路120,例如是输入緩存器。ESD 防护电路100连接于输入垫110与内部电路120之间，用以防止内部电路120 遭受ESD损害。ESD防护电路100包括主要(primary)组件102,电阻R以及 次要(secondary)组件104。电阻R连接于输入垫110及内部电路120之间用以 分隔输入垫110与内部电路120的电压。主要组件102连接至输入垫110以 及电阻R之一端，用以箝制输入垫110之电压，且次要组件104连接至内部 电路120以及电阻R之另一端，用以箝制内部电路120之电压。
主要组件102更包括基板泵(substrate pump)102a以及主要ESD防护组件 102b,例如是具有寄生双极结晶体管(bipolar junction transistor, BJT)的场晶体 管。主要ESD防护电路102b连接至输入垫110以及电阻R。基板泵102a连 接至输入垫110以及主要ESD防护组件102b以箝制主要ESD防护组件102b 的基板电压。
当ESD电流进入输入垫110时，输入垫IIO之电压快速上升，且次要组 件104首先导通以箝制住内部电路120之电压。输入垫110的电压持续上升 直到基板泵102a导通并将ESD电流导入主要ESD防护组件102b以提高其 基板电位。由于基板电位升高而加速主要ESD防护组件102b的导通并可更 有效率地排放大部份的ESD电流。
然而，基板泵102a —般由RC电路或RC耦接反相器所组成。为了能从 输入垫110耦接足够的电压至主要ESD防护组件102b本体，便需使用大面 积的RC电路或RC耦接反相器，因而增加了产品成本。在某些应用中，基板 泵102a系利用栅极接地n型金属氧化物半导体(n-type metal oxide
semiconductor, NMOS)晶体管实现。由于栅极辅助(gate-aided)效应，栅极接 地NMOS晶体管会于主要ESD组件102b导通之前先导通。此时如果防护电 路102b没有立刻导通的话，NMOS晶体管便会烧坏造成整个基板泵102a损坏。
发明内容
本发明涉及一种ESD防护电路。当ESD事件发生时，次要组件首先导 通以接收ESD电流并据以提供触发电流来导通主要ESD防护组件而不需要 使用传统的基板泵。因此可达到较佳的ESD防护效果同时降低ESD防护电 路的使用面积及成本。
才艮据本发明的第一方面，提出一种ESD防护电路，此电路连接于一输入 垫以及一内部电路。静电放电防护电路包括主要ESD防护组件、第一电阻 及次要组件。主要ESD防护组件连接于输入垫，用以箝制输入垫的电压。第 一电阻具有一第 一端用以连接输入垫，以及一第二端用以连接至内部电路。 次要组件连接至第 一 电阻的第二端以及主要ESD防护组件，用以箝制内部电 路的电压。当ESD事件发生时，次要组件首先导通以接收一 ESD电流，并 据以提供一触发电流以导通主要ESD防护组件。
根据本发明的第二方面，提出一种ESD防护电路，此电路连接于一输入 垫以及一 内部电路之间。ESD防护电路包括反馈组件、第 一 电阻以及次要组 件。反馈组件具有一基板并连接至输入垫，用以箝制输入垫的电压，其中反 馈组件至少形成一寄生BJT。第一电阻具有第一端用以连接输入垫以及第二 端用以连接内部电路。次要组件连接至第 一 电阻的第二端以及反馈组件的基 板，用以箝制内部电路的电压。当ESD事件发生时，次要组件首先导通以接 收一 ESD电流并据以提供一触发电流以导通反馈组件之BJT。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合 附图，作详细说明如下
图1是传统基板触发的ESD防护电路方框图。
图2绘示依照本发明一较佳实施例的一种ESD防护电路图。
图3绘示依照本发明较佳实施例之另一ESD防护电路图。
图4绘示依照本发明较佳实施例之再一 ESD防护电路图。
主要组件符号说明
100、 200、 300、 400: ESD防护电^各
110、 210、 310:输入垫
120、 220、 320:内部电路
102:主要组件
102a:基板泵
102b、 202:主要ESD防护组件 104、 204:次要组件
具体实施例方式
请参照图1,其绘示依照本发明一较佳实施例的一种ESD防护电路图。 ESD防护电路200，例如是一种基板触发式防护电路，连接于输入垫(或输入 /输出(1/0)垫)210与内部电路220之间，用以防止内部电路220遭受ESD损 害。例如，内部电路220为一输入緩存器、信道闸或输出驱动器。ESD防护 电路200包括主要ESD防护组件202、第一电阻Rl以及次要组件204。主要 ESD防护组件202连接至输入垫210,用以箝制输入垫210之电压。第一电 阻Rl具有第一端El用以连接输入垫210以及第二端E2用以连接内部电路 220。此外，次要组件204连接至第一电阻R1之第二端E2以及主要ESD防 护组件202,用以箝制内部电路220之电压。
在本实施例中，主要ESD防护电路202系为一反馈(snapback)组件，例 如是具有寄生BJT之场氧化(field oxide)组件202，而次要组件204系为一栅 极接地NMOS晶体管N2。栅极接地NMOS晶体管N2之源极连接NMOS晶 体管Nl之基板B,例如是寄生BJT之基极。
本发明的ESD防护电路200的主要特点在于第一电阻Rl与次要组件204 直接用作主要ESD防护组件的一种基板泵而不需要额外耦接基板泵，且电阻 Rl及次要组件204系I/O垫电路的必要组件，因此不需占用额外面积。因此 可降低ESD防护电路的面积及成本。
由于栅极辅助效应，栅极接地NMOS晶体管N2的击穿电压远低于场氧 化组件202的击穿电压。因此，当ESD事件发生时，次要组件204会先导通 以接收ESD电流I并将ESD电流I输出为 一触发电流以更均匀地导通NMOS
晶体管Nl的BJT,有助于纟是高主要ESD防护组件202的导通效能。
第一电阻Rl可限制流入次要组件204的ESD电流I以避免其损害次要 组件204。此外，第一电阻R1系分隔输入垫210与内部电路220的电压以防 止内部电路损坏。第一电阻R1的电阻值系较佳地大于200欧姆。
请参照图3，其绘示依照本发明较佳实施例的另一ESD防护电路图。不 同于图1的ESD防护电路200,ESD防护电路300更包括连接于第一电阻R1 第二端E2与内部电路220之间的第二电阻R2。第一电阻R1较佳地具有电阻 值介于30欧姆至50欧姆之间。第一电阻Rl系用以限制流入次要组件204 的ESD电流I以避免次要组件204的损坏。第二电阻R2与第一电阻R1的电 阻值总和较佳地大于200欧姆，可分隔输入垫210以及内部电路220的电压 以防止内部电^各损坏。
因此，当ESD事件发生时，不仅次要组件204可以较佳地受到ESD防 护，而且主要ESD防护组件202也因为不需使用额外基板泵来触发次要组件 204而有较佳的导通表现。因此可降低ESD防护电路300的面积及成本。
本发明虽以ESD事件中导通的次要组件204输出ESD电流I作为触发电 流以导通反馈组件的B汀为例作说明，ESD防护电路200(300)的导通次要组 件204也可以^^据ESD电流I而输出一触发电流以导通主要ESD防护组件 202。只要次要组件204可以在ESD事件中提高主要ESD防护组件202的电 位以达到较佳的导通表现，皆不脱离本发明的技术范围。
另外，主要ESD防护组件202与次要组件204并不限于分别是场氧化组 件202与栅极接地NMOS晶体管N2。例如图4所示的ESD防护电路400， 主要ESD防护组件202包括级联式NMOS晶体管N3及N4，而次要组件204 则包括RC耦接的级联式NMOS晶体管N5及N6，且NMOS晶体管N6的源 极耦接至NMOS晶体管N3及N4的基板(即寄生BJT的基极)。由于NMOS 晶体管N5与RC耦接电路之二极管连接栅极(diode-connected gate)效应，次 要组件204的导通电压可远低于主要ESD防护组件202的导通电压。因此，
次要组件204会先导通并提高主要ESD防护组件202的电位以增加其导通效
a匕 犯。
本发明上述实施例所揭露的ESD防护电路具有下列之优点 l.在ESD防护电路中，次要组件用来提高主要ESD防护组件的基板电位， 使得主要ESD防护组件可以更均匀且有效率地导通。
2. 在ESD防护电路中，电阻用来限制流入次要组件的ESD电流以避免次 要组件的损坏。
3. 所有的组件包括主要ESD防护组件、次要组件及电阻皆为1/0垫原有 的组件。因此，与已知利用额外基板泵触发主要ESD防护组件相比，本发明 的作法确可降低ESD防护电路的面积及成本。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定 本发明。本发明所属技术领域的普通技术人员，在不脱离本发明的精神和范 围内，应当可作各种修改与润饰。因此，本发明的保护范围应当以权利要求 书限定的范围为准。
权利要求
1.一种静电放电ESD防护电路，连接于一输入垫以及一内部电路，该静电放电防护电路包括一主要ESD防护组件，连接于该输入垫，用以箝制该输入垫的电压；一第一电阻，具有一第一端用以连接该输入垫，以及一第二端用以连接至该内部电路；以及一次要组件，连接至该第一电阻的该第二端以及该主要ESD防护组件，用以箝制该内部电路的电压；其中，当一ESD事件发生时，该次要组件首先导通以接收一ESD电流，并据以提供一触发电流以导通该主要ESD防护组件。
2. 如权利要求1所述的防护电路，其中该主要ESD防护电路更包括一 反馈组件，该反馈组件具有一寄生双极结晶体管BJT，且该次要组件连接至 该反馈组件的一基板。
3. 如权利要求2所述的防护电路，其中该反馈组件系为一场氧化组件， 该次要组件系为一栅极接地n型金属氧化物半导体NMOS晶体管，且该栅极 接地NMOS晶体管的一源极连接至该反馈组件的该基板。
4. 如权利要求2所述的防护电路，其中该反馈组件包括级联式NMOS 晶体管，该次要组件包括RC耦接的级联式NMOS晶体管，且该些RC耦接 的级联式晶体管的 一源极连接至该反馈组件的该基板。
5. 如权利要求2所述的防护电路，其中当该ESD事件发生时，该次要 组件系根据该ESD电流来提供该触发电流至该反馈组件的该基板以导通该 BJT。
6. 如权利要求1所述的防护电路，其中当该ESD事件发生时，导通该 次要组件将该ESD电流输出为该触发电流以导通该主要ESD防护电^^。
7. 如权利要求1所述的防护电路，更包括一第二电阻，连接于该第一电 阻的该第二端以及该内部电路之间。
8. 如权利要求7所述的防护电路，其中该第一电阻的电阻值介于30欧 姆至50欧姆，且该第一电阻与该第二电阻的电阻值总和大于200欧姆。
9. 如权利要求1所述的防护电路，其中该第一电阻的电阻值大于200欧姆。
10.如权利要求i所述的防护电路，其中该输入垫系为一输入/输出i/o银
全文摘要
一种ESD防护电路，连接于一输入垫以及一内部电路。静电放电防护电路包括主要ESD防护组件、第一电阻及次要组件。主要ESD防护组件连接于输入垫，用以箝制输入垫之电压。第一电阻具有一第一端用以连接输入垫，以及一第二端用以连接至内部电路。次要组件连接至第一电阻之第二端以及主要ESD防护组件，用以箝制内部电路之电压。当ESD事件发生时，次要组件首先导通以接收一ESD电流，并据以提供一触发电流以导通主要ESD防护组件。
文档编号H01L27/02GK101192606SQ20071019637
公开日2008年6月4日 申请日期2007年11月30日 优先权日2006年12月1日
发明者赖纯祥 申请人:旺宏电子股份有限公司