专利名称：：高压元件及其制造方法
技术领域：
：本发明涉及一种集成电路及其制造方法，且特别涉及一种高压元件及其制造方法。
背景技术：
：金属氧化物半导体晶体管是半导体元件中最基本的电子单元。典型的金属氧化物半导体晶体管包括栅极、栅氧化层以及源极/漏极区。栅极位于基底上方，以栅氧化层与基底隔绝。源极/漏极区则是具有相同掺杂的掺杂区，位于栅极两侧的基底之中。典型的栅氧化层的形成方法是通过热氧化工艺，使暴露于氧气环境中的基底表面形成氧化硅层。然而，基底表面的氧化速率不一，以致所形成的氧化硅层的厚度不均。特別是，在有源区中心位置的基底表面的氧化速率较高；而有源区与隔离结构边界的基底表面，尤其是隔离结构的转角处，则因为其物理结构的影响导致其氧化速率较低，以致所形成的栅氧化层的厚度在有源区中心的厚度较厚，而在有源区边缘的厚度较薄。对于高压元件来说，例如是全耗尽金属氧化物半导体晶体管(FullyDepletedMetalOxideSemiconductorTransistor,FDMOS)的高压元件，由于目标的4册氧化层的厚度非常厚，采用典型的热氧化方法来形成栅氧化层时，将使得有源区中心与边缘两处的厚度差距更为明显。在4册极施加高压期间，薄的栅氧化层易造成崩溃，特别是随时间的击穿特性(Time-D印endent-Dielectric-Breakdown,TDDB)，对于元件的可靠度的影响甚巨。
发明内容本发明就是在提供一种高压元件及其制造方法，其具有厚度均匀的栅介电层，由此改善元件的崩溃特性，提升元件的可靠度。本发明提出一种高压元件，其包括栅极、两源极/漏极区以及复合栅介电层。栅极，位于基底上。两源极/漏极区分别位于栅极两侧的基底中。复合栅介电层位于栅极与基底之间，其至少包括堆叠的两连续层，分别自栅极的一侧延伸至另一侧。两连续层包括热氧化层与化学气相沉积的沉积层。热氧化层位于基底上。化学气相沉积的沉积层位于热氧化层上并与之接触。依照本发明实施例所述，上述的高压元件中，化学气相沉积的沉积层包括以四乙基硅氧烷做为反应气体源所形成的氧化硅层。依照本发明实施例所述，上述的高压元件中，化学气相沉积的沉积层包括高温热氧化层。依照本发明实施例所述，上述的高压元件中，热氧化层与化学气相沉积的沉积层的厚度比约为1:0.5~1:1.5。依照本发明实施例所述，上述的高压元件还包括两隔离结构，分别位于栅极与两源农l/漏极之间的基底中。依照本发明实施例所述，上述的高压元件中，化学气相沉积的沉积层延伸覆盖至部分两隔离结构上。依照本发明实施例所述，上述的高压元件中，堆叠的至少两连续层是由单一热氧化层和单一化学气相沉积的沉积层组合而成。依照本发明实施例所述，上述的高压元件中，堆叠的至少两连续层是由多层热氧化层和单一化学气相沉积的沉积层组合而成。依照本发明实施例所述，上述的高压元件中，堆叠的至少两连续层是由多层热氧化层和多层的化学气相沉积的沉积层组合而成。依照本发明实施例所述，上述的高压元件中，堆叠的至少两连续层是由单一热氧化层和多层的化学气相沉积的沉积层组合而成。本发明提供一种高压元件的制造方法。此方法是在基底上形成复合栅介电层，复合栅介电层至少包括堆叠的两连续层。然后，在复合栅介电层上形成栅极。之后，在栅极两侧的基底中分别形成源极/漏极区。依照本发明实施例所述，上述的高压元件的制造方法中，复合栅介电层的形成方法包括在基底上形成热氧化层，然后，在热氧化层上形成化学气相沉积的沉积层。依照本发明实施例所述，上述的高压元件的制造方法还包括在形成化学气相沉积的沉积层之后进行热回火工艺。依照本发明实施例所述，上述的高压元件的制造方法中热回火工艺是在炉管中进行。依照本发明实施例所述，上述的高压元件的制造方法中，热回火工艺的温度约为摄氏1150士50度。依照本发明实施例所述，上述的高压元件的制造方法中，热回火工艺的时间约为30±5分钟。依照本发明实施例所述，上述的高压元件的制造方法中，热氧化层与化学气相沉积的沉积层的形成方法是先在基底上形成图案化掩才莫层，其具有一开口，棵露出基底。接着，进行热氧化工艺，以使开口所棵露的基底成长形成热氧化层。然后，进行化学气相沉积工艺，以在图案化掩模层以及热氧化层上形成沉积材料层。之后，在基底上方形成图案化光致抗蚀剂层，覆盖热氧化层上方的沉积材料层。其后，移除未被图案化光致抗蚀剂层所覆盖的沉积材料层，使留下的沉积材料层形成化学气相沉积层。接着，移除图案化光致抗蚀剂层以及图案化掩^^莫层。依照本发明实施例所述，上述的高压元件的制造方法中，掩模层包括依序形成在基底上的垫氧化层与氮化硅层。依照本发明实施例所述，上述的高压元件的制造方法中，化学气相沉积的沉积层包括以四乙基硅氧烷做为反应气体源所形成的氧化硅层。依照本发明实施例所述，上述的高压元件的制造方法中，化学气相沉积的沉积层包括高温热氧化层。依照本发明实施例所述，上述的高压元件的制造方法中，热氧化层与化学气相沉积的沉积层的厚度比约为1:0.5-1:1.5。依照本发明实施例所述，上述的高压元件的制造方法中，在形成复合栅介电层之前还包括在基底中形成两隔离结构，复合栅介电层是形成在两隔离结构的内侧之间的基底上；两源极/漏极区是形成在两隔离结构的外侧的基底中。依照本发明实施例所述，上述的高压元件的制造方法中，堆叠的至少两连续层的形成方法包括先形成单一热氧化层，再于单一热氧化层上形成单一化学气相沉积的沉积层。依照本发明实施例所述，上述的高压元件的制造方法中，堆叠的至少两连续层的形成方法包括形成多层的热氧化层，再于多层的热氧化层上形成单一化学气相沉积的沉积层。依照本发明实施例所述，上述的高压元件的制造方法中，堆叠的至少两连续层的形成方法包括形成多层的热氧化层，再于多层的热氧化层上形成多层的化学气相沉积的沉积层。依照本发明实施例所述，上述的高压元件的制造方法中，堆叠的至少两连续层的形成方法包括形成单一热氧化层，再于单一热氧化层上形成多层的化学气相沉积的沉积层。本发明的高压元件的栅介电层的厚度均匀，因此，可以改善元件的崩溃特性，提升元件的可靠度。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附图示，作详细说明如下。图1A至图1C是依照本发明实施例所绘示的一种高压元件的制造方法的流程剖面图。图2至4分别绘示具有不同的复合栅介电层的高压元件的局部放大示意图。附图标记说明100:基底102、103:隔离结构102a、103a:内侧102b、103b:外侧104:掩模层106:垫氧化层107:开口108:氮化硅层110、210a、210b、210c、410:热氧化层112、U2a、212、312a、312b、312c、412a、412b、412c:CVD沉积层114、120:光致抗蚀剂层116:复合栅介电层118:导电层119:栅极119a、119b:侧边122:间隙壁124、126:源4及/漏极区130、132、134:有源区200:高压元件210:堆叠热氧化层312、412:堆叠CVD沉积层具体实施例方式图1A至图1C是依照本发明实施例所绘示的一种高压元件的制造方法的流程剖面图。请参照图1A,提供基底100，基底100的材料例如是半导体如硅，或是绝缘层上硅(SOI)。在一实施例中，基底100为具有P型掺杂的硅。在一实施例中，在基底100中还会再形成阱区例如是N型阱或/及P型阱区(未绘示)。接着，在基底100中形成隔离结构102、103，以定义出有源区130、132、134。隔离结构102、103的形成方法例如是浅沟槽隔离(STI)结构法。接着，在基底IOO上形成图案化掩模层104,其具有开口107，棵露出隔离结构102、103内侧102a、103a之间的有源区132表面以及部分的隔离结构102、103。在一实施例中，图案化掩冲莫层104的形成方法是在基底上IOO依序形成垫氧化层106与氮化硅层108，然后经由光刻与蚀刻工艺以图案化之。垫氧化层106的形成方法例如是热氧化法。氮化硅层108的形成方法例如是化学气相沉积法，厚度例如是160埃。之后，进行热氧化工艺，以使图案化掩模层104的开口107所棵露的基底IOO成长形成热氧化层110。在一实施例中，热氧化工艺是在热炉管中施行。炉管中所通入的气体例如是氧气以及含氧气体。炉管的温度例如是摄氏850±40度。施行的时间例如是60±15分钟。所形成的热氧化层110的厚度例如是400埃至600埃。其后，进行化学气相沉积工艺，以在图案化掩模层104以及开口107所-寐露的热氧化层110以及隔离结构102、103上形成CVD沉积材料层112。CVD沉积材料层112的材料可以与热氧化层110相同或相异，其材料例如是氧化硅。在一实施例中，热氧化层110与化学气相沉积的沉积层112的厚度比为1:0.5~1:1.5。热氧化层110与化学气相沉积的沉积层112的总厚度与高压元件所施加的电压有关。在32伏特的FDMOS高压元件中，热氧化层110与化学气相沉积的沉积层112的总厚度例如是850埃。在一实施例中沉积层112是以四乙基硅氧烷(TEOS)做为反应气体源所形成的TEOS氧化层。TEOS氧化层例如是采用低压化学气相沉积(LPCVD)工艺来形成的。TEOS的流量为100250sccm;温度例如是摄氏680±30度；压力例如是200毫托至1000毫托；时间例如是8分钟至20分钟。在另一实施例中，CVD沉积材料层112是高温热氧化层(HighTemperatureOxide,HTO)。高温热氧化层例如是以低压化学气相沉积(LPCVD)工艺来形成的。形成奈件例如是以N20及SiH2Cl2做为反应气体源，IN20以及SiH2Cl2的流量分别为100200sccm以及100200sccm;温度例如是摄氏800±60度；压力例如是200毫托至600毫托；时间例如是1小时至2.5小时。热氧化工艺所形成的氧化层110的品质佳，但，由于有源区132边缘较难成长出氧化硅，因此，其厚度较薄于有源区132的中心之处，均匀性较差。但是，后续所使用化学气相沉积工艺，其所沉积的CVD沉积材料层112的均匀性佳，可以解决有源区132边缘与有源区132中心的热氧化层110厚度差异所造成的问题。另一方面，虽然化学气相沉积工艺所沉积的CVD沉积材料层112的品质不如热氧化工艺者，但，却可以通过后续的热回火工艺来提升，而达到所需品质。之后，在CVD沉积材料层112上形成一层图案化的光致抗蚀剂层114。光致抗蚀剂层114覆盖在有源区132以及部分隔离结构102、103上方。然后，请照图1B,进行蚀刻工艺，以去除未被图案化光致抗蚀剂层114所覆盖的CVD沉积材料层112，留下CVD沉积层112a。CVD沉积层112a与热氧化层110这两层连续层构成复合栅介电层116。蚀刻工艺例如是湿式蚀刻工艺。在一实施例中，CVD沉积层112a的材料为氧化硅，湿式蚀刻工艺例如是以稀释的氢氟酸做为蚀刻液，例如是以IOO倍的去离子水来稀释氢氟酸(氢氟酸水=1:100)。蚀刻的时间与CVD沉积层112a的厚度有关，例如是260秒。之后，移除图案化光致抗蚀剂层114。移除图案化光致抗蚀剂层114的方法可以采用湿式移除法，例如是以卡罗酸(CAROZ)，进行的时间约为600秒。其后，再移除图案化掩模层104。移除图案化掩模层104的方法可以采用各向同性蚀刻工艺例如是湿式蚀刻工艺。在一实施例中，图案化掩模层104是由氮化硅层108以及垫氧化层106所构成，移除图案化掩模层104的方法可以采用热磷酸做为蚀刻溶液，进行的时间约为350秒。在移除图案化掩模层104之后，即棵露出隔离结构102、103内侧之间的基底IOO上方的复合栅介电层116。在进行下一个步骤之前，可以先进行一个清洗步骤，以移除基底100上的颗粒。清洗步骤可以在含有氬氧化铵(NH40H)以及过氧化氢(H202)的溶液中进行300秒左右。为提升所形成的复合栅介电层116中的CVD沉积层112a的品质，在进行清洗工艺之后，可以再进行热回火工艺，以使CVD沉积层112a密实化。在一实施例中，热回火工艺是在炉管中进行，其温度为摄氏1150士50度热回火工艺的时间为30±5分钟。CVD沉积层112a经由热回火工艺的处理之后，其致密度明显增加，可减少电子或空穴捕获的情形，故可有效提升其品质。之后，在基底100上方形成导电层118。导电层118的材料包括以硅为主的材料，例如是掺杂硅、未掺杂硅、掺杂多晶硅或未掺杂多晶硅的其中之一。导电层118的材料为掺杂硅或掺杂多晶硅时，在硅或多晶硅中的掺杂可以是N型掺杂，也可以是P型掺杂。其后，在导电层118上形成图案化光致抗蚀剂层120。之后，请参照图1C,以图案化光致抗蚀剂层120为掩4莫，蚀刻去除未被其所覆盖的导电层118,以形成栅极119。蚀刻导电层118的方法可以采用各向异性蚀刻法，例如是千式蚀刻法，如等离子体蚀刻法。接着，在栅极119的侧壁形成间隙壁122。间隙壁122的材料例如是氧化硅或是氮化硅。间隙壁122可以是单层间隙壁、双层间隙壁或是多层间隙壁。间隙壁122的形状并无特别的限制。其后，在隔离结构102、103外侧102b、103b的基底100的中形成掺杂区124、126，以做为源极/漏极区。掺杂区124、126的形成方法可以采用离子注入法。所注入的掺杂例如是N型或是P型离子。N型离子例如是磷或砷。P型离子如是硼。本发明实施例的方法中，由于复合栅介电层116经过回火处理后其结构非常密实，销蚀的速率非常低，且由于其延伸覆盖在隔离结构102、103上，且在有源区132与隔离结构102、103的边界具有足够的厚度，因此，在进行蚀刻过程中，或是在工艺的清洗过程中，复合栅介电层116的侧边遭受蚀刻或是清洗液销蚀的情形非常少，并不会影响元件的电性表现。请参照图1C，简而言之，本发明实施例的高压元件200,例如是全耗尽金属氧化物半导体晶体管的高压元件，其包括栅极119、两源极/漏极区124、126、复合栅介电层116以及两隔离结构102、103。两隔离结构102、103位于基底100的中。栅极119位于两个隔离结构102、103内侧102a、103a的基底100上方。两源极/漏极区124、126分别位于4册极119两侧的隔离结构102、103外侧102b、103b的基底100中。源极/漏极区124、126的掺杂例如是N型或是P型离子。N型离子例如是磷或砷。P型离子如是硼。复合栅介电层116位于栅极119与基底100之间，自栅极119的一侧119a延伸至另一侧119b,其至少包括堆叠的两连续层110、112a。连续层110位于基底100上。在一实施例中，连续层110是热氧化层，其由隔离结构102的内侧102a连续延伸至隔离结构103的内侧103a。连续层112a位于连续层IIO上。在一实施例中，连续层112a是CVD沉积层，其不仅覆盖连续层110，还延伸覆盖至部分的两隔离结构102、103上。在一实施例中，连续层110与连续层H2a的厚度比为1:0.5~1:1.5。在一实施例中，在冲册极119的侧壁还包括间隙壁122。在以上的实例中，仅以单一的热氧化层以及单一的CVD沉积层所形成的复合栅介电层来说明的。然而，在实际的应用上，复合栅介电层可以依据需求包含多层的热氧化层或多层的CVD沉积层，各层的CVD沉积材料层的形成方法可以相同或是相异，例如可以是TEOS、HTO层或是其他材料层。图2至4分别绘示具有不同的复合栅介电层的高压元件的局部放大示意图。请参照图2,在一实施例中，复合栅介电层116是由堆叠热氧化层210以及单一的CVD沉积层212所构成。在一实施例中，堆叠热氧化层210与CVD沉积层212的厚度比为1:0.5-1:1.5。堆叠热氧化层210是由两层或两层以上的热氧化层所组成的多层热氧化层所构成。在图示中堆叠热氧化层210是由热氧化层210a、210b、210c所组成的。〗旦并不以此为限，在实际应用时，堆叠热氧化层210可以是由两层或是多于三层的热氧化层所組成。热氧化层210a、210b、210c可以采用热氧化工艺来形成的。例如是在同一个热炉管中利用不同的温度或调整气体的流量施行之。热氧化层210a、210b、210c的厚度可以相同或相异。CVD沉积层212的材料可以与热氧化层210相同或相异，其材料例如是氧化硅。CVD沉积层212可以是TEOS氧化层或高温热氧化层，其形成的方法如上所述，在此不再赘述。请参照图3，在另一实施例中，复合栅介电层116是由堆叠热氧化层310以及堆叠CVD沉积层312所构成。在一实施例中，堆叠热氧化层310与堆叠CVD沉积层312的厚度比为1:0.5-1:1.5。堆叠热氧化层310是由两层或两层以上的热氧化层所组成的多层的热氧化层所构成。在图示中堆叠热氧化层310是由热氧化层310a、310b、310c所组成。j旦并不以此为限，在实际应用时，堆叠热氧化层310可以是由两层或是多于三层的热氧化层所组成。热氧化层310a、310b、310c可以采用热氧化工艺来形成的。例如是在同一个热炉管中利用不同的温度或调整气体的流量施行之。热氧化层310a、310b、310c的厚度可以相同或相异。堆叠CVD沉积层312的材料可以与热氧化层310相同或相异，其材料例如是氧化硅。堆叠CVD沉积层312是由两层或两层以上的CVD沉积层所组成的多层CVD沉积层所构成。在图示中堆叠CVD沉积层312是由CVD沉积层312a、312b、312c所组成。^旦并不以此为限，在实际应用时，堆叠CVD沉积层312可以是由两层或是多于三层的CVD沉积层所組成。各CVD沉积层312a、312b、312c可以采用相同的方式来形成或采用相异的方式来形成之。各CVD沉积层312a、312b、312c可以是TEOS氧化层或高温热氧化层。TEOS氧化层或高温热氧化层的形成的方法如上所述，在此不再赘述。此外，各沉积层312a、312b、312c的厚度可以相同或相异。请参照图4，在又一实施例中，复合栅介电层116是由单一的热氧化层410以及堆叠CVD沉积层412所构成。在一实施例中，热氧化层410与堆叠CVD沉积层412的厚度比为1:0.5-1:1.5。热氧化层410可以采用热氧化工艺来形成之。例如是在热炉管中施行之。堆叠CVD沉积层412的材料可以与热氧化层410相同或相异，其材料例如是氧化硅。堆叠CVD沉积层412是由两层或两层以上的CVD沉积层所组成的多层CVD沉积层所构成。在图式中堆叠CVD沉积层412是由CVD沉积层412a、412b、412c所组成。但并不以此为限，在实际应用时，堆叠CVD沉积层412可以是由两层或是多于三层的CVD沉积层所组成。各CVD沉积层412a、412b、412c可以采用相同的方式来形成或采用相异的方式来形成之。各沉积层412a、412b、412c可以是TEOS氧化层或高温热氧化层。TEOS氧化层或高温热氧化层的形成的方法如上所述，在此不再赘述。此外，各CVD沉积层412a、412b、412c的厚度可以相同或相异。在以上的实施例中，是以单一棚-极所构成的高压元件来说明的，然而，本发明并不限于此，本发明亦可用于双栅极的高压元件中。另外，在以上的实施例是以FDMOS的高压元件来说明的，然而，本发明并不限于此，可以用于其他的高压元件中。表1是分别以三种不同的方法所形成的氧化层，其在进行后续的蚀刻或清洗工艺之后在晶片中心以及晶片边缘的有源区顶端以及隔离结构边缘的总厚度。表1<table>tableseeoriginaldocumentpage14</column></row><table>在例一中，是单以热氧化法形成的热氧化层。由例一的结果显示，不论是晶片中心或是晶片边缘处，其在有源区中心与有源区边缘(STI边缘)的总厚度差异均非常大，其比例约为0.56-0.61。而在例二和例三中，均是先以热氧化法形成热氧化层，再以化学气相沉积工艺分别形成TEOS层和HTO层。在例二和例三的结果显示，晶片中心或是晶片边缘处的有源区中心与有源区边缘(STI边缘)的厚度差异可明显缩小，其比例约为0.84-0.90。换言之，采用本发明实施例的方法，可有效提升栅介电层的厚度的均匀性。综合以上所述，本发明的高压元件中的栅介电层是由复合的材料层所构成。复合的材料层是由热氧化层以及CVD沉积层所组成的至少两层连续层所构成。热氧化层的品质佳；而CVD沉积层的均匀度优，可以将隔离结构的顶角完全覆盖，增补热氧化工艺在隔离结构顶角处的厚度，且其品质可以通过后续的热回火工艺来提升的，因此，本发明的复合的栅介电层的品质佳且均匀度优，可以改善元件的崩溃特性，提升元件的可靠度。权利要求1、一种高压元件，包括栅极，位于基底上；两源极/漏极区，分别位于该栅极两侧的该基底中；以及复合栅介电层，位于该栅极与该基底之间，其包括堆叠的至少两连续层，分别自该栅极的一侧延伸至另一侧，其中该堆叠的至少两连续层为至少一热氧化层和至少一化学气相沉积的沉积层组合。2、如权利要求1所述的高压元件，其中该化学气相沉积的沉积层包括以四乙基硅氧烷做为反应气体源所形成的氧化硅层。3、如权利要求1所述的高压元件，其中该化学气相沉积的沉积层包括高温热氧化层。4、如权利要求1所述的高压元件，其中该热氧化层与该化学气相沉积的沉积层的厚度比为1:0.5-1:1.5。5、如权利要求1所述的高压元件，还包括两隔离结构，分别位于该才册极与该两源极/漏极之间的该基底中。6、如权利要求5所述的高压元件，其中该化学气相沉积的沉积层延伸覆盖至部分该两隔离结构上。7、如权利要求1所述的高压元件，其中该堆叠的至少两连续层是由单一热氧化层和单一化学气相沉积的沉积层组合而成。8、如权利要求1所述的高压元件，其中该堆叠的至少两连续层是由多层热氧化层和单一化学气相沉积的沉积层组合而成。9、如权利要求1所述的高压元件，其中该堆叠的至少两连续层是由多层热氧化层和多层的化学气相沉积的沉积层组合而成。10、如权利要求1所述的高压元件，其中该堆叠的至少两连续层是由单一热氧化层和多层的化学气相沉积的沉积层组合而成。11、一种高压元件的制造方法，包括在基底上形成复合栅介电层，该复合栅介电层至少包括堆叠的至少两连续层，其中该堆叠的至少两连续层为至少一热氧化层和至少一化学气相沉积的沉积层的组合；在该复合栅介电层上形成栅极；以及在该栅极两侧的基底中分别形成源极/漏极区。12、如权利要求11所述的高压元件的制造方法，还包括在形成该化学气相沉积的沉积层之后进行热回火工艺。13、如权利要求12所述的高压元件的制造方法，其中该热回火工艺是在炉管中进行。14、如权利要求12所述的高压元件的制造方法，其中该热回火工艺的温度为摄氏1150±50度。15、如权利要求12所述的高压元件的制造方法，其中该热回火工艺的时间为30±5分钟。16、如权利要求11所述的高压元件的制造方法，其中该热氧化层与该化学气相沉积的沉积层的形成方法包括在该基底上形成图案化掩模层，其具有开口，棵露出该基底；进行热氧化工艺，以使该开口所棵露的该基底成长形成该热氧化层；进行化学气相沉积工艺，以在该图案化掩才莫层以及该热氧化层上形成沉积材料层；在该基底上方形成图案化光致抗蚀剂层，覆盖该热氧化层上方的该沉积材料层；移除未被该图案化光致抗蚀剂层所覆盖的该沉积材料层，使留下的该沉积材料层形成该化学气相沉积层；移除该图案化光致抗蚀剂层；以及移除该图案化掩模层。17、如权利要求16所述的高压元件的制造方法，其中该掩模层的形成方法包括依序形成在该基底上的垫氧化层与氮化硅层。18、如权利要求11所述的高压元件的制造方法，其中该化学气相沉积的沉积层包括以四乙基硅氧烷做为反应气体源所形成的氧化硅层。19、如权利要求11所述的高压元件的制造方法，其中该化学气相沉积的沉积层包括高温热氧化层。20、如权利要求11所述的高压元件的制造方法，其中该热氧化层与该化学气相沉积的沉积层的厚度比为1:0.5-1:1.5。21、如权利要求11所述的高压元件的制造方法，其中在形成该复合栅介电层之前还包括在该基底中形成两隔离结构，该复合栅介电层是形成在该3两隔离结构的内侧之间的该基底上；该两源极/漏极区是形成在该两隔离结构的外侧的该基底中。22、如权利要求11所述的高压元件的制造方法，其中该堆叠的至少两连续层的形成方法包括形成单一热氧化层；以及在该单一热氧化层上形成单一化学气相沉积的沉积层。23、如权利要求11所述的高压元件的制造方法，其中该堆叠的至少两连续层的形成方法包括形成多层的热氧化层；以及在多层的热氧化层上形成单一化学气相沉积的沉积层。24、如权利要求11所述的高压元件的制造方法，其中该堆叠的至少两连续层的形成方法包括形成多层的热氧化层；以及在多层的热氧化层上形成多层的化学气相沉积的沉积层。25、如权利要求11所述的高压元件的制造方法，其中该堆叠的至少两连续层的形成方法包括形成单一热氧化层；以及在单一热氧化层上形成多层的化学气相沉积的沉积层。全文摘要本发明公开了一种高压元件及其制造方法。该高压元件包括栅极、二源极/漏极区以及复合栅介电层。栅极，位于基底上。两源极/漏极区分别位于栅极两侧的基底中。复合栅介电层位于栅极与基底之间，其至少包括堆叠的至少两连续层，分别自栅极的一侧延伸至另一侧，其中该至少两连续层为热氧化层和化学气相沉积层的组合，以形成均匀的栅介电层。文档编号H01L21/336GK101393930SQ20071015290公开日2009年3月25日申请日期2007年9月21日优先权日2007年9月21日发明者李明宗,梁世明,陈辉煌,马云涵申请人:联华电子股份有限公司